JP2897515B2 - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JP2897515B2 JP2897515B2 JP5116492A JP5116492A JP2897515B2 JP 2897515 B2 JP2897515 B2 JP 2897515B2 JP 5116492 A JP5116492 A JP 5116492A JP 5116492 A JP5116492 A JP 5116492A JP 2897515 B2 JP2897515 B2 JP 2897515B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistor
- current
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧電流変換回路に関す
る。
る。
【０００２】
【従来の技術】従来の電圧電流変換回路は、一般に入力
電圧に対して比例関係にある大きさの電流を、所定の負
荷に供給する用途として利用されている。図３は、従来
の良く知られている電圧電流変換回路の回路図である
が、図３に示されるように、当該電圧電流変換回路は、
供給される電源電圧Ｖcc、入力端子５５および出力端子
５６に対応して、ＰＮＰトランジスタ１８と、抵抗１９
と、ＮＰＮトランジスタ２０と、ダイオード２２および
２３と、定電流源２１とを備えて構成されている。
電圧に対して比例関係にある大きさの電流を、所定の負
荷に供給する用途として利用されている。図３は、従来
の良く知られている電圧電流変換回路の回路図である
が、図３に示されるように、当該電圧電流変換回路は、
供給される電源電圧Ｖcc、入力端子５５および出力端子
５６に対応して、ＰＮＰトランジスタ１８と、抵抗１９
と、ＮＰＮトランジスタ２０と、ダイオード２２および
２３と、定電流源２１とを備えて構成されている。
【０００３】図３において、ＮＰＮトランジスタ２０の
コレクタは電源電圧Ｖccに接続されており、ベースは、
ダイオード２２および２３により、接地電位レベルより
も当該二つのダイオードの順方向電圧分だけシフトされ
た電圧レベルにクランプされている。また、ＰＮＰトラ
ンジスタ１８のベースには入力端子５５を介して入力電
圧Ｖi が供給され、エミッタとＮＰＮトランジスタ２０
のエミッタとの間には抵抗１９（抵抗値Ｒ）が接続され
ており、ダイオード２２および２３は定電流源２１（電
流値Ｉ）によりバイアスされている。
コレクタは電源電圧Ｖccに接続されており、ベースは、
ダイオード２２および２３により、接地電位レベルより
も当該二つのダイオードの順方向電圧分だけシフトされ
た電圧レベルにクランプされている。また、ＰＮＰトラ
ンジスタ１８のベースには入力端子５５を介して入力電
圧Ｖi が供給され、エミッタとＮＰＮトランジスタ２０
のエミッタとの間には抵抗１９（抵抗値Ｒ）が接続され
ており、ダイオード２２および２３は定電流源２１（電
流値Ｉ）によりバイアスされている。
【０００４】今、ＰＮＰトランジスタ１８およびＮＰＮ
トランジスタ２０の電流増幅率βが十分に大きく、また
ベース・エミッタ間電圧ＶBEと、ダイオード２２および
２３の順方向電圧ＶDfが等しいものとすれば、即ち、┃
ＶBE┃＝ＶDfである場合においては、入力端子５５の入
力電圧Ｖi および出力端子５６における出力電流Ｉ
oと、抵抗１９の抵抗値Ｒとの間には次式の関係が成立
つ。
トランジスタ２０の電流増幅率βが十分に大きく、また
ベース・エミッタ間電圧ＶBEと、ダイオード２２および
２３の順方向電圧ＶDfが等しいものとすれば、即ち、┃
ＶBE┃＝ＶDfである場合においては、入力端子５５の入
力電圧Ｖi および出力端子５６における出力電流Ｉ
oと、抵抗１９の抵抗値Ｒとの間には次式の関係が成立
つ。
【０００５】 Ｉo ＝（Ｖi ＋２ＶDf−２┃ＶBE┃）／Ｒ ＝Ｖi ／Ｒ ……………………………(1) 即ち、出力電流としては、入力電圧Ｖi に比例した電流
値Ｉo が得られる。
値Ｉo が得られる。
【０００６】
【発明が解決しようとする課題】上述した従来の電圧電
流変換回路においては、ＰＮＰトランジスタ１８および
ＮＰＮトランジスタ２０におけるベース・エミッタ間電
圧ＶBEと、ダイオード２２および２３の順方向電圧ＶDf
が等しいものとして設定されているが、実際にはこれら
の電圧値は完全に等しいわけではなく、一般的には、そ
れぞれ次式により与えられる。
流変換回路においては、ＰＮＰトランジスタ１８および
ＮＰＮトランジスタ２０におけるベース・エミッタ間電
圧ＶBEと、ダイオード２２および２３の順方向電圧ＶDf
が等しいものとして設定されているが、実際にはこれら
の電圧値は完全に等しいわけではなく、一般的には、そ
れぞれ次式により与えられる。
【０００７】 ┃ＶBE┃＝Ａ・ｌｎ（Ｉo ／Ｉs ）……………………(2) ＶDf＝Ａ・ｌｎ（Ｉ／Ｉs ）……………………………(3) 上式において、Ｉs はＰＮＰトランジスタ１８、ＮＰＮ
トランジスタ２１、ダイオード２２および２３の飽和電
流値を示しており、またＡは、ｋＴ／ｑにより表わされ
る定数値を示している。云うまでもなく、ｋはポルツマ
ン常数であり、Ｔは絶対温度、ｑは電子の電荷である。
トランジスタ２１、ダイオード２２および２３の飽和電
流値を示しており、またＡは、ｋＴ／ｑにより表わされ
る定数値を示している。云うまでもなく、ｋはポルツマ
ン常数であり、Ｔは絶対温度、ｑは電子の電荷である。
【０００８】従って、(2) 式および(3) 式より明らかな
ように、Ｉo ＝Ｉである場合を除いては┃ＶBE┃≠ＶDf
であり、ＶBEとＶDfの不一致により、図３に示される従
来の電圧電流変換回路においては、Ｉo ＝Ｖi ／Ｒの関
係が成立たず、入力電圧Ｖiに比例した出力電流が得ら
れない。この場合の入力電圧Ｖi と出力電流Ｉo との関
係は、上記の(1) 式、(2) 式および(3) 式より次式によ
り与えられる。
ように、Ｉo ＝Ｉである場合を除いては┃ＶBE┃≠ＶDf
であり、ＶBEとＶDfの不一致により、図３に示される従
来の電圧電流変換回路においては、Ｉo ＝Ｖi ／Ｒの関
係が成立たず、入力電圧Ｖiに比例した出力電流が得ら
れない。この場合の入力電圧Ｖi と出力電流Ｉo との関
係は、上記の(1) 式、(2) 式および(3) 式より次式によ
り与えられる。
【０００９】 Ｉo ＝〔Ｖi ＋２Ａ・ｌｎ（Ｉ／Ｉo ）〕／Ｒ………(4) 図４に示されるのは、本発明ならびに従来例の電圧電流
変換回路における電圧電流変換特性を示すグラフであ
る。図４において、横軸は入力電圧Ｖi （Ｖ：ボルト）
を示し、縦軸は出力電流Ｉo （ｍＡ：ミリ・アンペア）
を示しており、破線１０２により示されるのが従来例の
特性である。明らかに、入力電圧Ｖi の入力レベルに対
応して電圧電流変換ゲインが変動しており、直線性にお
いて良好の特性が得られていない。
変換回路における電圧電流変換特性を示すグラフであ
る。図４において、横軸は入力電圧Ｖi （Ｖ：ボルト）
を示し、縦軸は出力電流Ｉo （ｍＡ：ミリ・アンペア）
を示しており、破線１０２により示されるのが従来例の
特性である。明らかに、入力電圧Ｖi の入力レベルに対
応して電圧電流変換ゲインが変動しており、直線性にお
いて良好の特性が得られていない。
【００１０】即ち、従来の電圧電流変換回路において
は、良好の電圧電流変換特性が得られないという欠点が
ある。
は、良好の電圧電流変換特性が得られないという欠点が
ある。
【００１１】
【課題を解決するための手段】本発明の電圧電流変換回
路は、コレクタが電流出力端子に接続され、ベースが電
圧入力端子に接続される第１のＰＮＰトランジスタと、
エミッタが所定の抵抗を介して前記第１のＰＮＰトラン
ジスタのエミッタに接続され、ベースの電位が、当該ベ
ースにカソードが接続されるダイオードを介して、接地
電位から当該ダイオードの順方向電圧相当分だけシフト
された電圧によりクランプされる第１のＮＰＮトランジ
スタと、入力端が前記第１のＮＰＮトランジスタのコレ
クタに接続され、出力端が前記第１のＮＰＮトランジス
タのベースに接続されて、前記第１のＮＰＮトランジス
タに流れる出力電流に等しい電流値の電流を出力電流と
して前記ダイオードに供給するカレントミラー回路と、
を備えて構成される。
路は、コレクタが電流出力端子に接続され、ベースが電
圧入力端子に接続される第１のＰＮＰトランジスタと、
エミッタが所定の抵抗を介して前記第１のＰＮＰトラン
ジスタのエミッタに接続され、ベースの電位が、当該ベ
ースにカソードが接続されるダイオードを介して、接地
電位から当該ダイオードの順方向電圧相当分だけシフト
された電圧によりクランプされる第１のＮＰＮトランジ
スタと、入力端が前記第１のＮＰＮトランジスタのコレ
クタに接続され、出力端が前記第１のＮＰＮトランジス
タのベースに接続されて、前記第１のＮＰＮトランジス
タに流れる出力電流に等しい電流値の電流を出力電流と
して前記ダイオードに供給するカレントミラー回路と、
を備えて構成される。
【００１２】なお、前記カレントミラー回路は、コレク
タおよびベースが前記第１のＮＰＮトランジスタのコレ
クタに共通接続され、エミッタが電源電圧に接続される
第２のＰＮＰトランジスタと、コレクタが前記第１のＮ
ＰＮトランジスタのベースに接続され、ベースが前記第
２のＰＮＰトランジスタのベースに接続されて、エミッ
タが前記電源電圧に接続される第３のＰＮＰトランジス
タと、により構成してもよく、また、前記カレントミラ
ー回路を、コレクタが前記第１のＮＰＮトランジスタの
コレクタに接続され、エミッタが電源電圧に接続される
第２のＰＮＰトランジスタと、コレクタが前記第１のＮ
ＰＮトランジスタのベースに接続され、ベースが前記第
１のＮＰＮトランジスタのコレクタに接続されて、エミ
ッタが前記第２のＰＮＰトランジスタのベースに接続さ
れる第３のＰＮＰトランジスタと、コレクタおよびベー
スが前記第２のＰＮＰトランジスタのベースに共通接続
され、エミッタが前記電源電圧に接続される第４のＰＮ
Ｐトランジスタと、により構成してもよい。
タおよびベースが前記第１のＮＰＮトランジスタのコレ
クタに共通接続され、エミッタが電源電圧に接続される
第２のＰＮＰトランジスタと、コレクタが前記第１のＮ
ＰＮトランジスタのベースに接続され、ベースが前記第
２のＰＮＰトランジスタのベースに接続されて、エミッ
タが前記電源電圧に接続される第３のＰＮＰトランジス
タと、により構成してもよく、また、前記カレントミラ
ー回路を、コレクタが前記第１のＮＰＮトランジスタの
コレクタに接続され、エミッタが電源電圧に接続される
第２のＰＮＰトランジスタと、コレクタが前記第１のＮ
ＰＮトランジスタのベースに接続され、ベースが前記第
１のＮＰＮトランジスタのコレクタに接続されて、エミ
ッタが前記第２のＰＮＰトランジスタのベースに接続さ
れる第３のＰＮＰトランジスタと、コレクタおよびベー
スが前記第２のＰＮＰトランジスタのベースに共通接続
され、エミッタが前記電源電圧に接続される第４のＰＮ
Ｐトランジスタと、により構成してもよい。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、供給
される電源電圧Ｖcc、入力端子５１および出力端子５２
に対応して、ＰＮＰトランジスタ１と、抵抗２と、ＮＰ
Ｎトランジスタ３と、ＰＮＰトランジスタ４および５を
含むカレントミラー回路６と、ダイオード７および８と
を備えて構成されている。
ク図である。図１に示されるように、本実施例は、供給
される電源電圧Ｖcc、入力端子５１および出力端子５２
に対応して、ＰＮＰトランジスタ１と、抵抗２と、ＮＰ
Ｎトランジスタ３と、ＰＮＰトランジスタ４および５を
含むカレントミラー回路６と、ダイオード７および８と
を備えて構成されている。
【００１５】図１において、ＮＰＮトランジスタ３のベ
ースは、ダイオード７および８により、接地電位レベル
よりも当該二つのダイオードの順方向電圧分だけシフト
された電圧レベルにクランプされている。また、ＰＮＰ
トランジスタ１のベースには入力端子５１を介して入力
電圧Ｖi が供給され、エミッタとＮＰＮトランジスタ３
のエミッタとの間には抵抗２（抵抗値Ｒ）が接続されて
おり、これらの接続関係および動作については、前述の
従来例の場合と同様である。本実施例の従来例と異なる
点は、ＮＰＮトランジスタ３のコレクタがカレントミラ
ー回路６の出力端を形成するＰＮＰトランジスタのコレ
クタに接続されており、また、ダイオード８のカソード
がカレントミラー回路の出力端であるＰＮＰトランジス
タ５のコレクタに接続されていることである。
ースは、ダイオード７および８により、接地電位レベル
よりも当該二つのダイオードの順方向電圧分だけシフト
された電圧レベルにクランプされている。また、ＰＮＰ
トランジスタ１のベースには入力端子５１を介して入力
電圧Ｖi が供給され、エミッタとＮＰＮトランジスタ３
のエミッタとの間には抵抗２（抵抗値Ｒ）が接続されて
おり、これらの接続関係および動作については、前述の
従来例の場合と同様である。本実施例の従来例と異なる
点は、ＮＰＮトランジスタ３のコレクタがカレントミラ
ー回路６の出力端を形成するＰＮＰトランジスタのコレ
クタに接続されており、また、ダイオード８のカソード
がカレントミラー回路の出力端であるＰＮＰトランジス
タ５のコレクタに接続されていることである。
【００１６】図１において、出力端子５２を介して出力
される出力電流Ｉo は、ＰＮＰトランジスタ１のコレク
タ電流Ｉc1そのものであり（Ｉo ＝Ｉc1）、カレントミ
ラー回路６の機能を介して、クランプ用のダイオード７
および８は、ＮＰＮトランジスタ３のコレクタ電流と電
流値が全く等しい電流によりバイアスされるために、前
述の(4) 式に対応して、全ての入力電圧レベル範囲にお
いて、次式が成立つ。
される出力電流Ｉo は、ＰＮＰトランジスタ１のコレク
タ電流Ｉc1そのものであり（Ｉo ＝Ｉc1）、カレントミ
ラー回路６の機能を介して、クランプ用のダイオード７
および８は、ＮＰＮトランジスタ３のコレクタ電流と電
流値が全く等しい電流によりバイアスされるために、前
述の(4) 式に対応して、全ての入力電圧レベル範囲にお
いて、次式が成立つ。
【００１７】 Ｉo ＝〔Ｖi ＋２Ａ・ｌｎ（Ｉo ／Ｉc1）〕／Ｒ ＝Ｖi ／Ｒ ……………………………………………(5) 図４において、実線１０１により示されるのが、本実施
例における電圧電流変換特性であるが、明らかに、入力
電圧、即ち出力電流の値の如何に関せず電圧電流変換ゲ
インが一定（１／Ｒ）であることが分かる。
例における電圧電流変換特性であるが、明らかに、入力
電圧、即ち出力電流の値の如何に関せず電圧電流変換ゲ
インが一定（１／Ｒ）であることが分かる。
【００１８】次に、図２は本発明の第２の実施例を示す
回路図である。図２に示されるように、本実施例は、供
給される電源電圧Ｖcc、入力端子５３および出力端子５
４に対応して、ＰＮＰトランジスタ９と、抵抗１０と、
ＰＮＰトランジスタ１２、１３および１４を含むカレン
トミラー回路１５と、ダイード１６および１７とを備え
て構成されている。
回路図である。図２に示されるように、本実施例は、供
給される電源電圧Ｖcc、入力端子５３および出力端子５
４に対応して、ＰＮＰトランジスタ９と、抵抗１０と、
ＰＮＰトランジスタ１２、１３および１４を含むカレン
トミラー回路１５と、ダイード１６および１７とを備え
て構成されている。
【００１９】本実施例においては、カレントミラー回路
１５として、ウィルソン型のカレントミラー回路が用い
られており、カレントミラー回路１５を形成するＰＮＰ
トランジスタ１２、１３および１４における電流増幅率
βの変動によるミラー係数の変動を小さくするところに
特徴があり、これにより、当該電流増幅率が変動して
も、それによる電圧電流変換ゲインに対する影響が軽微
に抑制されるという利点がある。
１５として、ウィルソン型のカレントミラー回路が用い
られており、カレントミラー回路１５を形成するＰＮＰ
トランジスタ１２、１３および１４における電流増幅率
βの変動によるミラー係数の変動を小さくするところに
特徴があり、これにより、当該電流増幅率が変動して
も、それによる電圧電流変換ゲインに対する影響が軽微
に抑制されるという利点がある。
【００２０】
【発明の効果】以上説明したように、本発明は、クラン
プ用ダイオードに対するバイアスを、出力電流に等しい
電流値の電流によりバイアスするように作用するカレン
トミラー回路を設けることにより、入力電圧の全レベル
範囲において、電圧電流変換ゲインを一定に保持するこ
とができるという効果がある。
プ用ダイオードに対するバイアスを、出力電流に等しい
電流値の電流によりバイアスするように作用するカレン
トミラー回路を設けることにより、入力電圧の全レベル
範囲において、電圧電流変換ゲインを一定に保持するこ
とができるという効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】従来例を示す回路図である。
【図４】本発明および従来例の電圧電流変換回路の電圧
電流変換特性を示す図である。
電流変換特性を示す図である。
１、４、５、９、１２〜１４、１８ ＰＮＰトランジ
スタ ２、１０、１９ 抵抗 ３、１１、２０ ＮＰＮトランジスタ ６、１５ カレントミラー回路 ７、８、１６、１７、２２、２３ ダイオード ２１ 定電流源
スタ ２、１０、１９ 抵抗 ３、１１、２０ ＮＰＮトランジスタ ６、１５ カレントミラー回路 ７、８、１６、１７、２２、２３ ダイオード ２１ 定電流源
Claims (3)
- 【請求項１】 コレクタが電流出力端子に接続され、ベ
ースが電圧入力端子に接続される第１のＰＮＰトランジ
スタと、 エミッタが所定の抵抗を介して前記第１のＰＮＰトラン
ジスタのエミッタに接続され、ベースの電位が、当該ベ
ースにカソードが接続されるダイオードを介して、接地
電位から当該ダイオードの順方向電圧相当分だけシフト
された電圧によりクランプされる第１のＮＰＮトランジ
スタと、 入力端が前記第１のＮＰＮトランジスタのコレクタに接
続され、出力端が前記第１のＮＰＮトランジスタのベー
スに接続されて、前記第１のＮＰＮトランジスタに流れ
る出力電流に等しい電流値の電流を出力電流として前記
ダイオードに供給するカレントミラー回路と、 を備えることを特徴とする電圧電流変換回路 - 【請求項２】 前記カレントミラー回路が、 コレクタおよびベースが前記第１のＮＰＮトランジスタ
のコレクタに共通接続され、エミッタが電源電圧に接続
される第２のＰＮＰトランジスタと、 コレクタが前記第１のＮＰＮトランジスタのベースに接
続され、ベースが前記第２のＰＮＰトランジスタのベー
スに接続されて、エミッタが前記電源電圧に接続される
第３のＰＮＰトランジスタと、 により構成される請求項１記載の電圧電流変換回路。 - 【請求項３】 前記カレントミラー回路が、 コレクタが前記第１のＮＰＮトランジスタのコレクタに
接続され、エミッタが電源電圧に接続される第２のＰＮ
Ｐトランジスタと、 コレクタが前記第１のＮＰＮトランジスタのベースに接
続され、ベースが前記第１のＮＰＮトランジスタのコレ
クタに接続されて、エミッタが前記第２のＰＮＰトラン
ジスタのベースに接続される第３のＰＮＰトランジスタ
と、 コレクタおよびベースが前記第２のＰＮＰトランジスタ
のベースに共通接続され、エミッタが前記電源電圧に接
続される第４のＰＮＰトランジスタと、 により構成される請求項１記載の電圧電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116492A JP2897515B2 (ja) | 1992-03-10 | 1992-03-10 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116492A JP2897515B2 (ja) | 1992-03-10 | 1992-03-10 | 電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05250055A JPH05250055A (ja) | 1993-09-28 |
| JP2897515B2 true JP2897515B2 (ja) | 1999-05-31 |
Family
ID=12879187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116492A Expired - Lifetime JP2897515B2 (ja) | 1992-03-10 | 1992-03-10 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897515B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3586073B2 (ja) | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
| CN100432885C (zh) * | 2003-08-29 | 2008-11-12 | 株式会社理光 | 恒压电路 |
| JP4263068B2 (ja) * | 2003-08-29 | 2009-05-13 | 株式会社リコー | 定電圧回路 |
-
1992
- 1992-03-10 JP JP5116492A patent/JP2897515B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05250055A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4139824A (en) | Gain control circuit | |
| EP0155039B1 (en) | Current-source arrangement | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US4573019A (en) | Current mirror circuit | |
| JPH0257372B2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPS643371B2 (ja) | ||
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH0330888B2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPH0434567Y2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPS645369Y2 (ja) | ||
| JPH0528809Y2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH051647B2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH0449807B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |