JP2900688B2 - リミッタ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リミッタ回路に関し、
特にリミッタ電圧を任意に設定するリミッタ回路に関す
る。

【０００２】

【従来の技術】従来のリミッタ回路としては、図３に示
すような回路が広く用いられている。図３に示すリミッ
タ回路は、差動対を構成するトランジスタＱ２０，Ｑ２
１のベースを夫々入力端子ＶINとし、トランジスタＱ２
０，Ｑ２１のコレクタ間に極性が相互に逆になるように
接続される２つのダイオードＤ７，Ｄ８が接続されてい
る。また、トランジスタＱ２０，Ｑ２１のコレクタに
は、負荷抵抗ＲLが夫々接続されている。

【０００３】図３に示すリミッタ回路において、Ｘ，Ｙ
点における電位を夫々Ｖｘ，Ｖｙとする。入力端子ＶIN
に入力信号ｅinが無いときは、差動対を構成するトラン
ジスタＱ２０，Ｑ２１には夫々等しい電流Ｉが流れるた
め、Ｖｘ＝Ｖｙとなり、ダイオードＤ７，Ｄ８の両端の
電位は等しいためダイオードＤ７，Ｄ８は導通せず平衡
状態となる。

【０００４】入力端子ＶINに入力信号ｅinが印加されて
トランジスタＱ２０に流れる電流がＩ＋ｉに増加し、ト
ランジスタＱ２１に流れる電流がＩーｉに減少したとす
る。ここでｉは、入力信号ｅinにより変化した交流電流
成分である。従って、Ｘ，Ｙ点における電位Ｖｘ，Ｖｙ
は、下記数式１，数式２で表わされる。

【０００５】

【数１】Ｖｘ＝Ｖｃｃ−ＲL（Ｉ＋ｉ）

【０００６】

【数２】Ｖｙ＝Ｖｃｃ−ＲL（Ｉ−ｉ）

【０００７】また、ダイオードＤ８の接合電圧をＶD
（Ｄ８）とすると、ダイオードＤ８が導通を始め、リミ
ッティング作用を始める条件は、下記数式３で表わされ
る。

【０００８】

【数３】Ｖｙ−Ｖｘ＝ＶD（Ｄ８）

【０００９】出力端子Ｖoutから得られるリミッタ電圧
ｅoはＶｙ−Ｖｘであるので、下記数式４で表わされ
る。

【００１０】

【数４】ｅo＝Ｖｙ−Ｖｘ＝２ｉＲL＝ＶD（Ｄ８）

【００１１】次に、入力信号ｅinの極性が反転してトラ
ンジスタＱ２０に流れる電流がＩ−ｉに減少し、トラン
ジスタＱ２１に流れる電流がＩ＋ｉに増加したとする。
ダイオードＤ７の接合電圧をＶD（Ｄ７）とすると、前
述の場合と同様に出力端子Ｖoutから得られるリミッタ
電圧ｅoは、下記数式５で表わされる。

【００１２】

【数５】ｅo＝−２ｉＲL＝−ＶD（Ｄ７）

【００１３】従って、ＶD（Ｄ７）＝ＶD（Ｄ８）＝ＶD
となるようにダイオードＤ７，Ｄ８を選定すれば、出力
端子Ｖoutから得られるダブル出力でのリミッタ電圧ｅo
p-pは、下記数式６で表わされる。

【００１４】

【数６】ｅop-p＝｜２ｉＲL｜＝ＶD

【００１５】以上説明したように、図３に示すリミッタ
回路では、リミッタ電圧ｅoはダイオードの接合電圧ＶD
により固定されるので、リミッタ電圧を任意に設定する
ことはできない。

【００１６】一般には、ダイオードの接合電圧ＶDは
０．８Ｖ程度であるので、リミッタ電圧ｅoは０．８Ｖ
程度となる。ここで、ダイオードの接合電圧ＶDは、下
記数式７で表わされる。

【００１７】

【数７】ＶD＝ｋＴ／ｑ・ｌｎ（ＩK／ＩS）

【００１８】ここで、ｑは電子の素電荷、ｋはボルツマ
ンの定数、Ｔは接合温度、ＩKはダイオードのカソード
電流、ＩSはダイオードの飽和電流である。従って、ダ
イオードの接合電圧ＶDは、温度の変化に比例する特性
を持ち、通常、１．５ｍＶ／℃程度である。このため図
３に示すリミッタ回路におけるリミッタ電圧ｅoは温度
により大きく変動するという欠点がある。上述のリミッ
タ電圧を任意に設定することができない欠点、及びリミ
ッタ電圧が温度特性により変動してしまう欠点を改善す
べく幾つかの方法が提案されている（例えば特公平３−
１６８０３号公報）。

【００１９】従来、特公平３−１６８０３号公報にも記
載されている例えば図４に示すようなリミッタ回路が提
案されている。図４に示す従来のリミッタ回路は、ベー
スが夫々入力端子ＶINに接続されエミッタが共通に接続
されて差動対を構成するトランジスタＱ１７，Ｑ１８
と、トランジスタＱ１７，Ｑ１８のエミッタに接続され
２Ｉの定電流を流す定電流源Ｓ６と、抵抗ＲL１，ＲL２
とで構成される差動増幅器を備え、更にスイッチング用
のトランジスタＱ１６，Ｑ１９と抵抗ＲBとを備えてい
る。

【００２０】図４に示すリミッタ回路において、トラン
ジスタＱ１６，Ｑ１９のベース・エミッタ間電圧を夫々
ＶBE（Ｑ１６），ＶBE（Ｑ１９）とし、ＶBE（Ｑ１６）
＝ＶBE（Ｑ１９）＝ＶBEとなるようにトランジスタＱ１
６，１９を選定すれば、出力端子Ｖoutから得られるリ
ミッタ電圧ｅo、出力端子Ｖoutから得られるダブル出力
でのリミッタ電圧ｅop-pは、下記数式８，数式９で表わ
される。

【００２１】

【数８】 ｅo＝２ＲL１（ＶBE−ＲBＩ）／（２ＲL1＋２ＲL2＋ＲB）

【００２２】

【数９】 ｅop-p＝４ＲL1（ＶBE−ＲBＩ）／（２ＲL1＋２ＲL2＋ＲB）

【００２３】このようにリミッタ電圧は抵抗ＲL1，ＲL
2，ＲB及び定電流源Ｓ６の電流値２Ｉの組合せにより任
意に設定することができる。また、ＩＣ基板上に形成さ
れた同種の抵抗における相対比のずれは通常数パーセン
ト程度であり、定電流源Ｓ６を例えばバンドギャップレ
ギュレータ等の定電圧源と抵抗とにより構成すれば、抵
抗比又は抵抗値と電流との積の項の温度特性は殆ど無視
することができ、温度特性の影響が残るのはリミッタ電
圧ｅoの項の内でベース・エミッタ間電圧ＶBEに関係す
る項の２ＲL1・ＶBE／（２ＲL1＋２ＲL2＋ＲB）であ
る。

【００２４】すでに述べたように、ベース・エミッタ間
電圧ＶBEは温度特性をもっており、図４に示す従来のリ
ミッタ回路と図３に示す従来のリミッタ回路とを比較す
れば、図４に示すリミッタ回路におけるリミッタ電圧の
温度変動は少ない。例えば、ＲL1＝ＲL2＝２ＫΩ、ＲB
＝５００Ωとすると、図４に示すリミッタ回路における
リミッタ電圧の温度変動値は、下記数式１０で表わされ
る。

【００２５】

【数１０】 ２ＲL1／（２ＲL1＋２ＲL2＋ＲB）＝０．４７

【００２６】従って、図３に示すリミッタ回路に比べて
ベース・エミッタ間電圧ＶBEの温度特性による影響は約
２分の１に低減できる。しかし、依然としてベース・エ
ミッタ間電圧ＶBEの温度特性による影響は残っている。
また、リミッタ電圧ｅoは、上記数式８のように表わさ
れ、２ＲL1／（２ＲL1＋２ＲL2＋ＲB）＜１であるの
で、下記数式１１で表わされる。

【００２７】

【数１１】 ｅo＝２ＲL1（ＶBE−ＲBＩ）／（２ＲL1＋２ＲL2＋ＲB）＜ＶBE

【００２８】従って、リミッタ電圧ｅoは、接合電圧ＶB
Eの値を越える値に設定することはできない。

【００２９】他の従来例としては、特公平３−１６８０
３号公報にも記載されている例えば図５に示すようなリ
ミッタ回路が提案されている。図５に示す従来のリミッ
タ回路は、ベースが夫々入力端子ＶINに接続されエミッ
タが共通に接続されて差動対を構成するトランジスタＱ
１２，Ｑ１３と、トランジスタＱ１２，Ｑ１３のエミッ
タに接続され２Ｉの定電流を流す定電流源Ｓ５と、トラ
ンジスタＱ９，Ｑ１０と、抵抗ＲLとで構成される差動
増幅器を備え、更に、スイッチング用のトランジスタＱ
１１，Ｑ１４と抵抗ＲBとを備えている。

【００３０】図５に示すリミッタ回路において、Ｐ，
Ｓ，Ｔ，Ｕ点における電位を夫々Ｖｐ，Ｖｓ，Ｖｔ，Ｖ
ｕとする。入力端子ＶINに入力信号ｅinが無いときは、
差動対を構成するトランジスタＱ１２，Ｑ１３には夫々
等しい電流Ｉが流れるため、Ｖｐ＝Ｖｔ，Ｖｓ＝Ｖｕと
なり平衡状態となる。次に、入力端子ＶINに入力信号ｅ
inが印加されて、トランジスタＱ１２，Ｑ９に流れる電
流がＩ＋ｉに増加し、トランジスタＱ１３，Ｑ１０に流
れる電流がＩーｉに減少したとする。ここでｉは、入力
信号ｅinにより変化した交流電流成分である。トランジ
スタＱ９，Ｑ１４のベース・エミッタ間電圧を夫々ＶBE
（Ｑ９），ＶBE（Ｑ１４）とすれば、Ｐ，Ｔ，Ｕ点にお
ける電位Ｖｐ，Ｖｔ，Ｖｕは、下記数式１２〜数式１４
で表わされる。

【００３１】

【数１２】Ｖｐ＝Ｖｃｃ−（Ｉ＋ｉ）ＲL

【００３２】

【数１３】Ｖｔ＝Ｖｃｃ−（Ｉ−ｉ）ＲL

【００３３】

【数１４】Ｖｕ＝Ｖｃｃ−（Ｉ−ｉ）（ＲL＋ＲB）

【００３４】また、トランジスタＱ１４が導通を始め、
リミッティング作用が始める条件は、下記数式１５で表
わされる。

【００３５】

【数１５】Ｖｕ−Ｖｐ＋ＶBE（Ｑ９）＝ＶBE（Ｑ１４）

【００３６】そして、ＶBE（Ｑ９）＝ＶBE（Ｑ１４）と
なるようにトランジスタＱ９，Ｑ１４を選定すれば、入
力信号ｅinにより変化した交流電流成分ｉは、下記数式
１６で表わされる。

【００３７】

【数１６】ｉ＝Ｉ・ＲB／（２ＲL＋ＲB）

【００３８】出力端子Ｖoutから得られるリミッタ電圧
ｅoは、下記数式１７で表わされる。

【００３９】

【数１７】 ｅo＝Ｖｔ−Ｖｐ＝２ｉＲL＝２Ｉ・ＲB・ＲL／（２ＲL＋ＲB）

【００４０】入力信号ｅinの極性が反転してトランジス
タＱ１２，Ｑ９に流れる電流がＩ−ｉに減少し、トラン
ジスタＱ１３，Ｑ１０に流れる電流がＩ＋ｉに増加した
とすると、前述の場合と同様にトランジスタＱ１０，Ｑ
１１のベース・エミッタ間電圧を夫々ＶBE（Ｑ１０），
ＶBE（Ｑ１１）とすれば、トランジスタＱ１１が導通を
始め、リミッティング作用が始める条件は、下記数式１
８で表わされる。

【００４１】

【数１８】 Ｖｓ−Ｖｔ＋ＶBE（Ｑ１０）＝ＶBE（Ｑ１１）

【００４２】そして、ＶBE（Ｑ１０）＝ＶBE（Ｑ１１）
となるようにトランジスタＱ１０，Ｑ１１を選定すれ
ば、出力端子Ｖoutから得られるリミッタ電圧ｅoは、下
記数式１９で表わされる。

【００４３】

【数１９】 ｅo＝−２ｉＲL＝−２Ｉ・ＲB・ＲL／（２ＲL＋ＲB）

【００４４】従って、出力端子Ｖoutから得られるダブ
ル出力でのリミッタ電圧ｅop-pは、下記数式２０で表わ
される。

【００４５】

【数２０】 ｅop-p＝｜２ｉＲL｜×２＝４Ｉ・ＲB・ＲL／（２ＲL＋ＲB）

【００４６】リミッタ電圧ｅoは、ＲB，ＲL，Ｉにより
決るため、これらの値の組み合わせにより任意のリミッ
タ電圧に設定することができる。また、ＩＣ基板上に形
成された同種の抵抗における相対比のずれは通常数パー
セント程度であり、電流２Ｉを供給する定電流源Ｓ５を
例えばバンドギャップレギュレータ等の定電圧源と抵抗
とにより構成すれば、温度特性を殆ど無視することがで
きるリミッタ電圧が得られる。

【００４７】以上説明したように、図５に示す従来のリ
ミッタ回路では、リミッティング作用を始める入力電圧
とリミッタ電圧とは抵抗ＲB，ＲLの組み合わせにより任
意に選ぶことができ、かつ接合電圧の温度特性によらな
いリミッタ電圧を得ることができる。

【００４８】

【発明が解決しようとする課題】しかしながら、上述し
た従来のリミッタ回路では、トランジスタＱ１２，Ｑ９
に流れる電流がＩ＋ｉに増加し、トランジスタＱ１３，
Ｑ１０に流れる電流がＩ−ｉに減少し、トランジスタＱ
１４が導通した状態において、トランジスタＱ９のコレ
クタ・エミッタ間電圧ＶCE（Ｑ９）は、下記数式２１で
表わされる。

【００４９】

【数２１】 ＶCE（Ｑ９）＝Ｖｓ−Ｖｕ＋ＶBE（Ｑ１４） ＝−２ＲLｉ−２ＲBＩ／（２ＲL＋ＲB）＋ＶBE（Ｑ１４）

【００５０】ここで、２ＲLｉはリミッタ電圧ｅoである
から、上記数式２１は、下記数式２２で表わされる。

【００５１】

【数２２】 ｅo＝ＶBE（Ｑ１４）−ＶCE（Ｑ９）−２ＲBＩ／（２ＲL＋ＲB）

【００５２】リミッタ電圧ｅoは、上記数式１９に表わ
されているように抵抗ＲL，ＲB及び電流Ｉの値で決るた
め、リミッタ電圧ｅoを大きくとるためには抵抗ＲLの値
を抵抗ＲBの値に比べて大きく選ぶ必要がある。抵抗ＲL
の値を抵抗ＲBの値に比べて大きく選べば、数式２２に
おける２ＲBＩ／（２ＲL＋ＲB）の項は無視できるの
で、リミッタ電圧ｅoは、下記数式２３で表わされる。

【００５３】

【数２３】ｅo≒ＶBE（Ｑ１４）−ＶCE（Ｑ９）

【００５４】トランジスタＱ１２，Ｑ９に流れる電流が
Ｉ−ｉに減少し、トランジスタＱ１３，Ｑ１０に流れる
電流がＩ＋ｉに増加し、トランジスタＱ１１が導通した
状態においても同様に、リミッタ電圧ｅoは、下記数式
２４で表わされる。

【００５５】

【数２４】ｅo≒ＶBE（Ｑ１１）−ＶCE（Ｑ１０）

【００５６】一般には、トランジスタのベース・エミッ
タ間電圧は約０．８Ｖ、トランジスタが飽和しない最小
のコレクタ・エミッタ間電圧は０．３Ｖ程度であるの
で、リミッタ電圧ｅoは最大でも０．５Ｖ程度となる。
従って、図５に示すような従来のリミッタ回路では、大
きなリミッタ電圧を得ることができないという欠点があ
る。

【００５７】本発明はかかる問題点に鑑みてなされたも
のであって、リミッタ電圧を任意に設定することがで
き、かつダブル出力で２Ｖを越えるような大きなリミッ
タ電圧を得ることができるリミッタ回路を提供すること
を目的とする。

【００５８】

【課題を解決するための手段】本発明に係るリミッタ回
路は、入力信号が夫々のベースに供給されエミッタが共
通に接続された第１及び第２のトランジスタから構成さ
れる差動対と、この差動対の共通エミッタに接続される
第１の定電流源と、前記第２のトランジスタのコレクタ
にエミッタが接続される第３のトランジスタと、前記第
１のトランジスタのコレクタにエミッタが接続される第
４のトランジスタと、前記第３のトランジスタのコレク
タに一端が接続され第１の電源に他端が接続される第１
の抵抗と、前記第４のトランジスタのコレクタに一端が
接続され前記第１の電源に他端が接続される第２の抵抗
と、前記第１のトランジスタのコレクタと前記第３のト
ランジスタのコレクタとの間に接続される１つ又は複数
の第１のダイオードと、前記第２のトランジスタのコレ
クタと前記第４のトランジスタのコレクタとの間に接続
される１つ又は複数の第２のダイオードと、前記第３及
び第４のトランジスタのベースに接続され前記第３及び
第４のトランジスタのベース電位をバイアス時において
前記第３及び第４のトランジスタを遮断する電位であり
かつ前記第３及び第４のトランジスタのコレクタのバイ
アス電位より一定電圧だけ低い電位に設定するバイアス
回路とを有することを特徴とする。

【００５９】

【作用】本発明に係るリミッタ回路においては、差動対
を構成する第１及び第２のトランジスタにおける夫々の
コレクタと負荷抵抗である第１及び第２の抵抗との間に
夫々第１及び第２のダイオードを設け、スイッチイング
用のトランジスタである第３及び第４のトランジスタに
おけるベース電位は、定常状態において第３及び第４の
トランジスタを遮断する電位でありかつ第３及び第４の
トランジスタのコレクタのバイアス電位より一定電圧だ
け低い電位とすることにより、リミッタ電圧を任意に設
定することができ、かつトランジスタのベース・エミッ
タ間電圧ＶBEの温度特性に依存しないリミッタ電圧を得
ることができると共に、リミッタ電圧設定の自由度が増
し、更に、大きなリミッタ電圧を得ることができる。ま
た、本発明に係るリミッタ回路におけるリミッタ電圧
は、第３及び第４のトランジスタのバイアス回路におけ
る抵抗及び電流値、即ちスイッチイング用のトランジス
タのバイアス回路における抵抗での電圧降下の値で決る
ので、出力端子におけるバイアスとリミッタ電圧とを別
個に設定することができ、他の機能回路と共にＩＣ化す
る際の設計が容易なリミッタ回路にするができる。

【００６０】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００６１】図１は、本発明の第１の実施例に係るリミ
ッタ回路を示す回路図である。図１に示すように、本第
１の実施例に係るリミッタ回路は、ベースが夫々入力端
子ＶINに接続されエミッタが共通に接続されて差動対を
構成するトランジスタＱ１，Ｑ２と、トランジスタＱ
１，Ｑ２のエミッタに接続され２Ｉの定電流を流す定電
流源Ｓ１と、トランジスタＱ１のコレクタにカソードが
接続されるダイオードＤ２と、ダイオードＤ２のアノー
ドにカソードが接続されるダイオードＤ１と、トランジ
スタＱ２のコレクタにカソードが接続されるダイオード
Ｄ４と、ダイオードＤ４のアノードにカソードが接続さ
れるダイオードＤ３と、ダイオードＤ１及びＤ３のアノ
ードに夫々一端が接続され電源Ｖｃｃに他端が夫々接続
される負荷抵抗ＲLとにより構成される差動増幅器を備
え、更に、コレクタがダイオードＤ１のアノードに接続
されエミッタがトランジスタＱ２のコレクタに接続され
るスイッチング用のトランジスタＱ３と、コレクタがダ
イオードＤ３のアノードに接続されエミッタがトランジ
スタＱ１のコレクタに接続されるスイッチング用のトラ
ンジスタＱ４とを備え、更に、ダイオードＤ１及びＤ３
のアノードに夫々接続される抵抗ＲAと、ベースが抵抗
ＲAに接続されコレクタが電源Ｖｃｃに接続されるトラ
ンジスタＱ５と、一端がトランジスタＱ５のエミッタに
接続され他端がトランジスタＱ３，Ｑ４のベースに共通
に接続される抵抗Ｒと、トランジスタＱ３，Ｑ４のベー
スに接続されＩ0の定電流を流す定電流源Ｓ２とにより
構成されるバイアス回路を備えている。

【００６２】次に、上述の如く構成された第１の実施例
に係るリミッタ回路の動作について説明する。図１に示
すリミッタ回路におけるＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ点の電
位を夫々Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ，Ｖｅ，Ｖｆとする。
入力端子ＶINに入力信号ｅinが無いときは、差動対を構
成するトランジスタＱ１，Ｑ２に流れる電流は等しく、
２つの負荷抵抗ＲLに流れる電流も等しいので、Ｖａ＝
Ｖｃ，Ｖｂ＝Ｖｄとなる。そして、Ｖａ＝Ｖｃであるか
ら抵抗ＲAには電流が流れずＶａ＝Ｖｃ＝Ｖｅとなる。
ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４の接合電圧を夫々Ｖ
D1，ＶD2，ＶD3，ＶD4とし、トランジスタＱ３，Ｑ４，
Ｑ５のベース・エミッタ間電圧を夫々ＶBE（Ｑ３），Ｖ
BE（Ｑ４），ＶBE（Ｑ５）とすると、電位Ｖｂ，Ｖｆ
は、夫々下記数式２５，数式２６で表わされる。

【００６３】

【数２５】Ｖｂ＝Ｖａ−ＶD1−ＶD２

【００６４】

【数２６】Ｖｆ＝Ｖｅ−ＶBE（Ｑ５）−ＲＩ0

【００６５】ここで、ＶBE（Ｑ５）＝ＶD1＝ＶD2＝ＶD
となるようにダイオードＤ１，Ｄ２を選定すれば、電位
Ｖｆと電位Ｖｂとの差は、下記数式２７で表わされる。

【００６６】

【数２７】Ｖｆ−Ｖｂ＝Ｖｄ−ＲＩ0 ＜ Ｖｄ

【００６７】従って、トランジスタＱ４は導通しない。
同様にして、トランジスタＱ３も導通せず平衡状態とな
る。

【００６８】次に、入力端子ＶINに入力信号ｅinが印加
され、トランジスタＱ１に流れる電流がＩ＋ｉに増加
し、トランジスタＱ２１に流れる電流がＩ−ｉに減少し
たとする。ここで、ｉは、入力信号ｅinにより変化した
交流電流成分である。電位Ｖａ，Ｖｂ，Ｖｃ，Ｖｆは、
夫々下記数式２８〜数式３１で表わされる。

【００６９】

【数２８】Ｖａ＝Ｖｃｃ−ＲL（Ｉ＋ｉ）

【００７０】

【数２９】Ｖｂ＝Ｖｃｃ−ＲL（Ｉ＋ｉ）−ＶD1−ＶD２

【００７１】

【数３０】Ｖｃ＝Ｖｃｃ−ＲL（Ｉ−ｉ）

【００７２】

【数３１】Ｖｆ＝Ｖｅ−ＶBE（Ｑ５）−ＲＩ0

【００７３】トランジスタＱ４が導通を始めリッミッテ
ィング作用が始る条件は、下記数式３２で表わされる。

【００７４】

【数３２】Ｖｆ−Ｖｂ＝ＶBE（Ｑ４）

【００７５】ＶBE（Ｑ５）＝ＶBE（Ｑ４）＝ＶD1＝ＶD2
＝ＶDとなるようにトランジスタＱ５，Ｑ４及びダイオ
ードＤ１，Ｄ２を選定すれば、ｉ＝ＲＩ0／ＲLとなり、
出力端子Ｖoutから得られるリミッタ電圧ｅoは、下記数
式３３で表わされる。

【００７６】

【数３３】ｅo＝Ｖｃ−Ｖａ＝２ｉＲL＝２ＲＩ0

【００７７】次に、入力信号ｅinの極性が反転してトラ
ンジスタＱ１に流れる電流がＩ−ｉに減少し、トランジ
スタＱ２に流れる電流がＩ＋ｉに増加したとする。トラ
ンジスタＱ３が導通を始めリッミッティング作用が始る
条件は、下記数式３４で表わされる。

【００７８】

【数３４】Ｖｆ−Ｖｂ＝ＶBE（Ｑ３）

【００７９】ＶBE（Ｑ５）＝ＶBE（Ｑ３）＝ＶD3＝ＶD4
＝ＶDとなるようにトランジスタＱ５，Ｑ３及びダイオ
ードＤ３，Ｄ４を選定すれば、出力端子Ｖoutから得ら
れるリミッタ電圧ｅoは、下記数式３５で表わされる。

【００８０】

【数３５】 ｅo＝−２ｉＲL＝−２ＩＲBＲL／（２ＲL＋ＲB）

【００８１】従って、出力端子Ｖoutから得られるダブ
ル出力でのリミッタ電圧ｅop-pは、下記数式３６で表わ
される。

【００８２】

【数３６】ｅop-p＝｜２ｉＲL｜×２＝４ＲＩ0

【００８３】これらにより、リミッタ電圧ｅoは、抵抗
Ｒと定電流源Ｓ２が供給する電流値Ｉ0との組合せによ
り任意に設定することができ、接合電圧の温度特性には
よらないことがわかる。ＩＣ基板上に形成された同種の
抵抗における相対比のずれは通常数パーセント程度であ
るので、電流Ｉ0を供給する定電流源Ｓ２を例えばバン
ドギャップレギュレータ等の定電圧源と抵抗とにより構
成すれば、温度特性が殆ど無視することができるリミッ
タ電圧ｅoが得られる。また、リミッタ電圧ｅoは、差動
対を構成するトランジスタＱ１，Ｑ２が飽和しない範囲
で大きな値を得ることができ、大振幅のリミッタ電圧を
取り出すことができる。

【００８４】一例として図１に示す本第１の実施例に係
るリミッタ回路において、電源電圧Ｖｃｃを９Ｖ、負荷
抵抗ＲLを１．５ＫΩ、抵抗ＲAを３０ＫΩ、抵抗Ｒを１
０ＫΩ、定電流源Ｓ１の供給する電流値Ｉを２ｍＡ，定
電流源Ｓ２の供給する電流値Ｉ0を５０μＡ，入力端子
ＶINに印加される入力信号ｅinのバイアス電圧を３Ｖと
すると、リミッタ電圧ｅoは、下記数式３７で表わされ
る。

【００８５】

【数３７】ｅo＝２ＲＩ0＝ １ （Ｖ）

【００８６】また、ダブル出力でのリミッタ電圧ｅop-p
は、２Ｖとなる。

【００８７】図２は、本発明の第２の実施例に係るリミ
ッタ回路を示す回路図である。本第２の実施例に係るリ
ミッタ回路において、図１に示すリミッタ回路に対して
異なる構成部分は、スイッチング用のトランジスタＱ
７，Ｑ８に対するベース電圧バイアス回路を構成する部
分である。図１に示すリミッタ回路では、抵抗ＲAとト
ランジスタＱ５と抵抗Ｒと定電流源Ｓ２とによりベース
電圧バイアス回路を構成しているが、本第２の実施例に
係るリミッタ回路は、抵抗ＲL３，Ｒ及び定電流Ｉ1を供
給する定電流源Ｓ４によりベース電圧バイアス回路を構
成している。

【００８８】この第２の実施例に係るリミッタ回路の動
作も、第１の実施例に係るリミッタ回路の動作と同様に
なる。定電流源Ｓ４が供給する電流値Ｉ1を下記数式３
８で表わすように設定する。

【００８９】

【数３８】Ｉ1＝（ＲL1＋ＲL2）Ｉ／ＲL3

【００９０】これにより、出力端子Ｖoutから得られる
リミッタ電圧ｅo及びダブル出力でのリミッタ電圧ｅop-
pは、下記数式３９，数式４０で表わされる。

【００９１】

【数３９】ｅo＝２ＲＩ1 ＲL1／（ＲL1＋ＲL2）

【００９２】

【数４０】ｅop-p＝４ＲＩ1 ＲL1／（ＲL1＋ＲL2）

【００９３】

【発明の効果】以上説明したように本発明に係るリミッ
タ回路によれば、差動対を構成するトランジスタのコレ
クタと負荷抵抗との間にダイオードを設け、スイッチイ
ング用トランジスタのベースには定バイアスを与えて動
作させるようにしたので、リミッタ電圧を任意に設定す
ることができ、かつベース・エミッタ間電圧ＶBEの温度
特性に依存しないリミッタ電圧を得ることができると共
に、リミッタ電圧設定の自由度が増し、更に、大きなリ
ミッタ電圧を得ることができる。また、リミッタ電圧は
スイッチイング用トランジスタのバイアス回路における
抵抗及び電流値、即ちスイッチイング用トランジスタの
バイアス回路における抵抗Ｒでの電圧降下の値で決るの
で、出力端子におけるバイアスとリミッタ電圧とを別個
に設定することができ、他の機能回路と共にＩＣ化する
際の設計が容易なリミッタ回路を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るリミッタ回路を示
す回路図である。

【図２】本発明の第２の実施例に係るリミッタ回路を示
す回路図である。

【図３】従来のリミッタ回路の第１の例を示す回路図で
ある。

【図４】従来のリミッタ回路の第２の例を示す回路図で
ある。

【図５】従来のリミッタ回路の第３の例を示す回路図で
ある。

【符号の説明】

Ｑ１，Ｑ２，Ｑ３，Ｑ４ ；トランジスタ ＲL ；負荷抵抗 ＲA，Ｒ ；抵抗 Ｄ１，Ｄ２，Ｄ３，Ｄ４ ；ダイオード Ｓ１，Ｓ２ ；定電流源

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号が夫々のベースに供給されエミ
   ッタが共通に接続された第１及び第２のトランジスタか
   ら構成される差動対と、この差動対の共通エミッタに接
   続される第１の定電流源と、前記第２のトランジスタの
   コレクタにエミッタが接続される第３のトランジスタ
   と、前記第１のトランジスタのコレクタにエミッタが接
   続される第４のトランジスタと、前記第３のトランジス
   タのコレクタに一端が接続され第１の電源に他端が接続
   される第１の抵抗と、前記第４のトランジスタのコレク
   タに一端が接続され前記第１の電源に他端が接続される
   第２の抵抗と、前記第１のトランジスタのコレクタと前
   記第３のトランジスタのコレクタとの間に接続される１
   つ又は複数の第１のダイオードと、前記第２のトランジ
   スタのコレクタと前記第４のトランジスタのコレクタと
   の間に接続される１つ又は複数の第２のダイオードと、
   前記第３及び第４のトランジスタのベースに接続され前
   記第３及び第４のトランジスタのベース電位をバイアス
   時において前記第３及び第４のトランジスタを遮断する
   電位でありかつ前記第３及び第４のトランジスタのコレ
   クタのバイアス電位より一定電圧だけ低い電位に設定す
   るバイアス回路とを有することを特徴とするリミッタ回
   路。