JP2617123B2 - 安定化直流電源回路 - Google Patents
安定化直流電源回路Info
- Publication number
- JP2617123B2 JP2617123B2 JP63325007A JP32500788A JP2617123B2 JP 2617123 B2 JP2617123 B2 JP 2617123B2 JP 63325007 A JP63325007 A JP 63325007A JP 32500788 A JP32500788 A JP 32500788A JP 2617123 B2 JP2617123 B2 JP 2617123B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、負荷短絡時の過電流保護回路を備えたトラ
ンジスタ安定化直流電源回路に関するものである。
ンジスタ安定化直流電源回路に関するものである。
［従来の技術］ シリーズ型レギユレータと呼ばれているトランジスタ
安定化直流電源回路における負荷短絡時の過電流制限方
法として、垂下特性又はフの字特性によつて負荷電流を
抑える方法がある。
安定化直流電源回路における負荷短絡時の過電流制限方
法として、垂下特性又はフの字特性によつて負荷電流を
抑える方法がある。
しかし、一般的な過電流制限回路は、負荷電流検出抵
抗を使用して過電流を制限するように構成されているの
で、比較的大きな電力損失を伴なう。
抗を使用して過電流を制限するように構成されているの
で、比較的大きな電力損失を伴なう。
この種の欠点を除去するために直流安定化電源回路を
第４図に示すように形成することが実開昭57−95611号
公報に開示されている。第４図の回路は直流電流端子
２、グランド端子３、出力端子５、主トランジスタQ1、
制御トランジスタQ3、誤差増幅器11、出力電圧検出用抵
抗８、９、基準電源用抵抗13a、ベース電流制限抵抗R
2、Ra、過電流保護用抵抗Rb及びダイオードD1から成
る。第４図の回路から抵抗Rb及びダイオードD1を除いた
回路は一般的なトランジスタ安定化電源回路である。こ
の回路で負荷電流が増大すると、これに対応して主トラ
ンジスタQ1のベース電流も増大し、抵抗R2の両端電圧V
R2も大きくなり、制御トランジスタQ3のベース電位VBも
高くなる。なお、ベース電位VBは、抵抗R2の電圧VR2に
トランジスタQ3のベース・エミッタ間電圧VBEを加えた
値である。トランジスタQ3のベース電位VBが出力端子５
の電位よりも高くなるとダイオードD1が導通し、制御ト
ランジスタQ3がオフになり、主トランジスタQ1もオフに
なり、過電流が制限される。
第４図に示すように形成することが実開昭57−95611号
公報に開示されている。第４図の回路は直流電流端子
２、グランド端子３、出力端子５、主トランジスタQ1、
制御トランジスタQ3、誤差増幅器11、出力電圧検出用抵
抗８、９、基準電源用抵抗13a、ベース電流制限抵抗R
2、Ra、過電流保護用抵抗Rb及びダイオードD1から成
る。第４図の回路から抵抗Rb及びダイオードD1を除いた
回路は一般的なトランジスタ安定化電源回路である。こ
の回路で負荷電流が増大すると、これに対応して主トラ
ンジスタQ1のベース電流も増大し、抵抗R2の両端電圧V
R2も大きくなり、制御トランジスタQ3のベース電位VBも
高くなる。なお、ベース電位VBは、抵抗R2の電圧VR2に
トランジスタQ3のベース・エミッタ間電圧VBEを加えた
値である。トランジスタQ3のベース電位VBが出力端子５
の電位よりも高くなるとダイオードD1が導通し、制御ト
ランジスタQ3がオフになり、主トランジスタQ1もオフに
なり、過電流が制限される。
［発明が解決しようとする課題］ ところで、第４図の回路では、所望出力電圧V0の設定
値を変更した時に、垂下の開始電流値が第５図に示すよ
うに変化する。第５図の特性線X1、X2は所望出力電圧が
5V、10Vの時の主トランジスタQ1のベース電流IBと出力
電圧V0との関係を示す。なお、出力電流はベース電流IB
の電流増幅率倍であるので、第５図の横軸を出力電流と
見ることもできる。第４図の回路では、抵抗R2の電圧V
R2と制御トランジスタQ3のベース・エミッタ間電圧（ほ
ぼ一定電圧）との和が制御トランジスタQ3のベース電位
VBとなる。所望出力電圧が比較的低い例えば5Vの場合に
は、比較的低いベース電流値IB1aでダイオードD1がオン
になり、垂下動作に入る。一方、所望出力電圧例えば10
Vのように高い場合には、比較的大きなベース電流値I
B1bで垂下動作開始する。従って、出力電圧が低く設定
されている場合には、負荷に大きな電流を流すことがで
きない。要するに、第４図の回路では低い出力電圧で大
きな負荷電流を流すことができない。
値を変更した時に、垂下の開始電流値が第５図に示すよ
うに変化する。第５図の特性線X1、X2は所望出力電圧が
5V、10Vの時の主トランジスタQ1のベース電流IBと出力
電圧V0との関係を示す。なお、出力電流はベース電流IB
の電流増幅率倍であるので、第５図の横軸を出力電流と
見ることもできる。第４図の回路では、抵抗R2の電圧V
R2と制御トランジスタQ3のベース・エミッタ間電圧（ほ
ぼ一定電圧）との和が制御トランジスタQ3のベース電位
VBとなる。所望出力電圧が比較的低い例えば5Vの場合に
は、比較的低いベース電流値IB1aでダイオードD1がオン
になり、垂下動作に入る。一方、所望出力電圧例えば10
Vのように高い場合には、比較的大きなベース電流値I
B1bで垂下動作開始する。従って、出力電圧が低く設定
されている場合には、負荷に大きな電流を流すことがで
きない。要するに、第４図の回路では低い出力電圧で大
きな負荷電流を流すことができない。
そこで、本発明の目的は、負荷電流を直接に検出しな
いで過電流保護を達成することができ、且つ低い出力電
圧であっても大きな負荷電流を流すことができる安定化
直流電源回路を提供することにある。
いで過電流保護を達成することができ、且つ低い出力電
圧であっても大きな負荷電流を流すことができる安定化
直流電源回路を提供することにある。
［課題を解決するための手段］ 上記目的を解決するための本発明は、実施例を示す図
面の符号を参照して説明すると、エミッタが直流入力端
子２に接続され、コレクタが直流出力端子に接続差され
た第１のトランジスタQ1と、前記出力端子５と共通端子
６との間に接続された電圧検出用分圧抵抗８、９と、基
準電圧源13と、前記分圧抵抗の分圧点から得られた検出
電圧と前記基準電圧源13の基準電圧との差に対応する電
圧を出力する誤差増幅器11と、ベースが前記誤差増幅器
11の出力端子に接続され、コレクタが前記入力端子２に
接続された第２のトランジスタQ2と、前記第２のトラン
ジスタQ2のエミッタと前記共通端子６との間に接続され
た第１の抵抗R1と、ベースが前記第２のトランジスタQ2
のエミッタに接続され、コレクタが前記第１のトランジ
スタQ1のベースに接続された第３のトランジスタQ3と、
抗R2と、コレクタが前記第２のトランジスタQ2のベース
に接続され、ベースが前記第２のトランジスタQ2のエミ
ッタに接続され、エミッタが前記分圧抵抗８、９の分圧
点に接続された第４のトランジスタQ4とから成り、前記
直流出力端子５と前記共通端子６との間が短絡状態にな
った時に出力電圧が低下すると共に前記第１のトランジ
スタQ1の電流が減少するように形成されていることを特
徴とする安定化直流電源回路に係わるものである。
面の符号を参照して説明すると、エミッタが直流入力端
子２に接続され、コレクタが直流出力端子に接続差され
た第１のトランジスタQ1と、前記出力端子５と共通端子
６との間に接続された電圧検出用分圧抵抗８、９と、基
準電圧源13と、前記分圧抵抗の分圧点から得られた検出
電圧と前記基準電圧源13の基準電圧との差に対応する電
圧を出力する誤差増幅器11と、ベースが前記誤差増幅器
11の出力端子に接続され、コレクタが前記入力端子２に
接続された第２のトランジスタQ2と、前記第２のトラン
ジスタQ2のエミッタと前記共通端子６との間に接続され
た第１の抵抗R1と、ベースが前記第２のトランジスタQ2
のエミッタに接続され、コレクタが前記第１のトランジ
スタQ1のベースに接続された第３のトランジスタQ3と、
抗R2と、コレクタが前記第２のトランジスタQ2のベース
に接続され、ベースが前記第２のトランジスタQ2のエミ
ッタに接続され、エミッタが前記分圧抵抗８、９の分圧
点に接続された第４のトランジスタQ4とから成り、前記
直流出力端子５と前記共通端子６との間が短絡状態にな
った時に出力電圧が低下すると共に前記第１のトランジ
スタQ1の電流が減少するように形成されていることを特
徴とする安定化直流電源回路に係わるものである。
［発明の作用及び効果］ 本発明によれば、負荷電流を直接に検出しないで過電
流保護を達成することができると共に、低い出力電圧で
あっても大きな負荷電流（出力電流）を流すことができ
る安定化直流電源回路を提供することができる。即ち、
本発明においては、第１のトランジスタQ1のベース電流
I Bに基づく第２の抵抗R2の電圧降下に依存して過電流
保護用の第４のトランジスタQ4がオンになる。従って、
入力端子２から出力端子５に至る負荷電流の流れる経路
に電流検出抵抗を接続することなしに過電流を検出して
過電流保護を達成することができる。更に、垂下動作を
生じさせるための第４のトランジスタQ4のオンは出力電
圧の大小に関係なく、第１のトランジスタQ1のベース電
流I Bに依存して決定されるので、出力電圧が低い場合
であっても出力電圧が高い場合と同一のベース電流及び
コレクタ電流で垂下動作を開始させることができる。こ
れは、第４のトランジスタQ4のエミッタが出力検出電圧
が得られる分圧点即ち誤差増幅器11の１つの入力端子に
接続され、この分圧点は誤差増幅器11の本質的な機能に
従って基準電圧と実質的に同一の電位になるためであ
る。要するに、第４のトランジスタQ4のエミッタ側の電
位は、出力電圧検出用の分圧抵抗８、９の分圧比の設定
変更に拘らず一定に保たれ、結局、第４のトランジスタ
Q4は第１のトランジスタQ1のベース電位I Bに基づく第
２の抵抗R2の電圧降下に依存してオンになり、出力電圧
が低い場合においても高い場合と同一のベース電流I B
及びコレクタ電流を第１のトランジスタQ1に流すことが
できる。
流保護を達成することができると共に、低い出力電圧で
あっても大きな負荷電流（出力電流）を流すことができ
る安定化直流電源回路を提供することができる。即ち、
本発明においては、第１のトランジスタQ1のベース電流
I Bに基づく第２の抵抗R2の電圧降下に依存して過電流
保護用の第４のトランジスタQ4がオンになる。従って、
入力端子２から出力端子５に至る負荷電流の流れる経路
に電流検出抵抗を接続することなしに過電流を検出して
過電流保護を達成することができる。更に、垂下動作を
生じさせるための第４のトランジスタQ4のオンは出力電
圧の大小に関係なく、第１のトランジスタQ1のベース電
流I Bに依存して決定されるので、出力電圧が低い場合
であっても出力電圧が高い場合と同一のベース電流及び
コレクタ電流で垂下動作を開始させることができる。こ
れは、第４のトランジスタQ4のエミッタが出力検出電圧
が得られる分圧点即ち誤差増幅器11の１つの入力端子に
接続され、この分圧点は誤差増幅器11の本質的な機能に
従って基準電圧と実質的に同一の電位になるためであ
る。要するに、第４のトランジスタQ4のエミッタ側の電
位は、出力電圧検出用の分圧抵抗８、９の分圧比の設定
変更に拘らず一定に保たれ、結局、第４のトランジスタ
Q4は第１のトランジスタQ1のベース電位I Bに基づく第
２の抵抗R2の電圧降下に依存してオンになり、出力電圧
が低い場合においても高い場合と同一のベース電流I B
及びコレクタ電流を第１のトランジスタQ1に流すことが
できる。
第１図〜第３図を参照して本発明の実施例に係わるト
ランジスタ安定化直流電源回路を説明する。
ランジスタ安定化直流電源回路を説明する。
直流電源１は電源入力端子２と入力側共通端子（グラ
ンド端子）３との間に接続され、負荷４は直流出力端子
５と出力側共通端子（グランド端子）６との間に接続さ
れている。主制御用の第１のトランジスタQ1は入力端子
２と出力端子５との間の電源ライン７に直列に接続され
ている。なお、第１のトランジスタQ1はpnp型であり、
このエミツタが入力端子２に接続されている。
ンド端子）３との間に接続され、負荷４は直流出力端子
５と出力側共通端子（グランド端子）６との間に接続さ
れている。主制御用の第１のトランジスタQ1は入力端子
２と出力端子５との間の電源ライン７に直列に接続され
ている。なお、第１のトランジスタQ1はpnp型であり、
このエミツタが入力端子２に接続されている。
出力端子５と共通端子６との間に接続された電圧検出
用抵抗８、９の分圧点10は誤差増幅器11の一方の入力端
子に接続されている。誤差増幅器11の他方の入力端子
は、入力端子２と共通端子３との間に定電流源12を介し
て接続された基準電圧源用のツエナーダイオード13のカ
ソードに接続されている。誤差増幅器11の出力端子はnp
n型の第２のトランジスタQ2のベースに接続されてい
る。第２のトランジスタQ2のコレクタは電源ライン７に
接続され、エミツタは第１の抵抗R1を介してグランドラ
イン14に接続されていると共に、npn型の第３のトラン
ジスタQ3のベースに接続されている。第３のトランジス
タQ3のコレクタは第１のトランジスタQ1のベースに接続
され、エミツタは第２の抵抗R2を介してグランドライン
14に接続されている。
用抵抗８、９の分圧点10は誤差増幅器11の一方の入力端
子に接続されている。誤差増幅器11の他方の入力端子
は、入力端子２と共通端子３との間に定電流源12を介し
て接続された基準電圧源用のツエナーダイオード13のカ
ソードに接続されている。誤差増幅器11の出力端子はnp
n型の第２のトランジスタQ2のベースに接続されてい
る。第２のトランジスタQ2のコレクタは電源ライン７に
接続され、エミツタは第１の抵抗R1を介してグランドラ
イン14に接続されていると共に、npn型の第３のトラン
ジスタQ3のベースに接続されている。第３のトランジス
タQ3のコレクタは第１のトランジスタQ1のベースに接続
され、エミツタは第２の抵抗R2を介してグランドライン
14に接続されている。
npn型の第４のトランジスタQ4のベースは第３のトラ
ンジスタQ3のベースに接続され、コレクタは第２のトラ
ンジスタQ2のベースに接続され、エミツタは電圧検出用
抵抗８、９の分圧点10に接続されている。電源ライン７
と第２のトランジスタQ2のベースとの間には定電流源15
が接続されている。
ンジスタQ3のベースに接続され、コレクタは第２のトラ
ンジスタQ2のベースに接続され、エミツタは電圧検出用
抵抗８、９の分圧点10に接続されている。電源ライン７
と第２のトランジスタQ2のベースとの間には定電流源15
が接続されている。
第１図の回路において負荷４が正常の場合には、第４
のトランジスタQ4はオフ状態にある。誤差増幅器11は出
力電圧検出抵抗８、９で検出した電圧とツエナーダイオ
ード13に基づいて与えられる電圧とを比較し、差に対応
した電圧を出力する。定電流源15の電流IXは誤差増幅器
11と第２のトランジスタQ2のベースとに流れ込む。出力
電圧が低下したために誤差増幅器11の出力電圧が高くな
つた時には、第２のトランジスタQ2のベース電流及びコ
レクタ電流も大きくなり、第３のトランジスタQ3のベー
ス電流及びコレクタ電流も大きくなる。この結果、第１
のトランジスタQ1のベース電流IBも大きくなり、出力電
圧が上昇する。出力電圧が所定値よりも高くなつた場合
には、低くなつた場合の逆の動作になる。
のトランジスタQ4はオフ状態にある。誤差増幅器11は出
力電圧検出抵抗８、９で検出した電圧とツエナーダイオ
ード13に基づいて与えられる電圧とを比較し、差に対応
した電圧を出力する。定電流源15の電流IXは誤差増幅器
11と第２のトランジスタQ2のベースとに流れ込む。出力
電圧が低下したために誤差増幅器11の出力電圧が高くな
つた時には、第２のトランジスタQ2のベース電流及びコ
レクタ電流も大きくなり、第３のトランジスタQ3のベー
ス電流及びコレクタ電流も大きくなる。この結果、第１
のトランジスタQ1のベース電流IBも大きくなり、出力電
圧が上昇する。出力電圧が所定値よりも高くなつた場合
には、低くなつた場合の逆の動作になる。
負荷４が短絡すると、出力電圧は低下し、誤差増幅器
11の出力は大きくなる。このため、第１のトランジスタ
Q1のベース電流IBが増大し、第２の抵抗R2の電流降下が
大きくなる。この電圧降下が増大すると、第４のトラン
ジスタQ4がオンになり、第２図に示す等価回路の状態が
得られる。第４のトランジスタQ4がオンになると、第２
及び第３のトランジスタQ2、Q3のベース電流が減少し、
第１のトランジスタQ1のベース電流も減少する。これに
より、第３図のフの字型特性が得られる。なお、第１の
トランジスタQ1のコレクタ電流（負荷電流）はベース電
流IBの電流増幅率hFE倍である。第３図における電流の
引き込み動作開始点の及び引き込み終了後の第１のトラ
ンジスタQ1のベース電流IB1、IB2は次式で示すことがで
きる。
11の出力は大きくなる。このため、第１のトランジスタ
Q1のベース電流IBが増大し、第２の抵抗R2の電流降下が
大きくなる。この電圧降下が増大すると、第４のトラン
ジスタQ4がオンになり、第２図に示す等価回路の状態が
得られる。第４のトランジスタQ4がオンになると、第２
及び第３のトランジスタQ2、Q3のベース電流が減少し、
第１のトランジスタQ1のベース電流も減少する。これに
より、第３図のフの字型特性が得られる。なお、第１の
トランジスタQ1のコレクタ電流（負荷電流）はベース電
流IBの電流増幅率hFE倍である。第３図における電流の
引き込み動作開始点の及び引き込み終了後の第１のトラ
ンジスタQ1のベース電流IB1、IB2は次式で示すことがで
きる。
IB1＝（VR＋VBE4−VBE2）/R2 IB2＝（VBE4−VBE3＋1XRX）/R2 但し、ここでVRはツエナーダイオード13に基づいて与
えられる基準電圧、VBE2、VBE3、VBE4は第２、第３及び
第４のトランジスタQ2、Q3、Q4のベース・エミツタ間電
圧、1Xは定電流源15の電流、RXは電圧検出用抵抗８、９
の値R3、R4の合成抵抗R3R4/（R3＋R4）である。
えられる基準電圧、VBE2、VBE3、VBE4は第２、第３及び
第４のトランジスタQ2、Q3、Q4のベース・エミツタ間電
圧、1Xは定電流源15の電流、RXは電圧検出用抵抗８、９
の値R3、R4の合成抵抗R3R4/（R3＋R4）である。
なお、第２の抵抗R2の値、出力電圧検出用抵抗８、９
の値R3、R4を調整することによって第３図の垂下の傾き
を変えることができる。
の値R3、R4を調整することによって第３図の垂下の傾き
を変えることができる。
第１図の回路では、垂下動作の開始時の電流を出力電
圧の設定値の変更に拘らず一定にすることがでる。例え
ば、第３図に示すように出力電圧が10Vの場合には実線
で示すように垂下動作が生じ、出力電圧が5Vの時には破
線で示すような垂下動作が生じ、いずれの場合もベース
電流の値が同一のIB1になった時に垂下動作を開始す
る。更に、詳細には、第４のトランジスタQ4のエミッタ
が出力検出電圧が得られる分圧点即ち誤差増幅器11の１
つの入力端子に接続され、誤差増幅器11の２つの入力が
ほぼ同一の値になるという誤差増幅器11の本質的な機能
に従って分圧点の電位が基準電位と実質的に同一にな
り、第４のトランジスタQ4のエミッタ側の電流は、出力
電圧検出用の分圧抵抗８、９の分圧比の設定変更に拘ら
ず一定に保たれ、結局、第４のトランジスタQ4は第１の
トランジスタQ1のベース電流IBに基づく第２の抵抗R2の
電圧降下に依存してオンになり、出力電圧が低い場合に
おいても高い場合と同一のベース電流IB及びコレクタ電
流を第１のトランジスタQ1に流すことができる。
圧の設定値の変更に拘らず一定にすることがでる。例え
ば、第３図に示すように出力電圧が10Vの場合には実線
で示すように垂下動作が生じ、出力電圧が5Vの時には破
線で示すような垂下動作が生じ、いずれの場合もベース
電流の値が同一のIB1になった時に垂下動作を開始す
る。更に、詳細には、第４のトランジスタQ4のエミッタ
が出力検出電圧が得られる分圧点即ち誤差増幅器11の１
つの入力端子に接続され、誤差増幅器11の２つの入力が
ほぼ同一の値になるという誤差増幅器11の本質的な機能
に従って分圧点の電位が基準電位と実質的に同一にな
り、第４のトランジスタQ4のエミッタ側の電流は、出力
電圧検出用の分圧抵抗８、９の分圧比の設定変更に拘ら
ず一定に保たれ、結局、第４のトランジスタQ4は第１の
トランジスタQ1のベース電流IBに基づく第２の抵抗R2の
電圧降下に依存してオンになり、出力電圧が低い場合に
おいても高い場合と同一のベース電流IB及びコレクタ電
流を第１のトランジスタQ1に流すことができる。
また、この実施例によれば、入力端子２から出力端子
５に至る負荷電流の流れるラインに電流検出抵抗を接続
することなしに過電流保護を達成することができる。
５に至る負荷電流の流れるラインに電流検出抵抗を接続
することなしに過電流保護を達成することができる。
［変形例］ 本発明は上述の実施例に限定されるものでなく、変形
が可能なものである。例えば、定電流源15を設けない方
式にも本発明を適用することができる。
が可能なものである。例えば、定電流源15を設けない方
式にも本発明を適用することができる。
また、基準電圧源をツエナーダイオード13のみで構成
せずに、更に定電圧化回路を付加して基準電圧を得るよ
うにしてもよい。
せずに、更に定電圧化回路を付加して基準電圧を得るよ
うにしてもよい。
第１図は本発明の実施例に係わるトランジスタ安定化直
流電源回路を示す回路図、 第２図は第１図の負荷が短絡した時の等価回路図、 第３図は第１図の回路の負荷短絡時のベース電流と出力
電圧との関係を示す特性図である。 第４図は従来の安定化直流電源回路を示す回路図であ
る。 第５図は第４図の回路の主トランジスタのベース電流又
は出力電流と出力電圧との関係を示す図である。 2,3……入力端子、４……負荷、5,6……出力端子、11…
…誤差増幅器、15……定電流源、Q1,Q2,Q3,Q4……トラ
ンジスタ。
流電源回路を示す回路図、 第２図は第１図の負荷が短絡した時の等価回路図、 第３図は第１図の回路の負荷短絡時のベース電流と出力
電圧との関係を示す特性図である。 第４図は従来の安定化直流電源回路を示す回路図であ
る。 第５図は第４図の回路の主トランジスタのベース電流又
は出力電流と出力電圧との関係を示す図である。 2,3……入力端子、４……負荷、5,6……出力端子、11…
…誤差増幅器、15……定電流源、Q1,Q2,Q3,Q4……トラ
ンジスタ。
Claims (1)
- 【請求項１】エミッタが直流入力端子（２）に接続さ
れ、コレクタが直流出力端子に接続された第１のトラン
ジスタ（Q1）と、 前記出力端子（５）と共通端子（６）との間に接続され
た電圧検出用分圧抵抗（８、９）と、 基準電圧源（13）と、 前記分圧抵抗の分圧点から得られた検出電圧と前記基準
電圧源（13）の基準電圧との差に対応する電圧を出力す
る誤差増幅器（11）と、 ベースが前記誤差増幅器（11）の出力端子に接続され、
コレクタが前記入力端子（２）に接続された第２のトラ
ンジスタ（Q2）と、 前記第２のトランジスタ（Q2）のエミッタと前記共通端
子（６）との間に接続された第１の抵抗（R1）と、 ベースが前記第２のトランジスタ（Q2）のエミッタに接
続され、コレクタが前記第１のトランジスタ（Q1）のベ
ースに接続された第３のトランジスタ（Q3）と、 前記第３のトランジスタ（Q3）のエミッタと前記共通端
子（６）との間に接続された第２の抵抗（R2）と、 コレクタが前記第２のトランジスタ（Q2）のベースに接
続され、ベースが前記第２のトランジスタ（Q2）のエミ
ッタに接続され、エミッタが前記分圧抵抗（８、９）の
分圧点に接続された第４のトランジスタ（Q4）と から成り、前記直流出力端子（５）と前記共通端子
（６）との間が短絡状態になった時に出力電圧が低下す
ると共に前記第１のトランジスタ（Q1）の電流が減少す
るように形成されていることを特徴とする安定化直流電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325007A JP2617123B2 (ja) | 1988-12-22 | 1988-12-22 | 安定化直流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325007A JP2617123B2 (ja) | 1988-12-22 | 1988-12-22 | 安定化直流電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170213A JPH02170213A (ja) | 1990-07-02 |
| JP2617123B2 true JP2617123B2 (ja) | 1997-06-04 |
Family
ID=18172097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63325007A Expired - Fee Related JP2617123B2 (ja) | 1988-12-22 | 1988-12-22 | 安定化直流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617123B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3782726B2 (ja) * | 2001-12-13 | 2006-06-07 | 株式会社リコー | 過電流保護回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795611U (ja) * | 1980-11-28 | 1982-06-12 |
-
1988
- 1988-12-22 JP JP63325007A patent/JP2617123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02170213A (ja) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394389B2 (ja) | 直流安定化電源回路 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2002304225A (ja) | 電流制限回路及び電源回路 | |
| JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
| JPH0158684B2 (ja) | ||
| JP2721100B2 (ja) | 電流制限装置 | |
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPH0413692Y2 (ja) | ||
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JPH02113314A (ja) | 定電圧装置 | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JPH02281309A (ja) | ドロッパ型定電圧回路 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH05282055A (ja) | 安定化電源回路 | |
| JPH0576044B2 (ja) | ||
| JPH09204232A (ja) | 定電流回路 | |
| JP2890545B2 (ja) | 直流定電圧回路 | |
| JPH0530184Y2 (ja) | ||
| JPH04223508A (ja) | 定電圧回路 | |
| JPH03167612A (ja) | 安定化電源回路 | |
| JPH0744826B2 (ja) | スイツチング制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |