JPS5932168A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS5932168A JPS5932168A JP14284382A JP14284382A JPS5932168A JP S5932168 A JPS5932168 A JP S5932168A JP 14284382 A JP14284382 A JP 14284382A JP 14284382 A JP14284382 A JP 14284382A JP S5932168 A JPS5932168 A JP S5932168A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 230000001590 oxidative effect Effects 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000001947 vapour-phase growth Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 241001474791 Proboscis Species 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明？Ｊ−バイポーラトランジスタの製造方法にかか
り、とくに不純物を含んだ多結晶ンリコン膜が、ベース
及びエミッタ則点にハ１いられ、ベース領１或とエミッ
タ領域が自己整合により形成される、超高速で高ｍＡ“
ｈ型のバイポーラ、トランジスタの製造方法に関する。
り、とくに不純物を含んだ多結晶ンリコン膜が、ベース
及びエミッタ則点にハ１いられ、ベース領１或とエミッ
タ領域が自己整合により形成される、超高速で高ｍＡ“
ｈ型のバイポーラ、トランジスタの製造方法に関する。
バイボージノ（ν半導体装置の高速化や高集積化を考え
てみるとトランジスター素子のパターン寸法の縮少によ
る静生容敏の減少や、胃性抵抗の低下が酸も有タカで矛
・る。バイポーラトランジスター素子１７ｄｌ”−・−
−・ｐ−・ｎ−等の種々の不純物添加領域の組合わせに
より形成されており、従来の７１コ−１ｐ スＴ如：、
これらの領域をそれぞれフォトプロセス法と拡散・酸化
法等の組み合わせにより形成し、でいる。従って、領域
間に加工精度を加味した大きなマージンが必要となり、
その結果素子の寄生容量や寄生抵抗も大きくなり、高速
化や高集積化の大きな１章害となっている。このマージ
ンを小さくする方法として自己整合法を用いた製造方法
が種々検討されているが、未だ冗全ではなく大きな改善
の余地がある。
てみるとトランジスター素子のパターン寸法の縮少によ
る静生容敏の減少や、胃性抵抗の低下が酸も有タカで矛
・る。バイポーラトランジスター素子１７ｄｌ”−・−
−・ｐ−・ｎ−等の種々の不純物添加領域の組合わせに
より形成されており、従来の７１コ−１ｐ スＴ如：、
これらの領域をそれぞれフォトプロセス法と拡散・酸化
法等の組み合わせにより形成し、でいる。従って、領域
間に加工精度を加味した大きなマージンが必要となり、
その結果素子の寄生容量や寄生抵抗も大きくなり、高速
化や高集積化の大きな１章害となっている。このマージ
ンを小さくする方法として自己整合法を用いた製造方法
が種々検討されているが、未だ冗全ではなく大きな改善
の余地がある。
本発明はこれらの点に鑑み、エミッタ、ベース領域形成
工程に屑目し、トランジスター素子を大幅に縮小できる
新規な刈造方法を提案するものである。
工程に屑目し、トランジスター素子を大幅に縮小できる
新規な刈造方法を提案するものである。
本発明の主たる所は、基板表面にシリコン酸化膜、ベー
ス電極引き出し用のｐ＋型多結晶シリコン膜及びシリコ
ン窒化膜の３重膜を形成し、該３爪膜にエミッタ用開化
を形成した後に、シリコン酸化膜を側面エッチ（，７て
ベース・コンタクト領域をエミッタ用開孔に相似に形成
する。しかる後に核、側面エッチ領域を再び多結晶ンリ
コン膜で埋設シ２、熱酸化により多結晶ノリコン膜をシ
リコン酸化膜に変換し、核、シリコン１゛俊化膜をベー
ス、エミッタ間の分離膜として５１１いる。これにより
、ベース及びエミッタ［貢域を自己整合により形成する
ことがｂ］能となり、トランジスター形状の縮小がｆｉ
ｌ能となる。しかも、ベース・コンタクト領域をＩＩＩ
Ｉ）３Ｉｔ ｍ程度と小さくできることからベースコ
レタタ容厳を極めで小さくすることが可能であり、又、
ベース・コンタクト−エミッタ領域間の距＾１＃、も０
３μｎ１保ｍニ迄短かく形成することがｏＪ能であり、
ベース寄生抵抗を大巾に小さくすることができる。これ
らの結果、トランジスター特性の人ｉｊな向上が期待で
きる。
ス電極引き出し用のｐ＋型多結晶シリコン膜及びシリコ
ン窒化膜の３重膜を形成し、該３爪膜にエミッタ用開化
を形成した後に、シリコン酸化膜を側面エッチ（，７て
ベース・コンタクト領域をエミッタ用開孔に相似に形成
する。しかる後に核、側面エッチ領域を再び多結晶ンリ
コン膜で埋設シ２、熱酸化により多結晶ノリコン膜をシ
リコン酸化膜に変換し、核、シリコン１゛俊化膜をベー
ス、エミッタ間の分離膜として５１１いる。これにより
、ベース及びエミッタ［貢域を自己整合により形成する
ことがｂ］能となり、トランジスター形状の縮小がｆｉ
ｌ能となる。しかも、ベース・コンタクト領域をＩＩＩ
Ｉ）３Ｉｔ ｍ程度と小さくできることからベースコ
レタタ容厳を極めで小さくすることが可能であり、又、
ベース・コンタクト−エミッタ領域間の距＾１＃、も０
３μｎ１保ｍニ迄短かく形成することがｏＪ能であり、
ベース寄生抵抗を大巾に小さくすることができる。これ
らの結果、トランジスター特性の人ｉｊな向上が期待で
きる。
次に実施例により詳細に説明する。第１図〜第８図に本
発明によるｎｐｎ型トシトランジスター母方法の主たる
Ｉｎ桿のベース・モミツタ領域の断面図を示す。
発明によるｎｐｎ型トシトランジスター母方法の主たる
Ｉｎ桿のベース・モミツタ領域の断面図を示す。
第１図は Ｈｊ５ｊシリコン基板ｌｌ上に、シリコン酸
化膜】２を約（１２μｍの膜厚で形成し、該＋１＠ ｌ
二にｐ＋）↓ρの多結晶シリコン膜１３を約０．４μｍ
の膜厚で形成しその後にシリコン窒化膜１４を約１３０
ｆｌＡの膜厚で形成した所である。この時、シリコン酸
化膜１２（Ｉ：Ｉ−熱酸化法又は気相成長法のいずれの
方法を用いて形成しても良く、又 、 、＋（４多結
晶シリコン膜１３は気相成長法により多結晶シリコン膜
を形成する時にｐ 型不純物を添加するか、又は多結晶
シリコン膜形成後に拡散法又はイオン注入法等によりｐ
型不純物を冷加することにより形成する。シリコン窒
化ＩＩ＠ １４１ｄ気相成長法により形成する。次にフ
ォトプロセス法により、エミッタ月４の開孔１５をシリ
コン窒化１莫１４及び多結晶シリコン膜１３に設ける（
第２図）。
化膜】２を約（１２μｍの膜厚で形成し、該＋１＠ ｌ
二にｐ＋）↓ρの多結晶シリコン膜１３を約０．４μｍ
の膜厚で形成しその後にシリコン窒化膜１４を約１３０
ｆｌＡの膜厚で形成した所である。この時、シリコン酸
化膜１２（Ｉ：Ｉ−熱酸化法又は気相成長法のいずれの
方法を用いて形成しても良く、又 、 、＋（４多結
晶シリコン膜１３は気相成長法により多結晶シリコン膜
を形成する時にｐ 型不純物を添加するか、又は多結晶
シリコン膜形成後に拡散法又はイオン注入法等によりｐ
型不純物を冷加することにより形成する。シリコン窒
化ＩＩ＠ １４１ｄ気相成長法により形成する。次にフ
ォトプロセス法により、エミッタ月４の開孔１５をシリ
コン窒化１莫１４及び多結晶シリコン膜１３に設ける（
第２図）。
このときエツチング方法としては異方性プラズマエツチ
ングが適当であり、シリコン窒化膜ばＵ１゛’４系ガス
で、父、多結晶シリコン膜はＣ１４系ガスを用いてエツ
チングする。その後、ＣＩ＋’４系カスによる等方性プ
ラズマエッチを用いて多結晶シリコン膜１３を側面エッ
チする（第３図）。この側面エッチ深さ１６によりベー
スとエミッタ間の距離を調整することとなるが、エッチ
深さ１６は、０．３μｍ程度が適当である。（−ＩＬ、
ａｍ面エッチを行なわなくても特に問題はない。
ングが適当であり、シリコン窒化膜ばＵ１゛’４系ガス
で、父、多結晶シリコン膜はＣ１４系ガスを用いてエツ
チングする。その後、ＣＩ＋’４系カスによる等方性プ
ラズマエッチを用いて多結晶シリコン膜１３を側面エッ
チする（第３図）。この側面エッチ深さ１６によりベー
スとエミッタ間の距離を調整することとなるが、エッチ
深さ１６は、０．３μｍ程度が適当である。（−ＩＬ、
ａｍ面エッチを行なわなくても特に問題はない。
次にシリコン酸化膜１２を湿式エツチング（〕くアクブ
ードフッ酸等）により、エツチング除去する。このとき
、シリコン窒化膜１４及び多結晶ゾ’Ｊ ：’ ン膜１
３はエツチングされない為、シリコンＣ便化１漠１２の
みエツチングされる。同時に、多結晶シリコン膜１３の
下のシリコン酸化膜１２を約０３ ｎ ｍ Ｉｔｌｌ１
面エッチし、多結晶シリコン膜のひさ１−１７を形成す
る（第４図）。このひさし１７０入＾さが、そのままベ
ース・コンタクト領域の１１］となる。θζに１４び減
圧式気相成長法を用いて多結晶シリコン嘆１８を形６ｙ
する。多結晶シリコンｊ嘆のＩ膜厚はシリコン酸化膜１
２の膜厚の１／２以上が適当であり、本実施例では、１
：３００〜１５０ ｔｌΔが適当である。この多結晶シ
リコン膜１８の形成により、多結晶シリコン膜１３のひ
さし１７は冗全に埋設され第５図となる。しかる後に熱
酸化法により、核多結晶シリコン膜１８を酸化し、シリ
コンＣ唆化膜１９に変換する。このとき、ひさし１７の
所の多結晶シリコン膜は部分的に膜厚が厚くなっており
、酸化されずに多結晶シリコン２゜のせヰ残存すること
となる（第５図）。酸化条件としては１０００’０．ス
チーム雰囲気、約５（）汁の酸化が適当であり、シリコ
ン酸化膜１９の膜厚は約３００ＯＡとなる。父、同時に
ｐ４− ａ多結晶シリコン：閘１３から、ｐ十型不：１
＋［ｌ 吻が多結晶シリコンＩＦＪ ２０をａ してソ
リコン基、阪１１内に拡散され、補ベースｐ十型領域２
２シリコン中に約Ｏ；３μ！１］の深さで形成される（
第６図）。
ードフッ酸等）により、エツチング除去する。このとき
、シリコン窒化膜１４及び多結晶ゾ’Ｊ ：’ ン膜１
３はエツチングされない為、シリコンＣ便化１漠１２の
みエツチングされる。同時に、多結晶シリコン膜１３の
下のシリコン酸化膜１２を約０３ ｎ ｍ Ｉｔｌｌ１
面エッチし、多結晶シリコン膜のひさ１−１７を形成す
る（第４図）。このひさし１７０入＾さが、そのままベ
ース・コンタクト領域の１１］となる。θζに１４び減
圧式気相成長法を用いて多結晶シリコン嘆１８を形６ｙ
する。多結晶シリコンｊ嘆のＩ膜厚はシリコン酸化膜１
２の膜厚の１／２以上が適当であり、本実施例では、１
：３００〜１５０ ｔｌΔが適当である。この多結晶シ
リコン膜１８の形成により、多結晶シリコン膜１３のひ
さし１７は冗全に埋設され第５図となる。しかる後に熱
酸化法により、核多結晶シリコン膜１８を酸化し、シリ
コンＣ唆化膜１９に変換する。このとき、ひさし１７の
所の多結晶シリコン膜は部分的に膜厚が厚くなっており
、酸化されずに多結晶シリコン２゜のせヰ残存すること
となる（第５図）。酸化条件としては１０００’０．ス
チーム雰囲気、約５（）汁の酸化が適当であり、シリコ
ン酸化膜１９の膜厚は約３００ＯＡとなる。父、同時に
ｐ４− ａ多結晶シリコン：閘１３から、ｐ十型不：１
＋［ｌ 吻が多結晶シリコンＩＦＪ ２０をａ してソ
リコン基、阪１１内に拡散され、補ベースｐ十型領域２
２シリコン中に約Ｏ；３μ！１］の深さで形成される（
第６図）。
次に、ＣＦ４系ガスによる異方性プラズマエ。
チを用いて、シリコン１”便化１漠１９を朗刻し、シリ
コン窒化１莫１４表面及びシリコン縞数１１表面を部分
的に露出させ、エミッタ・コンタクト孔２１を形成する
（第７図）。このとき％ （Ｌ ２１１１１１■のソリ
コン酸化膜１９Ｖｉ実効的に膜厚が厚い為、食刻されず
に残存する。この結果ベース・コンタクトとエミッタは
、前記、多結晶シリコン膜１３の側面エッチ深さ１６及
びシリコン酸化膜１９の膜厚の和の距離だけ、離れて自
己整合により形成されたこととなる。しかる後に該孔２
１を＋＋ｆｉ ｌ、てＰ型不純物を添加し活性ベース用
のＩ）−）Ｊ１領域２４を形成し、再び多結晶シリコン
膜２３を形成する。
コン窒化１莫１４表面及びシリコン縞数１１表面を部分
的に露出させ、エミッタ・コンタクト孔２１を形成する
（第７図）。このとき％ （Ｌ ２１１１１１■のソリ
コン酸化膜１９Ｖｉ実効的に膜厚が厚い為、食刻されず
に残存する。この結果ベース・コンタクトとエミッタは
、前記、多結晶シリコン膜１３の側面エッチ深さ１６及
びシリコン酸化膜１９の膜厚の和の距離だけ、離れて自
己整合により形成されたこととなる。しかる後に該孔２
１を＋＋ｆｉ ｌ、てＰ型不純物を添加し活性ベース用
のＩ）−）Ｊ１領域２４を形成し、再び多結晶シリコン
膜２３を形成する。
該多結晶シリコン膜２３を・市して１１＋型不（Ｉ［吻
を７リコンノＮ板に添加し、エミッタ用ｎ＋型領域２５
を形成することによりｎ ｐ ｎ ）ランシスターのエ
ミッタ及びベース領域が形成される（第８図）。
を７リコンノＮ板に添加し、エミッタ用ｎ＋型領域２５
を形成することによりｎ ｐ ｎ ）ランシスターのエ
ミッタ及びベース領域が形成される（第８図）。
又、多結晶シリコン膜２３の膜厚として成孔２１のパタ
ーン中の１７２以上を選ぶことにより成孔２１を埋設ｊ
〜、−゛ト旧化することが可能である。
ーン中の１７２以上を選ぶことにより成孔２１を埋設ｊ
〜、−゛ト旧化することが可能である。
以に木相明の主たる工程について詳細に説明したが、こ
れに従来プロセスのエピタキシャルシリコン形成、絶縁
分離工程、コレクタ領域形成アル ７ミニウノー（Ａ
ｌ）配線等の工程を付加することにより呻々の半導体素
子の製造が可能である。
れに従来プロセスのエピタキシャルシリコン形成、絶縁
分離工程、コレクタ領域形成アル ７ミニウノー（Ａ
ｌ）配線等の工程を付加することにより呻々の半導体素
子の製造が可能である。
本発明によるとシリコン基板表面にシリコン酸１ヒ膜、
ｐ 型多結晶シリコン膜及びシリコン窒化膜の三屯膜を
形成し、該３屯膜にエミッタ用開孔を設けた後に多結晶
シリコン膜及びシリコン酸化膜をそれぞれ側面エッチし
、シリコン窒化膜のひさし及び多結晶シリコン膜のひさ
しを形成し、該ひさしをＩｔ４いて、ベースコンタクト
領域及びベース・エミッタ間の絶縁分離膜を形成する。
ｐ 型多結晶シリコン膜及びシリコン窒化膜の三屯膜を
形成し、該３屯膜にエミッタ用開孔を設けた後に多結晶
シリコン膜及びシリコン酸化膜をそれぞれ側面エッチし
、シリコン窒化膜のひさし及び多結晶シリコン膜のひさ
しを形成し、該ひさしをＩｔ４いて、ベースコンタクト
領域及びベース・エミッタ間の絶縁分離膜を形成する。
これによジ、バイポーラ型トランジスターのベース・エ
ミッタ領域を自己整合により形成することがＬす能とな
り、ベース・コンタクト領域を惨めて小さくでき、父、
ベース−エミッタ間距離も極めて短かくすることが可能
となる。その結果、ベース・コレクタ容量や、ベース寄
性抵抗を大ｒｌＪに小さくすることが可能となりしいて
は、トランジスターの高集積化や高性能化が期待できる
。
ミッタ領域を自己整合により形成することがＬす能とな
り、ベース・コンタクト領域を惨めて小さくでき、父、
ベース−エミッタ間距離も極めて短かくすることが可能
となる。その結果、ベース・コレクタ容量や、ベース寄
性抵抗を大ｒｌＪに小さくすることが可能となりしいて
は、トランジスターの高集積化や高性能化が期待できる
。
Ｍ１図〜第８図に本発明の実施例によるｎｐｎトランジ
スターの製造工程における主たる部分の断面図を示す。 図中の記号は一ト記の事′吻を表わす。 １１−ｎ型シリコン基板、Ｉ ２ 、 ］、 ９ ・・
−・シリコン酸化＋！＋Ｃ＋３・・・・・・ｐ＋Ｗ多結
晶シリコン膜、１４−・°゛°ンリコン窒化１１１Ｋ、
１５．２１・・・・・・エミッタ用開孔、１８，２０．
２３・・・・・・多結晶シリコン暎、２２・・・・・・
補償ベースｐ＋型領域、２４・・・・・・活性ベース領
域、２５・・・・・・エミッタ用計型領域である。
スターの製造工程における主たる部分の断面図を示す。 図中の記号は一ト記の事′吻を表わす。 １１−ｎ型シリコン基板、Ｉ ２ 、 ］、 ９ ・・
−・シリコン酸化＋！＋Ｃ＋３・・・・・・ｐ＋Ｗ多結
晶シリコン膜、１４−・°゛°ンリコン窒化１１１Ｋ、
１５．２１・・・・・・エミッタ用開孔、１８，２０．
２３・・・・・・多結晶シリコン暎、２２・・・・・・
補償ベースｐ＋型領域、２４・・・・・・活性ベース領
域、２５・・・・・・エミッタ用計型領域である。
Claims (3)
- （１） 第１導螺型シリコン基板上に第１の絶縁体膜
を形成する工程と、該第１の絶縁体膜上に第２導成型不
純物を含んだ第１の多結晶シリコン膜及び、耐酸化性の
第２の絶縁体膜を形成する工程と、ｄ亥３重膜に前記シ
リコン基板に達する開化を設けた後に、前記第１の絶縁
体膜を１１４１而エツチすることにより前記第１の多結
晶シリコン１１１％下の該第１の絶縁体膜を部分的に除
去し、シリコン基板表向を露出させる工程と、その後に
第２の多結晶シリコン喚を形成することにより該第１の
多結晶シリコン膜と該シリコン基板表１川の間の空間を
埋設する工程と、該＄２の多結晶シリコン膜を部分的に
シリコン酸化膜に変換する［桿と、熱処理を加え、該第
１の多結晶クリコン膜から第２多結晶シリコン膜を推し
て、シリコン基板に不純物添加を行ない第１の第２導′
成型領域を形成する工程と、該シリコン酸化膜を部分的
に除去しシリコン基板表面を露出させる工程と、残存シ
リコン酸化膜をマスクとしてシリコン基板に第２導電型
不純物の添加を行ない、前記＠１の第２導屯型領域に接
して第２の第２導電型領域を設ける工程と、第３の多結
晶シリコン膜を成孔を含む領域例形成し、該第３の多結
晶シリコン喚を通してシリコン基板に第−導を型不純物
の添加を行ない、前記第２の第２導成型領域の内に第１
の第１導成型領域を形成する工程を含むことを特徴とす
るバイポーラトランジスタの製造方法。 - （２）前記第３の多結晶シリコン喚を形成することによ
り前記孔を埋設し、平坦化する［程をよむことを特徴と
する特許請求の範囲第ｔ１）項記載のバイポーラトラン
ジスタの製造方法。 - （３）前記第２の第２導電型領域を前記ミリコン酸化嘆
を通してシリコン基板に不純物添加をするＣとにより形
成する工程を含むことを特徴とする′１４Ｆπ「請求の
範囲第（１）項記載のバイポーラトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14284382A JPS5932168A (ja) | 1982-08-18 | 1982-08-18 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14284382A JPS5932168A (ja) | 1982-08-18 | 1982-08-18 | バイポ−ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5932168A true JPS5932168A (ja) | 1984-02-21 |
Family
ID=15324900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14284382A Pending JPS5932168A (ja) | 1982-08-18 | 1982-08-18 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932168A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107167A (ja) * | 1986-10-24 | 1988-05-12 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| US4939104A (en) * | 1984-10-31 | 1990-07-03 | Texas Instruments, Incorporated | Method for forming a buried lateral contact |
| US5196357A (en) * | 1991-11-18 | 1993-03-23 | Vlsi Technology, Inc. | Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor |
-
1982
- 1982-08-18 JP JP14284382A patent/JPS5932168A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939104A (en) * | 1984-10-31 | 1990-07-03 | Texas Instruments, Incorporated | Method for forming a buried lateral contact |
| JPS63107167A (ja) * | 1986-10-24 | 1988-05-12 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| US5196357A (en) * | 1991-11-18 | 1993-03-23 | Vlsi Technology, Inc. | Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4210993A (en) | Method for fabricating a field effect transistor | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| JPS625349B2 (ja) | ||
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| US4579625A (en) | Method of producing a complementary semiconductor device with a dielectric isolation structure | |
| JPS5932168A (ja) | バイポ−ラトランジスタの製造方法 | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH0239093B2 (ja) | ||
| JPS6239538B2 (ja) | ||
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6315752B2 (ja) | ||
| JPS6117144B2 (ja) | ||
| JPS60235460A (ja) | 半導体装置 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JPS5943098B2 (ja) | 半導体装置の製造方法 | |
| JPH0618201B2 (ja) | 半導体装置の製造方法 |