JP3146490B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3146490B2 JP3146490B2 JP34013690A JP34013690A JP3146490B2 JP 3146490 B2 JP3146490 B2 JP 3146490B2 JP 34013690 A JP34013690 A JP 34013690A JP 34013690 A JP34013690 A JP 34013690A JP 3146490 B2 JP3146490 B2 JP 3146490B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- region
- mesa
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 メサ型の半導体層の側壁部を利用し、該側壁部に対し
てコンタクト部を形成する方法に関するものであり、素
子動作が行われる領域と直接に電極がコンタクトできる
半導体装置の製造方法を提供することを目的とし、 半導体層をメサ型にエッチングする工程と、前記メサ
型の半導体層の側面及び上面に絶縁膜及びポリシリコン
を順次形成する工程と、メサ型の半導体層の側面の前記
ポリシリコンに対して、含有する不純物を異にするか或
いは、一方には不純物が実質的に導入されない関係の第
１及び第２の領域を形成する工程と、前記第１、第２の
領域に含有される不純物の違い、或いは不純物の有無に
より、前記第２の領域に位置するポリシリコンを選択的
にエッチングして開口部を形成する工程と、前記開口部
に露出する前記絶縁膜をエッチングし、前記メサ型の半
導体層の側表面を露出する電極窓を形成する工程と、前
記電極窓を介して前記半導体層にコンタクトする電極を
形成する工程とを含むことを特徴とする半導体装置の製
造方法を提供する。
てコンタクト部を形成する方法に関するものであり、素
子動作が行われる領域と直接に電極がコンタクトできる
半導体装置の製造方法を提供することを目的とし、 半導体層をメサ型にエッチングする工程と、前記メサ
型の半導体層の側面及び上面に絶縁膜及びポリシリコン
を順次形成する工程と、メサ型の半導体層の側面の前記
ポリシリコンに対して、含有する不純物を異にするか或
いは、一方には不純物が実質的に導入されない関係の第
１及び第２の領域を形成する工程と、前記第１、第２の
領域に含有される不純物の違い、或いは不純物の有無に
より、前記第２の領域に位置するポリシリコンを選択的
にエッチングして開口部を形成する工程と、前記開口部
に露出する前記絶縁膜をエッチングし、前記メサ型の半
導体層の側表面を露出する電極窓を形成する工程と、前
記電極窓を介して前記半導体層にコンタクトする電極を
形成する工程とを含むことを特徴とする半導体装置の製
造方法を提供する。
本発明は半導体装置の製造方法に関し、 更に詳しく言えば、メサ型の半導体層の側壁部を利用
し、該側壁部に対してコンタクト部を形成する方法に関
するものであり、素子動作が行われる領域と直接に電極
がコンタクトできる半導体装置の製造方法に関する。
し、該側壁部に対してコンタクト部を形成する方法に関
するものであり、素子動作が行われる領域と直接に電極
がコンタクトできる半導体装置の製造方法に関する。
近年、バイポーラトランジスタにおいて、ベース領域
とコレクタ層間の寄生容量が小さく、また、ベース抵抗
の小さい半導体装置を提供することが望まれている。
とコレクタ層間の寄生容量が小さく、また、ベース抵抗
の小さい半導体装置を提供することが望まれている。
さらに、SIT（Static Induction Transistor）におい
てもゲート，ソース間の寄生容量が小さい半導体装置の
提供が望まれている。
てもゲート，ソース間の寄生容量が小さい半導体装置の
提供が望まれている。
第３図（ａ）は、従来のプレーナ型バイポーラトラン
ジスタの断面図である。
ジスタの断面図である。
図中１はシリコン基板、２は高濃度埋込み層であり、
3aはコレクタ層、4aはベース領域、 5aはエミッタ領域である。６はベース電極、７はエミ
ッタ電極であり、8a,8bは酸化シリコンからなる絶縁膜
を示すものである。
3aはコレクタ層、4aはベース領域、 5aはエミッタ領域である。６はベース電極、７はエミ
ッタ電極であり、8a,8bは酸化シリコンからなる絶縁膜
を示すものである。
従来のプレーナ型バイポーラトランジスタの製造方法
は次の様なものである。
は次の様なものである。
シリコン基板１の上面にｎ型の高濃度埋込み層２を拡
散により形成し、更に前記ｎ型の高濃度埋込み層２に比
べて低濃度のｎ型コレクタ層3aを前記高濃度埋め込み層
２上面にエピダキシャル成長させ積層する。
散により形成し、更に前記ｎ型の高濃度埋込み層２に比
べて低濃度のｎ型コレクタ層3aを前記高濃度埋め込み層
２上面にエピダキシャル成長させ積層する。
前記コレクタ層3a上面のベース領域4aとなる部位の表
面に、耐酸化膜（Si3N4）を形成し、選択酸化を行って
ベース領域開口部（図示せず）を形成する。
面に、耐酸化膜（Si3N4）を形成し、選択酸化を行って
ベース領域開口部（図示せず）を形成する。
前記開口部にボロンの熱拡散を行いベース領域4aを形
成する。
成する。
次に、前記ベース領域4a上面のエミッタ領域開口部及
びベース電極コンタクト部となる部位の表面に耐酸化膜
を形成し、選択酸化を行って前記エミッタ領域開口部
（図示せず）及びベース電極コンタクト部（図示せず）
を同時に形成する。
びベース電極コンタクト部となる部位の表面に耐酸化膜
を形成し、選択酸化を行って前記エミッタ領域開口部
（図示せず）及びベース電極コンタクト部（図示せず）
を同時に形成する。
更に、前記ベース電極コンタクト部にマスクを形成
し、その後、前記エミッタ領域開口部よりリンのイオン
注入を行い、アニール処理を施してエミッタ領域5aを形
成する。
し、その後、前記エミッタ領域開口部よりリンのイオン
注入を行い、アニール処理を施してエミッタ領域5aを形
成する。
アルミニウムから成る電極材料を蒸着した後、電極の
パターンニングを行いベース電極６、エミッタ電極７を
形成する。
パターンニングを行いベース電極６、エミッタ電極７を
形成する。
上記した従来技術で形成されたプレーナ型バイポーラ
トランジスタの構造では、第３図（ｂ）に示す様にトラ
ンジスタとして作用する部分が９の領域であり、ベース
電極６に対して前記ベース領域4aの上面よりコンタクト
を形成していた為にベース抵抗11が大きくなる。
トランジスタの構造では、第３図（ｂ）に示す様にトラ
ンジスタとして作用する部分が９の領域であり、ベース
電極６に対して前記ベース領域4aの上面よりコンタクト
を形成していた為にベース抵抗11が大きくなる。
さらに、トランジスタとして作用しない前記ベース領
域4aとコレクタ層3a間の接合部分により寄生容量10が増
加するために、素子の動作速度の低下を招くという問題
点があった。
域4aとコレクタ層3a間の接合部分により寄生容量10が増
加するために、素子の動作速度の低下を招くという問題
点があった。
本発明は、このような問題点に鑑み、ベース抵抗を小
さくすると共に、ベース領域とコレクタ層間の寄生容量
を減少させる半導体装置を提供することを目的としてい
る。
さくすると共に、ベース領域とコレクタ層間の寄生容量
を減少させる半導体装置を提供することを目的としてい
る。
本発明では上記目的を達成するために、 半導体層をメサ型にエッチングする工程と、前記メサ
型の半導体層の側面及び上面に絶縁膜８及びポリシリコ
ン13を順次形成する工程と、メサ型の半導体層の側面の
前記ポリシリコン13に対して、含有する不純物を異にす
るか或いは、一方には不純物が実質的に導入されない関
係の第１及び第２の領域を形成する工程と、前記第１、
第２の領域に含有される不純物の違い、或いは不純物の
有無により、前記第２の領域に位置するポリシリコン13
を選択的にエッチングして開口部を形成する工程と、前
記開口部に露出する前記絶縁膜をエッチングし、前記メ
サ型の半導体層の側表面を露出する電極窓を形成する工
程と、前記電極窓を介して前記半導体層にコンタクトす
る電極を形成する工程とを含むことを特徴とする半導体
装置の製造方法を提供する。
型の半導体層の側面及び上面に絶縁膜８及びポリシリコ
ン13を順次形成する工程と、メサ型の半導体層の側面の
前記ポリシリコン13に対して、含有する不純物を異にす
るか或いは、一方には不純物が実質的に導入されない関
係の第１及び第２の領域を形成する工程と、前記第１、
第２の領域に含有される不純物の違い、或いは不純物の
有無により、前記第２の領域に位置するポリシリコン13
を選択的にエッチングして開口部を形成する工程と、前
記開口部に露出する前記絶縁膜をエッチングし、前記メ
サ型の半導体層の側表面を露出する電極窓を形成する工
程と、前記電極窓を介して前記半導体層にコンタクトす
る電極を形成する工程とを含むことを特徴とする半導体
装置の製造方法を提供する。
本発明に係る半導体装置の製造方法では、メサ型の半
導体層の側壁部の一部を開口して電極コンタクト部を設
けることにより、直接にベース電極がトランジスタとし
て作用するベース層とコンタクトできるため、従来トラ
ンジスタとして作用していなかったベース領域により生
じていたベース抵抗11の発生を防ぐことができる。
導体層の側壁部の一部を開口して電極コンタクト部を設
けることにより、直接にベース電極がトランジスタとし
て作用するベース層とコンタクトできるため、従来トラ
ンジスタとして作用していなかったベース領域により生
じていたベース抵抗11の発生を防ぐことができる。
更に、従来はトランジスタとして作用していなかった
ベース領域を構成しなくて済むため、ベース層の面積を
小さくでき、ベース層及びコレクタ層間の寄生容量10を
低減することができる。
ベース領域を構成しなくて済むため、ベース層の面積を
小さくでき、ベース層及びコレクタ層間の寄生容量10を
低減することができる。
また、SITにこの技術を利用しても同様に寄生容量10
を低減することができる。
を低減することができる。
第１図（ａ）〜（ｋ）は本発明の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
第１図（ａ）〜（ｋ）において第３図と同一のものに
は同一の番号を付している。
は同一の番号を付している。
本実施例における半導体装置の製造方法は次の通りで
ある。
ある。
第１図（ａ）参照 図中、3aはコレクタ層、4bはベース層、5bはエミッタ
層、12はレジストパターンをそれぞれ示す。
層、12はレジストパターンをそれぞれ示す。
シリコン基板１にボロンを拡散して、１μｍ程度の厚
さのp-/p+構造のコレクタ層3aを形成し、次いで、反応
ガス中にアルシン（AsH3）を混合して、0.2μｍ程度の
厚さのベース層4bを形成すると共に、反応ガス中にジボ
ラン（B2H6）を混合して、0.6μｍ程度の厚さのエミッ
タ層5bをエピタキシャル成長により積層する。
さのp-/p+構造のコレクタ層3aを形成し、次いで、反応
ガス中にアルシン（AsH3）を混合して、0.2μｍ程度の
厚さのベース層4bを形成すると共に、反応ガス中にジボ
ラン（B2H6）を混合して、0.6μｍ程度の厚さのエミッ
タ層5bをエピタキシャル成長により積層する。
メサ型の半導体層を形成するため前記エミッタ層5b上
に３μｍ程度の幅を持つレジストパターン12を形成す
る。
に３μｍ程度の幅を持つレジストパターン12を形成す
る。
第１図（ｂ）参照 前記レジストパターン12をマスクとして、0.3TorrのC
l2＋CCl4の混合ガス雰囲気中で周波数13.56MHz,電力1.5
kwとした反応性イオンエッチングにより、メサ型の半導
体層を形成する。
l2＋CCl4の混合ガス雰囲気中で周波数13.56MHz,電力1.5
kwとした反応性イオンエッチングにより、メサ型の半導
体層を形成する。
第１図（ｃ）参照 図中、８は酸化シリコンからなる絶縁膜、13はポリシ
リコンを示す。
リコンを示す。
前記反応性イオンエッチングを施した前記積層表面
に、酸化シリコンからなる厚さが3000Åの絶縁膜８をCV
D法（Chemical Vapor Deposition）により形成する。
に、酸化シリコンからなる厚さが3000Åの絶縁膜８をCV
D法（Chemical Vapor Deposition）により形成する。
また、前記絶縁膜８表面上にCVD法により厚さが4000
Åのポリシリコン13を気相成長させる。
Åのポリシリコン13を気相成長させる。
第１図（ｄ）参照 前記ポリシリコン13表面上にCVD法により酸化シリコ
ン14を気相成長し、さらにメサ型の半導体層上面の前記
酸化シリコン14表面上にレジストパターン12を形成す
る。
ン14を気相成長し、さらにメサ型の半導体層上面の前記
酸化シリコン14表面上にレジストパターン12を形成す
る。
前記メサ型の半導体層上面以外の酸化シリコンを0.2T
orrのCF4＋CHF3の混合ガス雰囲気中で、周波数13.56MH
z,電力1.0kwとした反応性イオンエッチングで除去す
る。
orrのCF4＋CHF3の混合ガス雰囲気中で、周波数13.56MH
z,電力1.0kwとした反応性イオンエッチングで除去す
る。
第１図（ｅ）参照 次に、ジボラン（B2H6）を0.1（sccm）加えて、濃度
が1.0×1020cm-3のｐ型にドーピングしたｐ型ポリシリ
コン15a、アルシン（AsH3）を0.1（sccm）加えて、濃度
が1.0×1020cm-3のｎ型にドーピングしたｎ型ポリシリ
コン16、前記ｐ型ポリシリコン15aと同一のｐ型ポリシ
リコン15bをそれぞれECR−CVD法によって、前記ｎ型ポ
リシリコン16が前記ベース層4bの側面に位置するように
順次積層する。
が1.0×1020cm-3のｐ型にドーピングしたｐ型ポリシリ
コン15a、アルシン（AsH3）を0.1（sccm）加えて、濃度
が1.0×1020cm-3のｎ型にドーピングしたｎ型ポリシリ
コン16、前記ｐ型ポリシリコン15aと同一のｐ型ポリシ
リコン15bをそれぞれECR−CVD法によって、前記ｎ型ポ
リシリコン16が前記ベース層4bの側面に位置するように
順次積層する。
この手法によれば、前記メサ型の半導体層の上面及び
その両側の部分だけに、垂直方法に前記ｐ型ポリシリコ
ン15a、前記ｎ型ポリシリコン16、前記ｐ型ポリシリコ
ン15bが積層される。
その両側の部分だけに、垂直方法に前記ｐ型ポリシリコ
ン15a、前記ｎ型ポリシリコン16、前記ｐ型ポリシリコ
ン15bが積層される。
なお前記ｐ型ポリシリコン15a,n型ポリシリコン16及
びｐ型ポリシリコン15bは、垂直方向のスパッタ成長又
は蒸着によっても同様に形成することができる。
びｐ型ポリシリコン15bは、垂直方向のスパッタ成長又
は蒸着によっても同様に形成することができる。
第１図（ｆ）参照 前記レジストパターン12を除去するリフトオフ法によ
り、前記レジストパターン12上面に積層された前記ｐ型
ポリシリコン15a、前記ｎ型ポリシリコン16、前記ｐ型
ポリシリコン15bを除去する。
り、前記レジストパターン12上面に積層された前記ｐ型
ポリシリコン15a、前記ｎ型ポリシリコン16、前記ｐ型
ポリシリコン15bを除去する。
その後、800℃で10秒間の赤外線ランプを利用した熱
拡散法によって、前記メサ型の半導体層の側壁部のポリ
シリコン13へ前記ｐ型ポリシリコン15a、前記ｎ型ポリ
シリコン16、前記ｐ型ポリシリコン15bよりｐ、ｎ、ｐ
型の不純物を拡散する。
拡散法によって、前記メサ型の半導体層の側壁部のポリ
シリコン13へ前記ｐ型ポリシリコン15a、前記ｎ型ポリ
シリコン16、前記ｐ型ポリシリコン15bよりｐ、ｎ、ｐ
型の不純物を拡散する。
第１図（ｇ）参照 前記メサ型の半導体層の両側の部分に積層した前記ｐ
型ポリシリコン15a、前記ｎ型ポリシリコン16及び前記
ｐ型ポリシリコン15bを圧力0.2TorrのCCl4,Cl2の混合ガ
ス雰囲気中で、周波数13.56MHz,電力1.5kwとした反応性
イオンエッチングにより除去する。
型ポリシリコン15a、前記ｎ型ポリシリコン16及び前記
ｐ型ポリシリコン15bを圧力0.2TorrのCCl4,Cl2の混合ガ
ス雰囲気中で、周波数13.56MHz,電力1.5kwとした反応性
イオンエッチングにより除去する。
第１図（ｈ）参照 前記側壁部のｎ型ポリシリコン拡散部18をKOH,H2O,イ
ソプロピルアルコールの混合液を用いて選択的にエッチ
ングすることにより除去し、開口部を形成する。
ソプロピルアルコールの混合液を用いて選択的にエッチ
ングすることにより除去し、開口部を形成する。
次に、その開口部を利用しフッ酸（HF）により、前記
ｎ型ポリシリコン拡散部18内面に接する前記酸化シリコ
ン８を、前記ｐ型シリコン拡散部17a17bをマスクとして
ウエットエッチングにより除去しコンタクト窓19を形成
する。
ｎ型ポリシリコン拡散部18内面に接する前記酸化シリコ
ン８を、前記ｐ型シリコン拡散部17a17bをマスクとして
ウエットエッチングにより除去しコンタクト窓19を形成
する。
この際、記メサ型の半導体層の上面のポリシリコン14
も除去される。
も除去される。
上記工程により前記ベース層4b側面に電極を直にコン
タクトすることができる。
タクトすることができる。
第１図（ｉ）参照 前記ｐ型ポリシリコン拡散部17a、17b及び前記メサ型
の半導体層上面のポリシリコン13を0.3TorrのBr2ガス雰
囲気中で、周波数13.56MHz,電力1.0kwとした反応性イオ
ンエッチングで除去する。
の半導体層上面のポリシリコン13を0.3TorrのBr2ガス雰
囲気中で、周波数13.56MHz,電力1.0kwとした反応性イオ
ンエッチングで除去する。
前記ベース層4bと電気的コンタクトを取るため、前記
酸化シリコン８上面及び前記コンタクト窓19にリンドー
プポリシリコン20をCVD法により形成する。
酸化シリコン８上面及び前記コンタクト窓19にリンドー
プポリシリコン20をCVD法により形成する。
更に、スピンコート法により、前記リンドープポリシ
リコン20上面に、有機溶剤の中に酸化シリコン粉を分散
させた、いわゆるSOG（Spin−On−Grass）層21を形成す
る。
リコン20上面に、有機溶剤の中に酸化シリコン粉を分散
させた、いわゆるSOG（Spin−On−Grass）層21を形成す
る。
この際、前記メサ型の半導体層の上面には薄く、前記
メサ型の両側の部分には厚く形成される。
メサ型の両側の部分には厚く形成される。
第１図（ｊ）参照 前記メサ型の半導体層の上面のエミッタ層5bが露出す
るまで前記SOG層21,前記リンドープポリシリコン層20及
び前記酸化シリコン８を垂直方向の異方性エッチングに
より除去する。
るまで前記SOG層21,前記リンドープポリシリコン層20及
び前記酸化シリコン８を垂直方向の異方性エッチングに
より除去する。
尚、前記メサ型の半導体層の上面以外では、SOG層が
厚く形成されているので、露出することはない。
厚く形成されているので、露出することはない。
更に、前記エミッタ層5b側面部の前記リンドープポリ
シリコン20を熱酸化することにより絶縁膜22を形成す
る。
シリコン20を熱酸化することにより絶縁膜22を形成す
る。
第１図（ｋ）参照 前記メサ型の半導体層の溝部分にベース電極６、コレ
クタ電極24を形成するための窓部を垂直方向の異方性エ
ッチングにより形成する。
クタ電極24を形成するための窓部を垂直方向の異方性エ
ッチングにより形成する。
更に、前記窓部に露出する前記リンドープポリシリコ
ン16を熱酸化することにより絶縁膜23を形成する。
ン16を熱酸化することにより絶縁膜23を形成する。
ここで、前記メサ型の半導体層の上面及び溝部分にア
ルミニウムを蒸着し、電極パターニングの後、エミッタ
電極７、ベース電極６、コレクタ電極24を形成する。
ルミニウムを蒸着し、電極パターニングの後、エミッタ
電極７、ベース電極６、コレクタ電極24を形成する。
以上の工程により形成されたバイポーラトランジスタ
は、ベース抵抗11を抑えることができると共に、ベース
層とコレクタ層に生じていた寄生容量10を防ぐことがで
きる。
は、ベース抵抗11を抑えることができると共に、ベース
層とコレクタ層に生じていた寄生容量10を防ぐことがで
きる。
第２図は本発明の製造方法の第２の実施例を示す断面
図である。
図である。
図中、第１図と同一のものには同一の番号を付してい
る。
る。
第２図（ａ）参照 図中、25aは高濃度半導体層、25bは低濃度半導体層を
それぞれ示す。
それぞれ示す。
シリコン基板１上に低濃度半導体層25bをCVD法により
0.3μｍ程度の厚さに気相成長し、更に該低濃度半導体
層25bと同一導電型で高濃度半導体層25aをCVD法により
前記低濃度半導体層25b層上面に0.2μｍ程度の厚さで気
相成長する。
0.3μｍ程度の厚さに気相成長し、更に該低濃度半導体
層25bと同一導電型で高濃度半導体層25aをCVD法により
前記低濃度半導体層25b層上面に0.2μｍ程度の厚さで気
相成長する。
メサ型の半導体層を形成するため前記高濃度半導体層
25a上にレジストパターン12を形成する。
25a上にレジストパターン12を形成する。
第２図（ｂ）参照 前記レジストパターン12をマスクとして、0.3TorrのC
Cl4＋Cl2の混合ガス雰囲気中で周波数13.56MHz,電力1.0
kwとした反応性イオンエッチングにより、メサ型の半導
体層を形成する。
Cl4＋Cl2の混合ガス雰囲気中で周波数13.56MHz,電力1.0
kwとした反応性イオンエッチングにより、メサ型の半導
体層を形成する。
第２図（ｃ）参照 酸素雰囲気中で加熱することにより、半導体層上面に
酸化シリコン８を形成し、メサ型の半導体層の上面及び
溝部分にボロンイオンによるイオン注入28を施す。
酸化シリコン８を形成し、メサ型の半導体層の上面及び
溝部分にボロンイオンによるイオン注入28を施す。
この際、ボロンはメサ型の半導体層の側壁部には注入
されない。
されない。
第２図（ｄ）参照 更に、ポリシリコン13を酸化シリコン８上面に気相成
長させ積層する。ここで850℃で30秒間のアニール処理
を施すことにより、イオン注入された前記ボロンが図中
の矢印の様に、前記ポリシリコン13内に拡散し、コンタ
クト窓の形成位置以外の前記ポリシリコン13をボロンド
ープポリシリコン26に形成する。
長させ積層する。ここで850℃で30秒間のアニール処理
を施すことにより、イオン注入された前記ボロンが図中
の矢印の様に、前記ポリシリコン13内に拡散し、コンタ
クト窓の形成位置以外の前記ポリシリコン13をボロンド
ープポリシリコン26に形成する。
第２図（ｅ）参照 前記メサ型半導体層の側壁部の前記酸化シリコン８及
び前記ポリシリコン13をKOH,HF,イソプロピルアルコー
ルの混合液を用いて、ウエットエッチングし除去する。
び前記ポリシリコン13をKOH,HF,イソプロピルアルコー
ルの混合液を用いて、ウエットエッチングし除去する。
これらの工程により前記メサ型半導体層の側壁部の一
部分にコンタクト窓を形成することができる。
部分にコンタクト窓を形成することができる。
第２図（ｆ）参照 更に、ボロンドープポリシリコン26をCVD法により前
記半導体層表面に気相成長させ、900℃で60秒間のアニ
ール処理を施す。
記半導体層表面に気相成長させ、900℃で60秒間のアニ
ール処理を施す。
前記ボロンドープポリシリコン26を0.3TorrのCCl4,Cl
2の混合ガス雰囲気中で、周波数13.56MHz,電力1.0kwと
した反応性イオンエッチングで除去することにより、前
記コンタクト部にｐ型領域27を形成することができる。
2の混合ガス雰囲気中で、周波数13.56MHz,電力1.0kwと
した反応性イオンエッチングで除去することにより、前
記コンタクト部にｐ型領域27を形成することができる。
また、選択的に前記メサ型の半導体層上面の酸化シリ
コン８をエッチングすることにより、前記メサ型の半導
体層上面にドレイン電極が形成できる。以上第２の実施
例でも前記第１の実施例と同様に、ゲート領域とソース
領域に生じていた寄生容量10を防ぐことができる。
コン８をエッチングすることにより、前記メサ型の半導
体層上面にドレイン電極が形成できる。以上第２の実施
例でも前記第１の実施例と同様に、ゲート領域とソース
領域に生じていた寄生容量10を防ぐことができる。
以上説明したように本発明の半導体装置の製造方法に
よれば、メサ型の半導体層構造を有する半導体装置の側
壁部を活用することにより、 良好なコンタクトホールを前記側壁部に形成すること
ができ、トランジスタ作動部から直接にベース電極のコ
ンタクト部を形成することができるため、ベース抵抗を
抑えることができる。
よれば、メサ型の半導体層構造を有する半導体装置の側
壁部を活用することにより、 良好なコンタクトホールを前記側壁部に形成すること
ができ、トランジスタ作動部から直接にベース電極のコ
ンタクト部を形成することができるため、ベース抵抗を
抑えることができる。
また、直接トランジスタとして作動しないベース層と
コレクタ層間に生じていた接合面積による寄生容量を防
ぐことができる。
コレクタ層間に生じていた接合面積による寄生容量を防
ぐことができる。
第１図は本発明の半導体装置の製造方法を工程順に示し
た断面図、 第２図は本発明の第２の実施例であり、半導体装置の製
造方法を工程順に示した断面図、 第３図は従来の半導体装置の断面図をそれぞれ示す。 また、図中１はシリコン基板、２は埋込み層、3aはコレ
クタ層、4aはベース領域、 4bはベース層、5aはエミッタ領域、 5bはエミッタ層、６はベース電極、 ７はエミッタ電極、8,8a,8bは絶縁膜、 ９はトランジスタの作用領域、10は寄生抵抗、 11はベース抵抗、12はレジストパターン、 13はポリシリコン、14は酸化シリコン、 15a,15bはｐ型ポリシリコン、 16はｎ型ポリシリコン、 17a,17bはｐ型ポリシリコン拡散部、 18はｎ型ポリシリコン拡散部、19はコンタクト窓、20は
リンドープポリシリコン、 21はSOG、22,23は酸化膜、 24はコレクタ電極、25aは高濃度半導体層、 25bは低濃度半導体層、 26はボロンドープポリシリコン、 27はｐ型領域、28はボロンイオン注入領域 をそれぞれ示す。
た断面図、 第２図は本発明の第２の実施例であり、半導体装置の製
造方法を工程順に示した断面図、 第３図は従来の半導体装置の断面図をそれぞれ示す。 また、図中１はシリコン基板、２は埋込み層、3aはコレ
クタ層、4aはベース領域、 4bはベース層、5aはエミッタ領域、 5bはエミッタ層、６はベース電極、 ７はエミッタ電極、8,8a,8bは絶縁膜、 ９はトランジスタの作用領域、10は寄生抵抗、 11はベース抵抗、12はレジストパターン、 13はポリシリコン、14は酸化シリコン、 15a,15bはｐ型ポリシリコン、 16はｎ型ポリシリコン、 17a,17bはｐ型ポリシリコン拡散部、 18はｎ型ポリシリコン拡散部、19はコンタクト窓、20は
リンドープポリシリコン、 21はSOG、22,23は酸化膜、 24はコレクタ電極、25aは高濃度半導体層、 25bは低濃度半導体層、 26はボロンドープポリシリコン、 27はｐ型領域、28はボロンイオン注入領域 をそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73 H01L 29/80
Claims (8)
- 【請求項１】半導体層をメサ型にエッチングする工程
と、前記メサ型の半導体層の側面及び上面に絶縁膜及び
ポリシリコンを順次形成する工程と、 メサ型の半導体層の側面の前記ポリシリコンに対して、
含有する不純物を異にするか或いは、一方には不純物が
実質的に導入されない関係の第１及び第２の領域を形成
する工程と、 前記第１、第２の領域に含有される不純物の違い、或い
は不純物の有無により、前記第２の領域に位置するポリ
シリコンを選択的にエッチングして開口部を形成する工
程と、 前記開口部に露出する前記絶縁膜をエッチングし、前記
メサ型の半導体層の側表面を露出する電極窓を形成する
工程と、 前記電極窓を介して前記半導体層にコンタクトする電極
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】前記ポリシリコンの前記第１および第２の
領域は、第１および第２の不純物源を前記ポリシリコン
の前記第１および第２の領域となる部位に各々接して形
成する工程と、 前記不純物源中の不純物を前記ポリシリコン中に拡散す
る熱処理工程とによって形成されることを特徴とする請
求項（１）記載の半導体装置の製造方法。 - 【請求項３】前記第１、第２の領域は、 前記ポリシリコンを形成する前に、前記絶縁膜に垂直方
向から不純物をイオン注入し、前記メサ型の領域の段差
上面および段差下面に選択的に不純物を導入する工程
と、 次いで、前記ポリシリコン形成後、前記絶縁膜に導入さ
れた不純物を前記ポリシリコンの前記第１の領域の部位
にまで拡散する工程とによって形成されることを特徴と
する請求項（１）記載の半導体装置の製造方法。 - 【請求項４】前記ポリシリコンの第１の領域は前記第２
の領域の上下に形成されてなることを特徴とする請求項
（１）記載の半導体装置の製造方法。 - 【請求項５】前記メサ型の半導体層は、コレクタ層、ベ
ース層、エミッタ層の３層構造からなるバイポーラトラ
ンジスタの活性領域であり、電極窓はベース層の側面に
形成されることを特徴とする請求項（１）記載の半導体
装置の製造方法。 - 【請求項６】前記メサ型の半導体層は、ソース領域、ゲ
ート領域、ドレイン領域が形成され、電極窓は前記メサ
型の側面のゲート領域に対して形成される静電誘導型ト
ランジスタであることを特徴とする請求項（１）記載の
半導体装置の製造方法。 - 【請求項７】前記第１の領域がｐ型のポリシリコン、 前記第２の領域がｎ型のポリシリコンであることを特徴
とする請求項（１）記載の半導体装置の製造方法。 - 【請求項８】前記第１の領域がｐ型のポリシリコン、前
記第２の領域が、ノンドープのポリシリコンであること
を特徴とする請求項（１）記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34013690A JP3146490B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34013690A JP3146490B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04207037A JPH04207037A (ja) | 1992-07-29 |
| JP3146490B2 true JP3146490B2 (ja) | 2001-03-19 |
Family
ID=18334073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34013690A Expired - Fee Related JP3146490B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146490B2 (ja) |
-
1990
- 1990-11-30 JP JP34013690A patent/JP3146490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04207037A (ja) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581319A (en) | Method for the manufacture of bipolar transistor structures with self-adjusting emitter and base regions for extreme high frequency circuits | |
| JP2530784B2 (ja) | 自己整合エピタキシャル・ベ―ス・トランジスタの製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0052198A2 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| US5926705A (en) | Method for manufacturing a semiconductor device with stabilization of a bipolar transistor and a schottky barrier diode | |
| KR20010021338A (ko) | 베이스 폭의 변화를 억제하기 위한 바이폴라 트랜지스터를형성하는 방법 | |
| JP2001274257A (ja) | 半導体装置およびその製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPH0574789A (ja) | 半導体装置の製造方法 | |
| JPS6110996B2 (ja) | ||
| US5893743A (en) | Process of fabricating semiconductor device | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100209225B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| JPH0272632A (ja) | 半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH1126472A (ja) | 半導体装置及びその製造方法 | |
| JPH07106569A (ja) | 半導体装置およびその製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH0571132B2 (ja) | ||
| JPS62243360A (ja) | 半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JP2000150913A (ja) | 半導体装置 | |
| JPH04245438A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |