JP2626300B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2626300B2 JP2626300B2 JP9462291A JP9462291A JP2626300B2 JP 2626300 B2 JP2626300 B2 JP 2626300B2 JP 9462291 A JP9462291 A JP 9462291A JP 9462291 A JP9462291 A JP 9462291A JP 2626300 B2 JP2626300 B2 JP 2626300B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- film
- conductivity type
- type impurity
- doped polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に自己整合のエミッターベース分離の半導体
装置の製造方法に関する。
に関し、特に自己整合のエミッターベース分離の半導体
装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高速化が進み、
特にバイポーラ型半導体集積回路では自己整合型のデバ
イスが開発され実用化されている。ここで一例として、
ＳＳＴプロセス（スーパー・セルフ・アラインド・プロ
セス・テクノロジー（Ｓｕｐｅｒ Ｓｅｌｆ−ａｌｉｇ
ｎｅｄ ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ））に
ついてその製造方法を簡単に説明する。なお、説明の都
合上コレクタ領域及び埋込工程、エピタキシャル工程の
説明は省略し、ベース・エミッタ領域の形成方法につい
てのみ図１３〜図１８を参照して説明する。
特にバイポーラ型半導体集積回路では自己整合型のデバ
イスが開発され実用化されている。ここで一例として、
ＳＳＴプロセス（スーパー・セルフ・アラインド・プロ
セス・テクノロジー（Ｓｕｐｅｒ Ｓｅｌｆ−ａｌｉｇ
ｎｅｄ ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ））に
ついてその製造方法を簡単に説明する。なお、説明の都
合上コレクタ領域及び埋込工程、エピタキシャル工程の
説明は省略し、ベース・エミッタ領域の形成方法につい
てのみ図１３〜図１８を参照して説明する。
【０００３】まず図１３に示すように、シリコン基板２
０１（図示しないコレクタ領域や埋込層などが形成され
ているものとする。）表面を薄く酸化後、窒化シリコン
膜２０３を気相成長法により２００ｎｍの厚さに成長さ
せた後、高濃度のボロンを注入することによりボロンド
ープトポリシリコン膜２０４ａに変換する。次にベース
及びエミッタ形成領域上のボロンドープトポリシリコン
膜２０４ａを選択的にエッチング除去する。
０１（図示しないコレクタ領域や埋込層などが形成され
ているものとする。）表面を薄く酸化後、窒化シリコン
膜２０３を気相成長法により２００ｎｍの厚さに成長さ
せた後、高濃度のボロンを注入することによりボロンド
ープトポリシリコン膜２０４ａに変換する。次にベース
及びエミッタ形成領域上のボロンドープトポリシリコン
膜２０４ａを選択的にエッチング除去する。
【０００４】次に図１４に示すように、ボロンドープト
ポリシリコン膜２０４ａの露出部を酸化し、厚さ２００
ｎｍ程度の酸化シリコン膜２１６を形成する。
ポリシリコン膜２０４ａの露出部を酸化し、厚さ２００
ｎｍ程度の酸化シリコン膜２１６を形成する。
【０００５】その後図１５に示すように、熱リン酸を用
いて窒化シリコン膜２０３の露出部をエッチング除去
し、更にボロンドープトポリシリコン膜２０４ａに被覆
されている領域までアンダーカットを施す。次にシリコ
ン基板２０１の表面を覆う薄い酸化シリコン膜（図示せ
ず）をエッチング除去した後、前述のアンダーカット領
域を埋め戻すように第２のノンドープポリシリコン膜２
０８を成長する。
いて窒化シリコン膜２０３の露出部をエッチング除去
し、更にボロンドープトポリシリコン膜２０４ａに被覆
されている領域までアンダーカットを施す。次にシリコ
ン基板２０１の表面を覆う薄い酸化シリコン膜（図示せ
ず）をエッチング除去した後、前述のアンダーカット領
域を埋め戻すように第２のノンドープポリシリコン膜２
０８を成長する。
【０００６】次に図１６に示すように、熱処理によりボ
ロンドープトポリシリコン膜２０４ａより前述のアンダ
ーカット領域に埋め込まれた第２のノンドープポリシリ
コン膜２０８にボロンを拡散し、さらに前述のボロン拡
散領域直下のシリコン基板２０１へもボロンを拡散し、
グラフトベース領域２１０を形成する。この後、ＫＯＨ
水溶液又はヒドラジンを用いてノンドープポリシリコン
膜２０８のみを選択的にエッチング除去する。
ロンドープトポリシリコン膜２０４ａより前述のアンダ
ーカット領域に埋め込まれた第２のノンドープポリシリ
コン膜２０８にボロンを拡散し、さらに前述のボロン拡
散領域直下のシリコン基板２０１へもボロンを拡散し、
グラフトベース領域２１０を形成する。この後、ＫＯＨ
水溶液又はヒドラジンを用いてノンドープポリシリコン
膜２０８のみを選択的にエッチング除去する。
【０００７】この後図１７に示すように、ボロンドープ
トポリシコン膜２０４ａの露出部及びシリコン基板２０
１の露出部を酸化して７０ｎｍ程度の厚さの薄い酸化シ
リコン膜のベースーエミッタ分離膜２１６ａを形成す
る。次に薄い酸化シリコン膜（２１６ａ）を通してボロ
ンをイオン注入しシリコン基板２０１にベース領域２０
７を形成する。
トポリシコン膜２０４ａの露出部及びシリコン基板２０
１の露出部を酸化して７０ｎｍ程度の厚さの薄い酸化シ
リコン膜のベースーエミッタ分離膜２１６ａを形成す
る。次に薄い酸化シリコン膜（２１６ａ）を通してボロ
ンをイオン注入しシリコン基板２０１にベース領域２０
７を形成する。
【０００８】その後、図１８に示すように、異方性イオ
ンエッチング装置を用いてエミッタコンタクトを開孔
し、第３のポリシリコンを成長した後高濃度のヒ素をイ
オン注入することによりヒ素ドープトポリシリコン膜２
１７に変換する。次に熱処理によりヒ素ドープトポリシ
リコン膜２１７よりベース領域２０７へヒ素を拡散して
エミッタ領域２１１を形成する。
ンエッチング装置を用いてエミッタコンタクトを開孔
し、第３のポリシリコンを成長した後高濃度のヒ素をイ
オン注入することによりヒ素ドープトポリシリコン膜２
１７に変換する。次に熱処理によりヒ素ドープトポリシ
リコン膜２１７よりベース領域２０７へヒ素を拡散して
エミッタ領域２１１を形成する。
【０００９】以上のようにエミッタ−ベース分離が自己
整合的に形成される。
整合的に形成される。
【００１０】
【発明が解決しようとする課題】上述した従来のＳＳＴ
プロセスによる自己整合型バイポーラトランジスタの製
造上の問題点としては、まず第１に窒化シリコン膜２０
３のアンダーカット部の加工精度の悪さがあり、第２に
第２のノンドープポリシリコン膜２０８とボロンドープ
トポリシリコン膜２０４ａとの選択エッチに、トランジ
スタ素子の性能を劣化させるカリウムを使用するか、米
国では発ガン性物質として使用を禁止しているヒドラジ
ンを使用せねばならない点である。
プロセスによる自己整合型バイポーラトランジスタの製
造上の問題点としては、まず第１に窒化シリコン膜２０
３のアンダーカット部の加工精度の悪さがあり、第２に
第２のノンドープポリシリコン膜２０８とボロンドープ
トポリシリコン膜２０４ａとの選択エッチに、トランジ
スタ素子の性能を劣化させるカリウムを使用するか、米
国では発ガン性物質として使用を禁止しているヒドラジ
ンを使用せねばならない点である。
【００１１】また特性上の問題点としては、第１にボロ
ンドープトポリシリコン膜２０４ａを酸化することによ
る抵抗値のバラツキあるいはベース引き出し抵抗の増大
があり、第２に第３のポリシリコン２７が溝形状となる
ためエミッタ部でのイオン注入によるヒ素濃度が開口部
が狭いほど低下し、直流電流増幅率ｈＦＥにバラツキが
生ずる点であり、第３にＡｌ等の金属電極材料が溝形状
となったエミッタ部に被着しずらくエミッタ抵抗が増大
する点であり、第４にベース引出しポリシリコン膜（２
０４ａ）直上に薄い酸化シリコン膜を２１６を介してエ
ミッタ電極（２１８）が形成される構造のためベース−
エミッタ間の容量が大である点等が列挙される。
ンドープトポリシリコン膜２０４ａを酸化することによ
る抵抗値のバラツキあるいはベース引き出し抵抗の増大
があり、第２に第３のポリシリコン２７が溝形状となる
ためエミッタ部でのイオン注入によるヒ素濃度が開口部
が狭いほど低下し、直流電流増幅率ｈＦＥにバラツキが
生ずる点であり、第３にＡｌ等の金属電極材料が溝形状
となったエミッタ部に被着しずらくエミッタ抵抗が増大
する点であり、第４にベース引出しポリシリコン膜（２
０４ａ）直上に薄い酸化シリコン膜を２１６を介してエ
ミッタ電極（２１８）が形成される構造のためベース−
エミッタ間の容量が大である点等が列挙される。
【００１２】本発明の目的は、以上の欠点に鑑みＳＳＴ
等の自己整合型バイポーラトランジスタの優れた特色を
損なわずにかつ、以上の欠点を大幅に改善した半導体装
置の製造方法を提供することにある。
等の自己整合型バイポーラトランジスタの優れた特色を
損なわずにかつ、以上の欠点を大幅に改善した半導体装
置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１導電型半導体基板の一主表面上に酸化シ
リコン膜、第１の窒化シリコン膜、第１のポリシリコン
膜を順次形成する工程と、該第１のポリシリコン膜に選
択的に第１導電型及び第２導電型の不純物をそれぞれ添
加する工程と、第２の窒化シリコン膜を形成する工程
と、第１パターン内に前記第１導電型不純物領域と第２
導電型不純物領域とを含むように前記第１のポリシリコ
ン膜と第１及び第２の窒化シリコン膜をエッチング除去
する工程と、前記酸化シリコン膜の露出した領域を通し
て前記第１導電型半導体基板へ第１の第２導電型不純物
領域を形成する工程と、前記酸化シリコン膜の露出部の
少なくとも一部をエッチング除去する工程と、第２のポ
リシリコン膜を成長し、該第２のポリシリコン膜の少な
くとも一部を異方性エッチングして前記第１のポリシリ
コン膜の側壁に残す工程と、前記第１のポリシリコン膜
から第１導電型及び第２導電型不純物をそれぞれ第２の
ポリシリコン膜の残存部を通して半導体基板に拡散し、
第２の第２導電型不純物領域及び第１の第２導電型不純
物領域内に第１導電型不純物領域を同時に形成する工程
とを含むというものである。
造方法は、第１導電型半導体基板の一主表面上に酸化シ
リコン膜、第１の窒化シリコン膜、第１のポリシリコン
膜を順次形成する工程と、該第１のポリシリコン膜に選
択的に第１導電型及び第２導電型の不純物をそれぞれ添
加する工程と、第２の窒化シリコン膜を形成する工程
と、第１パターン内に前記第１導電型不純物領域と第２
導電型不純物領域とを含むように前記第１のポリシリコ
ン膜と第１及び第２の窒化シリコン膜をエッチング除去
する工程と、前記酸化シリコン膜の露出した領域を通し
て前記第１導電型半導体基板へ第１の第２導電型不純物
領域を形成する工程と、前記酸化シリコン膜の露出部の
少なくとも一部をエッチング除去する工程と、第２のポ
リシリコン膜を成長し、該第２のポリシリコン膜の少な
くとも一部を異方性エッチングして前記第１のポリシリ
コン膜の側壁に残す工程と、前記第１のポリシリコン膜
から第１導電型及び第２導電型不純物をそれぞれ第２の
ポリシリコン膜の残存部を通して半導体基板に拡散し、
第２の第２導電型不純物領域及び第１の第２導電型不純
物領域内に第１導電型不純物領域を同時に形成する工程
とを含むというものである。
【００１４】
【実施例】次に本発明の実施例について、図面を参照し
て説明する。
て説明する。
【００１５】図１〜図６は本発明の第１の実施例を説明
するための工程順に示した断面図である。なお説明の都
合上コレクタ領域及び埋込工程、エピタキシャル工程の
説明は省略し、ベース、エミッタ領域の形成方法につい
てのみを説明する。
するための工程順に示した断面図である。なお説明の都
合上コレクタ領域及び埋込工程、エピタキシャル工程の
説明は省略し、ベース、エミッタ領域の形成方法につい
てのみを説明する。
【００１６】まず、図１に示すように、シリコン基板１
０１表面に熱酸化により２００ｎｍの厚さの酸化シリコ
ン膜１０２を形成し、気相成長法により厚さ３００ｎｍ
第１の窒化シリコン膜１０３を成長し、さらに気相成長
法により厚さ５００ｎｍの第１のポリシリコン膜１０４
を成長後高濃度のボロン及びヒ素をイオン注入により選
択的に注入してヒ素ドープトポリシリコン膜１０４ａ及
びボロンドープトポリシリコン膜１０４ｂに変換する。
次に厚さ５００ｎｍの第２の窒化シリコン膜１０５を気
相成長法により形成する。
０１表面に熱酸化により２００ｎｍの厚さの酸化シリコ
ン膜１０２を形成し、気相成長法により厚さ３００ｎｍ
第１の窒化シリコン膜１０３を成長し、さらに気相成長
法により厚さ５００ｎｍの第１のポリシリコン膜１０４
を成長後高濃度のボロン及びヒ素をイオン注入により選
択的に注入してヒ素ドープトポリシリコン膜１０４ａ及
びボロンドープトポリシリコン膜１０４ｂに変換する。
次に厚さ５００ｎｍの第２の窒化シリコン膜１０５を気
相成長法により形成する。
【００１７】次に図２に示すように、第１のフォトレジ
スト膜１０６をマスクとして第２の窒化シリコン膜１０
５及びヒ素ドープトポリシリコン膜１０４ａとボロンド
ープトポリシリコン膜１０４ｂさらに第１の窒化シリコ
ン膜１０３を順次エッチング除去する。この時第１のフ
ォトレジスト膜１０６をマスクとしてエッチングされる
領域内にヒ素ドープトポリシリコン膜１０４ａとボロン
ドープトポリシリコン膜１０４ｂがほぼ等量づつエッチ
ングされる様にパターン設計しておく。続いて酸化シリ
コン膜１０２を通して低濃度のボロンをイオン注入して
ベース領域１０７を形成する。
スト膜１０６をマスクとして第２の窒化シリコン膜１０
５及びヒ素ドープトポリシリコン膜１０４ａとボロンド
ープトポリシリコン膜１０４ｂさらに第１の窒化シリコ
ン膜１０３を順次エッチング除去する。この時第１のフ
ォトレジスト膜１０６をマスクとしてエッチングされる
領域内にヒ素ドープトポリシリコン膜１０４ａとボロン
ドープトポリシリコン膜１０４ｂがほぼ等量づつエッチ
ングされる様にパターン設計しておく。続いて酸化シリ
コン膜１０２を通して低濃度のボロンをイオン注入して
ベース領域１０７を形成する。
【００１８】次に図３に示すように、露出した酸化シリ
コン膜１０２をエッチング除去した後、第２ノンドープ
ポリシリコン膜１０８を気相成長法により５００ｎｍの
厚さに成長する。
コン膜１０２をエッチング除去した後、第２ノンドープ
ポリシリコン膜１０８を気相成長法により５００ｎｍの
厚さに成長する。
【００１９】次に図４に示すように平坦部の厚さが２０
０ｎｍ程度になるまで異方性エッチングにより第２のノ
ンドープポリシリコン膜１０８をエッチングする。
０ｎｍ程度になるまで異方性エッチングにより第２のノ
ンドープポリシリコン膜１０８をエッチングする。
【００２０】次に図５に示すように、平坦部のノンドー
プポリシリコン膜１０８が全て酸化シリコン膜１０９に
なるまで酸化する。
プポリシリコン膜１０８が全て酸化シリコン膜１０９に
なるまで酸化する。
【００２１】次に図６に示すように、熱拡散により、ノ
ンドープポリシリコン膜１０８の残存部にヒ素ドープト
ポリシリコン膜１０４ａからヒ素を又ボロンドープトポ
リシリコン膜１０４ｂからボロンを同時に拡散し、さら
にシリコン基板１０１内へボロン及びヒ素を押し込んで
グラフトベース領域１１０及びエミッタ領域１１１を形
成する。この後ベース電極取り出し口及びエミッタ電極
取り出し口をそれぞれボロンドープトポリシリコン膜１
０４ｂ及びヒ素ドープトポリシリコン膜１０４ａ上に開
口しアルミニウム電極１１２ａ，１１２ｂを形成する。
ンドープポリシリコン膜１０８の残存部にヒ素ドープト
ポリシリコン膜１０４ａからヒ素を又ボロンドープトポ
リシリコン膜１０４ｂからボロンを同時に拡散し、さら
にシリコン基板１０１内へボロン及びヒ素を押し込んで
グラフトベース領域１１０及びエミッタ領域１１１を形
成する。この後ベース電極取り出し口及びエミッタ電極
取り出し口をそれぞれボロンドープトポリシリコン膜１
０４ｂ及びヒ素ドープトポリシリコン膜１０４ａ上に開
口しアルミニウム電極１１２ａ，１１２ｂを形成する。
【００２２】以上説明したように、本実施例によればベ
ースとエミッタの分離が自己整合的に形成されかつ微細
化が可能なＳＳＴプロセスの優れた特色を損なわずに、
前に述べた製造上の問題点及び特性上の問題点を解決す
ることができる。
ースとエミッタの分離が自己整合的に形成されかつ微細
化が可能なＳＳＴプロセスの優れた特色を損なわずに、
前に述べた製造上の問題点及び特性上の問題点を解決す
ることができる。
【００２３】つまり製造上の第１の問題である窒化シリ
コン膜のアンダーカットの精度の悪さは第２のポリシリ
コン膜の厚さに置き替えることにより改善され、第２の
問題点である有害薬液の使用は第２のノンドープポリシ
リコン膜への不純物の供給を第１のドープトポリシリコ
ン膜の底面からでなく、側面より行うことで不要とし、
特性上の第１の問題点である抵抗値のバラツキは、第１
のドープトポリシリコン膜を酸化しないことをで解決
し、第２の問題であるｈＦＥのバラツキは高濃度ヒ素の
第１のドープトポリシリコン膜よりヒ素を安定供給させ
ることで安定化させ、第３の問題であるエミッタ抵抗の
増大も高濃度ヒ素の第１のドープトポリシリコン膜を使
用することで解決し、第４の問題点であるエミッタ−ベ
ースの容量増大は、ベース引き出しポリシリコン上にエ
ミッタ電極が形成されない構造のため大幅に改善が可能
である。
コン膜のアンダーカットの精度の悪さは第２のポリシリ
コン膜の厚さに置き替えることにより改善され、第２の
問題点である有害薬液の使用は第２のノンドープポリシ
リコン膜への不純物の供給を第１のドープトポリシリコ
ン膜の底面からでなく、側面より行うことで不要とし、
特性上の第１の問題点である抵抗値のバラツキは、第１
のドープトポリシリコン膜を酸化しないことをで解決
し、第２の問題であるｈＦＥのバラツキは高濃度ヒ素の
第１のドープトポリシリコン膜よりヒ素を安定供給させ
ることで安定化させ、第３の問題であるエミッタ抵抗の
増大も高濃度ヒ素の第１のドープトポリシリコン膜を使
用することで解決し、第４の問題点であるエミッタ−ベ
ースの容量増大は、ベース引き出しポリシリコン上にエ
ミッタ電極が形成されない構造のため大幅に改善が可能
である。
【００２４】次に本発明の第２の実施例について図７〜
図１２を参照して説明する。図７，図８はそれぞれ図
１，図２と同じであり、ベース領域１０７形成までは第
１の実施例と同一である。
図１２を参照して説明する。図７，図８はそれぞれ図
１，図２と同じであり、ベース領域１０７形成までは第
１の実施例と同一である。
【００２５】ベース領域１０７形成後、図９に示すよう
に第２のフォトレジスト膜１１３を塗布した後シリカフ
ィルムを塗布して約１５０℃の熱処理を行ない酸化シリ
コン膜１１４を形成する。
に第２のフォトレジスト膜１１３を塗布した後シリカフ
ィルムを塗布して約１５０℃の熱処理を行ない酸化シリ
コン膜１１４を形成する。
【００２６】次に図１０に示すように第２のフォトレジ
スト膜１１３のくぼみに溜った酸化シリコン膜１１４が
残るようにして平坦部の酸化シリコン膜１１４を異方性
エッチングにより除去した後、第２のフォトレジスト膜
１１３のくぼみに残った酸化シリコン膜１１４をマスク
として第２のフォトレジスト膜１１３を異方性エッチン
グにより除去する。
スト膜１１３のくぼみに溜った酸化シリコン膜１１４が
残るようにして平坦部の酸化シリコン膜１１４を異方性
エッチングにより除去した後、第２のフォトレジスト膜
１１３のくぼみに残った酸化シリコン膜１１４をマスク
として第２のフォトレジスト膜１１３を異方性エッチン
グにより除去する。
【００２７】次に図１１に示すように、残存する第２の
フォトレジスト膜１１３をマスクとして酸化シリコン膜
１０２の一部をエッチング除去すると同時に酸化シリコ
ン膜１１４もエッチング除去し、第２のフォトレジスト
膜１１３を除去した後第２のノンドープポリシリコン膜
１０８を気相成長法により５００ｎｍの厚さに成長す
る。
フォトレジスト膜１１３をマスクとして酸化シリコン膜
１０２の一部をエッチング除去すると同時に酸化シリコ
ン膜１１４もエッチング除去し、第２のフォトレジスト
膜１１３を除去した後第２のノンドープポリシリコン膜
１０８を気相成長法により５００ｎｍの厚さに成長す
る。
【００２８】次に図１２に示すように、平坦部の第２の
ノンドープポリシリコン膜１０８を異方性エッチングに
より全てエッチング除去した後、気相成長法により酸化
シリコン膜１０５を５００ｎｍの厚さに成長して熱処理
を行い、グラフトベース領域１１０，エミッタ領域１１
１を形成することにより、第１の実施例とほぼ同一の構
造及び性能の自己整合型のバイポーラトランジスタのベ
ース，エミッタを得ることができる。
ノンドープポリシリコン膜１０８を異方性エッチングに
より全てエッチング除去した後、気相成長法により酸化
シリコン膜１０５を５００ｎｍの厚さに成長して熱処理
を行い、グラフトベース領域１１０，エミッタ領域１１
１を形成することにより、第１の実施例とほぼ同一の構
造及び性能の自己整合型のバイポーラトランジスタのベ
ース，エミッタを得ることができる。
【００２９】この実施例は第２のノンドープポリシリコ
ン膜１０８の酸化工程を省くことができる利点がある。
ン膜１０８の酸化工程を省くことができる利点がある。
【００３０】
【発明の効果】以上説明したように本発明は、窒化シリ
コン膜のアンダーカットを利用しないので高精度加工可
能であり、ノンドープポリシリコン膜をドープトポリシ
リコン膜に対して選択的に除去する工程を有していない
ので従来例で問題となった有害薬品の使用を必要とせ
ず、第１のドープトポリシリコン膜を酸化する工程がな
いので抵抗値のバラツキが少なく、第１のドープトポリ
シリコン膜からの拡散によりエミッタ領域を形成するの
で直流電流増幅率の安定化が実現され、エミッタ電極と
ベース電極とが絶縁膜を介して近接配置される構造では
ないのでエミッタ−ベース間の寄生容量は小さくなる。
すなわち、安全かつ確実に高性能の自己整合型のバイポ
ーラトランを実現できる効果がある。
コン膜のアンダーカットを利用しないので高精度加工可
能であり、ノンドープポリシリコン膜をドープトポリシ
リコン膜に対して選択的に除去する工程を有していない
ので従来例で問題となった有害薬品の使用を必要とせ
ず、第１のドープトポリシリコン膜を酸化する工程がな
いので抵抗値のバラツキが少なく、第１のドープトポリ
シリコン膜からの拡散によりエミッタ領域を形成するの
で直流電流増幅率の安定化が実現され、エミッタ電極と
ベース電極とが絶縁膜を介して近接配置される構造では
ないのでエミッタ−ベース間の寄生容量は小さくなる。
すなわち、安全かつ確実に高性能の自己整合型のバイポ
ーラトランを実現できる効果がある。
【図１】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図２】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図３】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図４】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図５】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図６】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図７】本発明の第２の実施例の説明に使用する断面図
である。
である。
【図８】本発明の第２の実施例の説明に使用する断面図
である。
である。
【図９】本発明の第２の実施例の説明に使用する断面図
である。
である。
【図１０】本発明の第２の実施例の説明に使用する断面
図である。
図である。
【図１１】本発明の第２の実施例の説明に使用する断面
図である。
図である。
【図１２】本発明の第２の実施例の説明に使用する断面
図である。
図である。
【図１３】従来の説明に使用する断面図である。
【図１４】従来の説明に使用する断面図である。
【図１５】従来の説明に使用する断面図である。
【図１６】従来の説明に使用する断面図である。
【図１７】従来の説明に使用する断面図である。
【図１８】従来の説明に使用する断面図である。
１０１，２０１ シリコン基板 １０２ 酸化シリコン膜 １０３，２０３ 窒化シリコン膜 １０４ａ，２０４ａ ボロンドープトポリシリコン膜 １０４ｂ ヒ素ドープトポリシリコン膜 １０５ 窒化シリコン膜 １０６ 第１のフォトレジスト膜 １０７，２０７ ベース領域 １０８，２０８ ノンドープポリシリコン膜 １０９ 酸化シリコン膜 １１０ グラフトベース領域 １１１ エミッタ領域 １１２ａ アルミニウム電極（エミッタ電極） １１２ｂ アルミニウム電極（ベース電極） １１３ 第２のフォトレジスト膜 １１４ 酸化シリコン膜 １１５ 酸化シリコン膜 ２１６，２１６ａ 酸化シリコン膜 ２１７ ヒ素ドープトポリシリコン膜 ２１８ａ アルミニウム電極（エミッタ電極） ２１８ｂ アルミニウム電極（ベーム電極）
Claims (1)
- 【請求項１】 第１導電型半導体基板の一主表面上に酸
化シリコン膜、第１の窒化シリコン膜、第１のポリシリ
コン膜を順次形成する工程と、該第１のポリシリコン膜
に選択的に第１導電型及び第２導電型の不純物をそれぞ
れ添加する工程と、第２の窒化シリコン膜を形成する工
程と、第１パターン内に前記第１導電型不純物領域と第
２導電型不純物領域とを含むように前記第１のポリシリ
コン膜と第１及び第２の窒化シリコン膜をエッチング除
去する工程と、前記酸化シリコン膜の露出した領域を通
して前記第１導電型半導体基板へ第１の第２導電型不純
物領域を形成する工程と、前記酸化シリコン膜の露出部
の少なくとも一部をエッチング除去する工程と、第２の
ポリシリコン膜を成長し、該第２のポリシリコン膜の少
なくとも一部を異方性エッチングして前記第１のポリシ
リコン膜の側壁に残す工程と、前記第１のポリシリコン
膜から第１導電型及び第２導電型不純物をそれぞれ第２
のポリシリコン膜の残存部を通して半導体基板に拡散
し、第２の第２導電型不純物領域及び第１の第２導電型
不純物領域内に第１導電型不純物領域を同時に形成する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9462291A JP2626300B2 (ja) | 1991-04-25 | 1991-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9462291A JP2626300B2 (ja) | 1991-04-25 | 1991-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175203A JPH05175203A (ja) | 1993-07-13 |
| JP2626300B2 true JP2626300B2 (ja) | 1997-07-02 |
Family
ID=14115357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9462291A Expired - Lifetime JP2626300B2 (ja) | 1991-04-25 | 1991-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626300B2 (ja) |
-
1991
- 1991-04-25 JP JP9462291A patent/JP2626300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175203A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4830972A (en) | Method of manufacturing bipolar transistor | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| EP0378164A2 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH0360128A (ja) | 半導体装置 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPS61252664A (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS61283167A (ja) | 半導体装置の製造方法 | |
| JPH0466100B2 (ja) | ||
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPS6224670A (ja) | バイポ−ラ・トランジスタとその製法 | |
| JPH02203533A (ja) | バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970218 |