JPS59151443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59151443A JPS59151443A JP58025858A JP2585883A JPS59151443A JP S59151443 A JPS59151443 A JP S59151443A JP 58025858 A JP58025858 A JP 58025858A JP 2585883 A JP2585883 A JP 2585883A JP S59151443 A JPS59151443 A JP S59151443A
- Authority
- JP
- Japan
- Prior art keywords
- package
- conductor
- solder
- conductor pins
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置、特に高密度実装が可能な半導体装
置の構造に関する。
置の構造に関する。
(bl 従来技術と問題点
近年、ICやLSIなどの半導体集積回路を収容する容
器としてリードレスパッケージが用いられている。この
パッケージは通常の外部リードを有する型のパッケージ
と同じく内部にICチップを収納してワイヤーボンデン
グされている。そのため、汎用化された組立法を採るこ
とができ、且つ外部リードの代わり□に接続用の導体パ
ッドが設けられてコンパクトな構造となっており、別名
をチップ′キャリヤと呼ばれている。
器としてリードレスパッケージが用いられている。この
パッケージは通常の外部リードを有する型のパッケージ
と同じく内部にICチップを収納してワイヤーボンデン
グされている。そのため、汎用化された組立法を採るこ
とができ、且つ外部リードの代わり□に接続用の導体パ
ッドが設けられてコンパクトな構造となっており、別名
をチップ′キャリヤと呼ばれている。
従うて、このようなパッケージは回路基板(プリント基
板)上で他のパッケージより一層高密度実装することが
できJ≠のために重宝がられて各方面で利用が活発化し
ている構造である。
板)上で他のパッケージより一層高密度実装することが
できJ≠のために重宝がられて各方面で利用が活発化し
ている構造である。
第1図はこのパッケージ1を回路基板2に装着した一実
施例の構造−面図を示乙て゛おり、11は ・ICCチ
ンブ、12は導体パッド、13はキャップ。
施例の構造−面図を示乙て゛おり、11は ・ICCチ
ンブ、12は導体パッド、13はキャップ。
14は放熱板で、本例は発□熱量の大きいICの構造を
示したものである。また、第2図は第1図に示すパッケ
ージ1の回路基板2側がら見た平面図を示しており、図
示の□ように多数の導体パッド12が設けられていて、
パッド数は例えばLSIでは200〜300個にも及ぶ
゛多数個となる。このようなリードレスパンケージは、
第1図に示すように回路基板2に設ばられた接続用電極
21とパッケージ1の導体パン″F′12とが半田3(
半田の厚みは約50μm)で接合され、回路基板に装着
される。
示したものである。また、第2図は第1図に示すパッケ
ージ1の回路基板2側がら見た平面図を示しており、図
示の□ように多数の導体パッド12が設けられていて、
パッド数は例えばLSIでは200〜300個にも及ぶ
゛多数個となる。このようなリードレスパンケージは、
第1図に示すように回路基板2に設ばられた接続用電極
21とパッケージ1の導体パン″F′12とが半田3(
半田の厚みは約50μm)で接合され、回路基板に装着
される。
ところで、第1図のように装着すると、回路の動作中に
熱シラツクが加わった場合に、半田接合部分で欠損が生
じることがある。欠損とは半田3にクラックが入つそ外
れたり、ある%Nは回路基板2から接続用電極21が剥
離したりすることで、かような欠損は、回路基板2に形
成された電子回路の動作を不能にする致命傷になること
は言うまでもない、この欠損の主因は回路基板2がエポ
キシやポリイミドなどの有機樹□脂製であって熱膨張率
が大きく、一方のパッケージ、1はセラミック製で熱膨
張率が小さいため、半田接合部分にストレス(歪)が加
わって破壊されるものである。
熱シラツクが加わった場合に、半田接合部分で欠損が生
じることがある。欠損とは半田3にクラックが入つそ外
れたり、ある%Nは回路基板2から接続用電極21が剥
離したりすることで、かような欠損は、回路基板2に形
成された電子回路の動作を不能にする致命傷になること
は言うまでもない、この欠損の主因は回路基板2がエポ
キシやポリイミドなどの有機樹□脂製であって熱膨張率
が大きく、一方のパッケージ、1はセラミック製で熱膨
張率が小さいため、半田接合部分にストレス(歪)が加
わって破壊されるものである。
この場合、回路基板2をパッケージ1と同じ材質のセラ
ミック基板にすれば、ストレスがなくなって破壊されな
いが、セラミック基板は誘電率が高い為に電子回路の動
作を遅延させる悪影響があって好ましくなく、特殊な場
合を除いてはセラミック基板は殆ど用いられない。
ミック基板にすれば、ストレスがなくなって破壊されな
いが、セラミック基板は誘電率が高い為に電子回路の動
作を遅延させる悪影響があって好ましくなく、特殊な場
合を除いてはセラミック基板は殆ど用いられない。
(cl 発明の目的
本発明は上記の問題点を解消させるための半導体装置を
提案するものである。
提案するものである。
(cll 発明の構成
その目的は、半導体素子を収容するパッケージの外面に
形成され鼻複数の導体パッド□と、該導体パッドに鑞づ
けされ、且つ被接続外部導体に当接して接続されるよう
にした導体ピンまたは導体ボールを具備してなる半導体
装置によって達成することができる。
形成され鼻複数の導体パッド□と、該導体パッドに鑞づ
けされ、且つ被接続外部導体に当接して接続されるよう
にした導体ピンまたは導体ボールを具備してなる半導体
装置によって達成することができる。
ie+ 発明の実施例゛
以下9図面を参照して実施例によって詳細に説明する。
第3図は本発明にかかる一実施例の断面図で、図示のよ
うにパッケージ1のすべての導体パッド12に導体ピン
4を鑞づけしておく。かくして、第4図に示すように回
路基板2の接続用電極21と導体ピン4とを半田づけす
る。そうすれば、回路基板2上の電子回路を動作させた
り中止したりして、加熱と冷却とが繰り返され熱シラ1
ンクが加わっても、導体パッドと電極との接続部分で欠
損を生じることはなくなる。
うにパッケージ1のすべての導体パッド12に導体ピン
4を鑞づけしておく。かくして、第4図に示すように回
路基板2の接続用電極21と導体ピン4とを半田づけす
る。そうすれば、回路基板2上の電子回路を動作させた
り中止したりして、加熱と冷却とが繰り返され熱シラ1
ンクが加わっても、導体パッドと電極との接続部分で欠
損を生じることはなくなる。
第5図はその接続部分の拡大図を示している。
パッケージ1の導体パッド12はセラミック基板を積層
し焼結する際にメタライズ層として形成されるが、この
メタライズii←導体ピン4を銀鑞5で鑞づけしておき
、表面をニッケルと金で鍍金したものとする。そして、
導体パッド1zの広さを0.2〜0.25目角とすれば
、これに長さ0.5〜1.5鶴、直径0.1〜0.2f
i程度の導体ピンを鑞づけし、導体ヂンと回路基板2の
電極21とは半田6で接合する。一方、電極21は銅層
に半田鍍金されたものである。また、導体ピンはコバー
ル9.タングステン、モリブデンまたは銅合金などのバ
ネ材で作成される。このような構造にすれば、ストレス
はこのビンで吸収されるから熱ストレスによる破壊は防
止される。
し焼結する際にメタライズ層として形成されるが、この
メタライズii←導体ピン4を銀鑞5で鑞づけしておき
、表面をニッケルと金で鍍金したものとする。そして、
導体パッド1zの広さを0.2〜0.25目角とすれば
、これに長さ0.5〜1.5鶴、直径0.1〜0.2f
i程度の導体ピンを鑞づけし、導体ヂンと回路基板2の
電極21とは半田6で接合する。一方、電極21は銅層
に半田鍍金されたものである。また、導体ピンはコバー
ル9.タングステン、モリブデンまたは銅合金などのバ
ネ材で作成される。このような構造にすれば、ストレス
はこのビンで吸収されるから熱ストレスによる破壊は防
止される。
、次に、第6図は本発明にかかる他の実施例の断面図で
、パッケージ1のすべての導体、パッド12に導体ボー
ル7が鑞づけしてあり、導体ボール7の直径は0.21
程度、その材質は銅、銀、金またはそれらの合金で、柔
らかい材料牽用いる。パッケージ1と回路基板2との接
続図は図示していないが、第7図に接続部分の拡大図を
示している。
、パッケージ1のすべての導体、パッド12に導体ボー
ル7が鑞づけしてあり、導体ボール7の直径は0.21
程度、その材質は銅、銀、金またはそれらの合金で、柔
らかい材料牽用いる。パッケージ1と回路基板2との接
続図は図示していないが、第7図に接続部分の拡大図を
示している。
パッケージ1の導体パッド12に導体ボール7を鑞づけ
し、導体ピンと回路基板2の電極21とは半田6で接合
する。このような構造にすれば、ストレスは上記例と同
様にこの導体ボールで吸収することができる。
し、導体ピンと回路基板2の電極21とは半田6で接合
する。このような構造にすれば、ストレスは上記例と同
様にこの導体ボールで吸収することができる。
上記の実施例は発熱量の大きいICの例であるが、ロジ
ック回路用など一般のICは第8図に示すようなパッケ
ージ裏面全体に導体パッド12が設けられており、これ
に図示のように導体ピン4を鑞づけした構造、あるいは
導体ボール7を鑞づけした構造にすれば同様にストレス
を除去して破壊を防止することができる。
ック回路用など一般のICは第8図に示すようなパッケ
ージ裏面全体に導体パッド12が設けられており、これ
に図示のように導体ピン4を鑞づけした構造、あるいは
導体ボール7を鑞づけした構造にすれば同様にストレス
を除去して破壊を防止することができる。
(f) 発明の効果□
以上の説明から明らかなように、本発明によればパッケ
ージ外面に形成された導体パッドに導体ピンあるいは導
体ボールを取りつけて熱シロツクの緩衝帯とするために
、熱ショックにより半田接合部が欠損することなく、電
子回路の信頼性が向上するものである。
ージ外面に形成された導体パッドに導体ピンあるいは導
体ボールを取りつけて熱シロツクの緩衝帯とするために
、熱ショックにより半田接合部が欠損することなく、電
子回路の信頼性が向上するものである。
第1図は従来のパッケージを回路基板に装着した構造断
面図例、第2図はそのパッケージの平面図、第3図、第
6図および第8図は本発明にかかるパッケージの断面図
、第4図は本発明のパッケージを回路基板に装着した構
造断面図、第5図および第7図は接続部分の拡大図であ
る。 図中、lはパッケージ、2は回路基板、3.6は半田、
4は導体ビン、5は銀鑞、7は導体ボール、12は導体
パッド、21は接i用の電極を示している。 第8図 手続補正書輸発) 昭和 年 月 11 59.3.28 庁長官殿 、の表示 夕と年特許願第2タ?タ?シ2 2、発明の名称半導体装置 する者 tとの関係 特許出馳人 住所 神奈川県用崎市中原区1−/1・111中101
5番地(522)名称富士通株式会社 浬 人 住所 神奈川県用崎市中原区1−小
I川す015洛地本願の特許請求の範囲を次のとおり補
正する。 「半導体素子を収容するパッケージの外面に形成された
複数の導体パッドと、該導体パッドに立設さ体ピンを具
備してなることを特徴とする半導体装置。」2− 185−
面図例、第2図はそのパッケージの平面図、第3図、第
6図および第8図は本発明にかかるパッケージの断面図
、第4図は本発明のパッケージを回路基板に装着した構
造断面図、第5図および第7図は接続部分の拡大図であ
る。 図中、lはパッケージ、2は回路基板、3.6は半田、
4は導体ビン、5は銀鑞、7は導体ボール、12は導体
パッド、21は接i用の電極を示している。 第8図 手続補正書輸発) 昭和 年 月 11 59.3.28 庁長官殿 、の表示 夕と年特許願第2タ?タ?シ2 2、発明の名称半導体装置 する者 tとの関係 特許出馳人 住所 神奈川県用崎市中原区1−/1・111中101
5番地(522)名称富士通株式会社 浬 人 住所 神奈川県用崎市中原区1−小
I川す015洛地本願の特許請求の範囲を次のとおり補
正する。 「半導体素子を収容するパッケージの外面に形成された
複数の導体パッドと、該導体パッドに立設さ体ピンを具
備してなることを特徴とする半導体装置。」2− 185−
Claims (1)
- 半導体素子を収容するパッケージの外面に形成された複
数の導体バッドと、該導体バッドに鑞づけされ、且つ被
接続外部導体に当接して接続されるようにした導体ビン
または導体ボールを具備してなることを特徴とする半導
体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58025858A JPS59151443A (ja) | 1983-02-17 | 1983-02-17 | 半導体装置 |
EP84300895A EP0117111B1 (en) | 1983-02-17 | 1984-02-13 | Semiconductor device assembly |
DE8484300895T DE3484540D1 (de) | 1983-02-17 | 1984-02-13 | Halbleiteranordnungszusammenbau. |
US07/006,347 US4724472A (en) | 1983-02-17 | 1987-01-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58025858A JPS59151443A (ja) | 1983-02-17 | 1983-02-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59151443A true JPS59151443A (ja) | 1984-08-29 |
Family
ID=12177513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58025858A Pending JPS59151443A (ja) | 1983-02-17 | 1983-02-17 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4724472A (ja) |
EP (1) | EP0117111B1 (ja) |
JP (1) | JPS59151443A (ja) |
DE (1) | DE3484540D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363944U (ja) * | 1989-10-26 | 1991-06-21 | ||
JPH0363943U (ja) * | 1989-10-26 | 1991-06-21 | ||
KR100416838B1 (ko) * | 2001-06-29 | 2004-02-05 | 주식회사 하이닉스반도체 | 반도체의 패키지장치 및 그 방법 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1003524B (zh) * | 1985-10-14 | 1989-03-08 | 株式会社日立制作所 | 无电浸镀金溶液 |
JPS62287658A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | セラミックス多層回路板 |
JPS63271944A (ja) * | 1987-04-28 | 1988-11-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
FR2621173B1 (fr) * | 1987-09-29 | 1989-12-08 | Bull Sa | Boitier pour circuit integre de haute densite |
FR2622741A1 (fr) * | 1987-11-04 | 1989-05-05 | Nec Corp | Structure pour connexion de substrats a coefficients de dilatation thermique differents |
JPH01217993A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体装置 |
JP2509285B2 (ja) * | 1988-03-18 | 1996-06-19 | 富士通株式会社 | 半導体装置の試験方法 |
JPH0756887B2 (ja) * | 1988-04-04 | 1995-06-14 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
JP2548602B2 (ja) * | 1988-04-12 | 1996-10-30 | 株式会社日立製作所 | 半導体実装モジュール |
EP0346061A3 (en) * | 1988-06-08 | 1991-04-03 | Fujitsu Limited | Integrated circuit device having an improved package structure |
US5170245A (en) * | 1988-06-15 | 1992-12-08 | International Business Machines Corp. | Semiconductor device having metallic interconnects formed by grit blasting |
US5046971A (en) * | 1988-12-14 | 1991-09-10 | Olin Corporation | Terminal pins for flexible circuits |
EP0463758A1 (en) * | 1990-06-22 | 1992-01-02 | Digital Equipment Corporation | Hollow chip package and method of manufacture |
JPH04256342A (ja) * | 1991-02-08 | 1992-09-11 | Toshiba Corp | 半導体パッケージ |
US5107328A (en) * | 1991-02-13 | 1992-04-21 | Micron Technology, Inc. | Packaging means for a semiconductor die having particular shelf structure |
US5379191A (en) * | 1991-02-26 | 1995-01-03 | Microelectronics And Computer Technology Corporation | Compact adapter package providing peripheral to area translation for an integrated circuit chip |
US5314003A (en) * | 1991-12-24 | 1994-05-24 | Microelectronics And Computer Technology Corporation | Three-dimensional metal fabrication using a laser |
US5483421A (en) * | 1992-03-09 | 1996-01-09 | International Business Machines Corporation | IC chip attachment |
US5324892A (en) * | 1992-08-07 | 1994-06-28 | International Business Machines Corporation | Method of fabricating an electronic interconnection |
US5859470A (en) * | 1992-11-12 | 1999-01-12 | International Business Machines Corporation | Interconnection of a carrier substrate and a semiconductor device |
JP3115155B2 (ja) * | 1993-05-28 | 2000-12-04 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3210503B2 (ja) * | 1993-09-30 | 2001-09-17 | 株式会社東芝 | マルチチップモジュールおよびその製造方法 |
US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
US5548486A (en) * | 1994-01-21 | 1996-08-20 | International Business Machines Corporation | Pinned module |
JPH07221104A (ja) * | 1994-01-28 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 |
US5541449A (en) * | 1994-03-11 | 1996-07-30 | The Panda Project | Semiconductor chip carrier affording a high-density external interface |
JP2573809B2 (ja) * | 1994-09-29 | 1997-01-22 | 九州日本電気株式会社 | 電子部品内蔵のマルチチップモジュール |
JP3004578B2 (ja) * | 1995-05-12 | 2000-01-31 | 財団法人工業技術研究院 | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ |
US5878483A (en) * | 1995-06-01 | 1999-03-09 | International Business Machines Corporation | Hammer for forming bulges in an array of compliant pin blanks |
US5675183A (en) * | 1995-07-12 | 1997-10-07 | Dell Usa Lp | Hybrid multichip module and methods of fabricating same |
US5991160A (en) * | 1995-12-27 | 1999-11-23 | Infineon Technologies Corporation | Surface mount LED alphanumeric display |
US5889326A (en) * | 1996-02-27 | 1999-03-30 | Nec Corporation | Structure for bonding semiconductor device to substrate |
US6141869A (en) * | 1998-10-26 | 2000-11-07 | Silicon Bandwidth, Inc. | Apparatus for and method of manufacturing a semiconductor die carrier |
US6543674B2 (en) | 2001-02-06 | 2003-04-08 | Fujitsu Limited | Multilayer interconnection and method |
US7015869B2 (en) | 2002-11-18 | 2006-03-21 | Visteon Global Technologies, Inc. | High frequency antenna disposed on the surface of a three dimensional substrate |
US7086868B2 (en) * | 2003-12-09 | 2006-08-08 | Xytrans, Inc. | Board-to-board connector |
US20160343646A1 (en) * | 2015-05-21 | 2016-11-24 | Qualcomm Incorporated | High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559746A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Semiconductor device and its mounting circuit device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1234817B (de) * | 1963-12-27 | 1967-02-23 | Ibm | Mikroverbindung fuer auf eine mikroelektronische Schaltkarte aufzubringende Mikroschaltungs-elemente und Verfahren zu ihrer Herstellung |
US3403438A (en) * | 1964-12-02 | 1968-10-01 | Corning Glass Works | Process for joining transistor chip to printed circuit |
JPS5651846A (en) * | 1979-10-04 | 1981-05-09 | Fujitsu Ltd | Ic package |
US4338621A (en) * | 1980-02-04 | 1982-07-06 | Burroughs Corporation | Hermetic integrated circuit package for high density high power applications |
JPS57181144A (en) * | 1981-05-01 | 1982-11-08 | Toshiba Corp | Semiconductor device |
-
1983
- 1983-02-17 JP JP58025858A patent/JPS59151443A/ja active Pending
-
1984
- 1984-02-13 EP EP84300895A patent/EP0117111B1/en not_active Expired - Lifetime
- 1984-02-13 DE DE8484300895T patent/DE3484540D1/de not_active Expired - Fee Related
-
1987
- 1987-01-14 US US07/006,347 patent/US4724472A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559746A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Semiconductor device and its mounting circuit device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363944U (ja) * | 1989-10-26 | 1991-06-21 | ||
JPH0363943U (ja) * | 1989-10-26 | 1991-06-21 | ||
KR100416838B1 (ko) * | 2001-06-29 | 2004-02-05 | 주식회사 하이닉스반도체 | 반도체의 패키지장치 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE3484540D1 (de) | 1991-06-13 |
EP0117111B1 (en) | 1991-05-08 |
US4724472A (en) | 1988-02-09 |
EP0117111A2 (en) | 1984-08-29 |
EP0117111A3 (en) | 1986-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59151443A (ja) | 半導体装置 | |
JP2570637B2 (ja) | Mcmキャリア | |
KR910004506B1 (ko) | 반전 칩 캐리어 | |
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
JP2944449B2 (ja) | 半導体パッケージとその製造方法 | |
KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
JP2910670B2 (ja) | 半導体実装構造 | |
JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
US6368894B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
JP4033968B2 (ja) | 複数チップ混載型半導体装置 | |
JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
US4731700A (en) | Semiconductor connection and crossover apparatus | |
JP2907127B2 (ja) | マルチチップモジュール | |
JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
JPH0563138A (ja) | 半導体集積回路装置 | |
JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
JPH0536275Y2 (ja) | ||
JPH07161866A (ja) | Lsiチップキャリア構造 | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JPH10256413A (ja) | 半導体パッケージ | |
JP2841825B2 (ja) | 混成集積回路 | |
JPH0462457B2 (ja) |