JPH07161866A - Ｌｓｉチップキャリア構造 - Google Patents
Ｌｓｉチップキャリア構造Info
- Publication number
- JPH07161866A JPH07161866A JP30891993A JP30891993A JPH07161866A JP H07161866 A JPH07161866 A JP H07161866A JP 30891993 A JP30891993 A JP 30891993A JP 30891993 A JP30891993 A JP 30891993A JP H07161866 A JPH07161866 A JP H07161866A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- connection
- chip carrier
- lsi chip
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】フリップチップを実装するＬＳＩチップキャリ
アにおいて、チップとキャリア基板との接続信頼性およ
びキャリア基板と配線基板との接続信頼性を向上させる
ことを目的とする。 【構成】ＬＳＩチップのパッドに対抗して配置されたキ
ャリア基板の接続ピンが、キャリア基板を貫通して具備
されており、その接続ピンがＬＳＩチップの接続パッド
に半田等で接続されている構造である。その際、接続ピ
ンはアスペクト比が２：１以上で、さらに、キャリア基
板外に出ているピン長とキャリア基板の厚さの比が２：
１以上であることを特徴とする。本発明には、接続信頼
性向上と、キャリア基板と配線基板の材料が限定されな
いという効果がある。
アにおいて、チップとキャリア基板との接続信頼性およ
びキャリア基板と配線基板との接続信頼性を向上させる
ことを目的とする。 【構成】ＬＳＩチップのパッドに対抗して配置されたキ
ャリア基板の接続ピンが、キャリア基板を貫通して具備
されており、その接続ピンがＬＳＩチップの接続パッド
に半田等で接続されている構造である。その際、接続ピ
ンはアスペクト比が２：１以上で、さらに、キャリア基
板外に出ているピン長とキャリア基板の厚さの比が２：
１以上であることを特徴とする。本発明には、接続信頼
性向上と、キャリア基板と配線基板の材料が限定されな
いという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置等の電子
機器に使用される集積回路ＬＳＩの実装構造に関する。
機器に使用される集積回路ＬＳＩの実装構造に関する。
【０００２】
【従来の技術】近年、情報処理装置等に使用される集積
回路の集積度は増加の一途をたどる一方であり、それに
従い、ＬＳＩの端子数や消費電力も増大している。これ
に伴って、実装密度が高く、信頼性が高く、冷却効率の
良好なＬＳＩ実装構造が必要となってきている。
回路の集積度は増加の一途をたどる一方であり、それに
従い、ＬＳＩの端子数や消費電力も増大している。これ
に伴って、実装密度が高く、信頼性が高く、冷却効率の
良好なＬＳＩ実装構造が必要となってきている。
【０００３】その一例は第４１回エレクトロニックコン
ポーネントアンドテクノロジーコンファレンス（４１ｔ
ｈ ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮＥＮＴ ＆
ＴＥＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮＣＥ（ＥＣＴ
Ｃ）：ＰＰ．６９３−７０３，１９９１）を参照でき
る。図６を参照すると、この技術では、回路面に半田バ
ンプＢ２５を有するＬＳＩチップ６がフェースダウンで
薄膜層２６を表面に有するベース基板２１に実装されて
いる。キャップ２２は半田Ｄ２３でＬＳＩチップ６の裏
面に、半田Ｃ２０でベース基板にそれぞれ接続されてい
る。これによって、ＬＳＩチップ６を気密封止すること
が可能となる。また、ＬＳＩチップ６で発生した熱は、
ＬＳＩチップ６自身を伝わって裏面のキャップ２２から
キャリア外へ排出される。
ポーネントアンドテクノロジーコンファレンス（４１ｔ
ｈ ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮＥＮＴ ＆
ＴＥＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮＣＥ（ＥＣＴ
Ｃ）：ＰＰ．６９３−７０３，１９９１）を参照でき
る。図６を参照すると、この技術では、回路面に半田バ
ンプＢ２５を有するＬＳＩチップ６がフェースダウンで
薄膜層２６を表面に有するベース基板２１に実装されて
いる。キャップ２２は半田Ｄ２３でＬＳＩチップ６の裏
面に、半田Ｃ２０でベース基板にそれぞれ接続されてい
る。これによって、ＬＳＩチップ６を気密封止すること
が可能となる。また、ＬＳＩチップ６で発生した熱は、
ＬＳＩチップ６自身を伝わって裏面のキャップ２２から
キャリア外へ排出される。
【０００４】他の従来技術として特開平２−２１５１号
公報を参照できる。図７を参照すると、半田バンプＢ２
５を有するＬＳＩチップ６はキャリア基板１９に接続さ
れ、さらにキャリア基板１９は樹脂基板１５へ半田バン
プＡ２４にて接続されている。うＳＩチップ６とキャリ
ア基板１９との間およびキャリア基板１９と樹脂基板１
５との間には封止樹脂１６が充填されている。この封止
樹脂の充填によって、半田付け部の寿命向上および補強
が行われている。
公報を参照できる。図７を参照すると、半田バンプＢ２
５を有するＬＳＩチップ６はキャリア基板１９に接続さ
れ、さらにキャリア基板１９は樹脂基板１５へ半田バン
プＡ２４にて接続されている。うＳＩチップ６とキャリ
ア基板１９との間およびキャリア基板１９と樹脂基板１
５との間には封止樹脂１６が充填されている。この封止
樹脂の充填によって、半田付け部の寿命向上および補強
が行われている。
【０００５】
【発明が解決しようとする課題】上述した従来のＬＳＩ
チップ実装構造においては次のような問題があった。図
６を参照すると、ＬＳＩの動作のオン／オフによる温度
差によりＬＳＩチップとベース基板との間で大きな熱応
力が発生し、半田やＬＳＩチップ、ベース基板にクラッ
クが発生してしまう。この熱応力発生を抑えるために基
板材料をシリコンＳｉの熱膨張係数に近いものを選択す
る必要性が発生し、使用可能な基板材料が大幅に制限さ
れてしまう。
チップ実装構造においては次のような問題があった。図
６を参照すると、ＬＳＩの動作のオン／オフによる温度
差によりＬＳＩチップとベース基板との間で大きな熱応
力が発生し、半田やＬＳＩチップ、ベース基板にクラッ
クが発生してしまう。この熱応力発生を抑えるために基
板材料をシリコンＳｉの熱膨張係数に近いものを選択す
る必要性が発生し、使用可能な基板材料が大幅に制限さ
れてしまう。
【０００６】図７を参照すると、半田接続部の信頼性確
保のためＬＳＩチップと基板との間に樹脂を充填してい
るが、この工程が入ることによる組立工数の増加や材料
面でのコストアップにつながるといった問題があった。
保のためＬＳＩチップと基板との間に樹脂を充填してい
るが、この工程が入ることによる組立工数の増加や材料
面でのコストアップにつながるといった問題があった。
【０００７】
【課題を解決するための手段】本発明の第１の構造は回
路面に複数の接続端子を有するＬＳＩチップと、これら
ＬＳＩチップをフェイスダウンで搭載するチップキャリ
ア基板とを備えた半導体装置のチップキャリア構造であ
って、前記チップキャリア基板の表面から裏面まで貫通
した接続ピンとこの接続ピンに対抗して配置され前記接
続ピンと接続された前記ＬＳＩチップの接続端子とを含
む。
路面に複数の接続端子を有するＬＳＩチップと、これら
ＬＳＩチップをフェイスダウンで搭載するチップキャリ
ア基板とを備えた半導体装置のチップキャリア構造であ
って、前記チップキャリア基板の表面から裏面まで貫通
した接続ピンとこの接続ピンに対抗して配置され前記接
続ピンと接続された前記ＬＳＩチップの接続端子とを含
む。
【０００８】この第１の構造の１つの特徴は、前記チッ
プキャリア基板外の前記接続ピンのピン長と前記チップ
キャリア基板内の前記接続ピンのピン長の比が２：１以
上であり、前記ピンのアスペクトが２：１以上であるこ
とにある。
プキャリア基板外の前記接続ピンのピン長と前記チップ
キャリア基板内の前記接続ピンのピン長の比が２：１以
上であり、前記ピンのアスペクトが２：１以上であるこ
とにある。
【０００９】
【実施例】次に本発明の一実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【００１０】図１および図２を参照すると、本発明の第
１の実施例は、キャリア基盤１を貫通したスルーホール
４が狭ピッチでキャリア基板１に設けられ、そのスルー
ホール４の側面には銅（Ｃｕ）合金等のスルーホールメ
タライズ５が施されている。高密度実装を行うため、こ
の実施例ではキャリア基板厚は０．５ｍｍ〜２ｍｍのも
のが好ましく、標準的に１ｍｍのものが使用される。ま
た、スルーホール４は直径０．１ｍｍ〜０．２ｍｍであ
り、スルーホールピッチは０．２ｍｍ〜０．４ｍｍであ
る。キャリア基板には、アルミナ、窒化アルミニウム
（ＡｌＮ）といった無機材料から、ポリイミド、エポキ
シといった有機材料まで広範囲の絶縁材料を使用するこ
とができる。また、スルーホールの形成は、ドリル、レ
ーザービームあるいは電子ビームで行われる。
１の実施例は、キャリア基盤１を貫通したスルーホール
４が狭ピッチでキャリア基板１に設けられ、そのスルー
ホール４の側面には銅（Ｃｕ）合金等のスルーホールメ
タライズ５が施されている。高密度実装を行うため、こ
の実施例ではキャリア基板厚は０．５ｍｍ〜２ｍｍのも
のが好ましく、標準的に１ｍｍのものが使用される。ま
た、スルーホール４は直径０．１ｍｍ〜０．２ｍｍであ
り、スルーホールピッチは０．２ｍｍ〜０．４ｍｍであ
る。キャリア基板には、アルミナ、窒化アルミニウム
（ＡｌＮ）といった無機材料から、ポリイミド、エポキ
シといった有機材料まで広範囲の絶縁材料を使用するこ
とができる。また、スルーホールの形成は、ドリル、レ
ーザービームあるいは電子ビームで行われる。
【００１１】このスルーホール４を施したキャリア基板
１にニッケル（Ｎｉ）−金（Ａｕ）メッキを施した接続
ピン２がスルーホール４へ位置合わせされて挿入され
る。次にろう材３がスルーホール４と接続ピン２の間隙
に充填されて接続ピン２とキャリア基板１とに取り付け
られることによって、ピン付きキャリア基板が得られ
る。ろう材３はキャリア基板１が無機材料の場合、銀
（Ａｇ）ろう、銅（Ｃｕ）ろう、金（Ａｕ）／スズ（Ｓ
ｎ）合金等が使用される。キャリア基板が有機材料の場
合は、ろう材３は低熱膨張の樹脂が使用される。また、
接続ピン２の材質はアルミ合金、コバール等が使用され
る。接続ピン２の各ピン間高さのバラツキは３０ミクロ
ン（μｍ）程度になるようにする。これにより、ＬＳＩ
チップ６との接続を良好に行うことができる。
１にニッケル（Ｎｉ）−金（Ａｕ）メッキを施した接続
ピン２がスルーホール４へ位置合わせされて挿入され
る。次にろう材３がスルーホール４と接続ピン２の間隙
に充填されて接続ピン２とキャリア基板１とに取り付け
られることによって、ピン付きキャリア基板が得られ
る。ろう材３はキャリア基板１が無機材料の場合、銀
（Ａｇ）ろう、銅（Ｃｕ）ろう、金（Ａｕ）／スズ（Ｓ
ｎ）合金等が使用される。キャリア基板が有機材料の場
合は、ろう材３は低熱膨張の樹脂が使用される。また、
接続ピン２の材質はアルミ合金、コバール等が使用され
る。接続ピン２の各ピン間高さのバラツキは３０ミクロ
ン（μｍ）程度になるようにする。これにより、ＬＳＩ
チップ６との接続を良好に行うことができる。
【００１２】接続ピン２の形状は、直径０．０８ｍｍ〜
０．１５ｍｍといった非常に微小なものである。また、
接続ピン２の長さは、基板外の表裏合わせたピン長さが
基板内長さの２倍以上になるようにする。例えば、キャ
リア基板１厚が１ｍｍの場合には、接続ピン２は全体で
３ｍｍの長さのものを使用した場合、基板外の長さは表
裏片側で各々１ｍｍの長さとなる。この接続ピン２が、
ＬＳＩチップ６とキャリア基板１との間で発生した熱応
力を吸収緩和する。
０．１５ｍｍといった非常に微小なものである。また、
接続ピン２の長さは、基板外の表裏合わせたピン長さが
基板内長さの２倍以上になるようにする。例えば、キャ
リア基板１厚が１ｍｍの場合には、接続ピン２は全体で
３ｍｍの長さのものを使用した場合、基板外の長さは表
裏片側で各々１ｍｍの長さとなる。この接続ピン２が、
ＬＳＩチップ６とキャリア基板１との間で発生した熱応
力を吸収緩和する。
【００１３】このようにして接続ピン２を取り付けたキ
ャリア基板１をＬＳＩチップ６の接続端子７へ半田Ａ８
によって接続した構造について図２を参照して説明す
る。
ャリア基板１をＬＳＩチップ６の接続端子７へ半田Ａ８
によって接続した構造について図２を参照して説明す
る。
【００１４】図２を参照すると、ＬＳＩチップ６の接続
端子７は接続ピン２と同じピッチにて接続ピン２と１対
１に配列されており、ＬＳＩチップ６とキャリア基板１
とは、接続ピン２と接続端子７との対応が合うように位
置合わせが行われて取り付けられる。この際、接続端子
７の先端の高さバラツキが３０ミクロン（μｍ）である
ためＬＳＩチップ６への取付けは容易かつ確実に行うこ
とが可能である。
端子７は接続ピン２と同じピッチにて接続ピン２と１対
１に配列されており、ＬＳＩチップ６とキャリア基板１
とは、接続ピン２と接続端子７との対応が合うように位
置合わせが行われて取り付けられる。この際、接続端子
７の先端の高さバラツキが３０ミクロン（μｍ）である
ためＬＳＩチップ６への取付けは容易かつ確実に行うこ
とが可能である。
【００１５】ＬＳＩチップ６へのキャリア基板１の取付
け後の接続信頼性は、接続ピン２の長さが長いことから
十分に高いものが得られる。したがって、キャリア基板
１とＬＳＩチップ６との間隙への樹脂充填の必要性がな
くなり、製造工程および材料の削減が達成される。
け後の接続信頼性は、接続ピン２の長さが長いことから
十分に高いものが得られる。したがって、キャリア基板
１とＬＳＩチップ６との間隙への樹脂充填の必要性がな
くなり、製造工程および材料の削減が達成される。
【００１６】次に本発明の第２の実施例について図３を
参照して詳細に説明する。
参照して詳細に説明する。
【００１７】図３を参照すると、本発明の第２の実施例
の特徴は第１の実施例と比較して、裏面側のピン９がバ
ンプ上に形成されているところにある。
の特徴は第１の実施例と比較して、裏面側のピン９がバ
ンプ上に形成されているところにある。
【００１８】このため、本発明の第３の実施例ではキャ
リア基板を搭載する配線基板への半田供給量が一定にな
り、キャリア取付けが非常に容易になるという利点があ
る。
リア基板を搭載する配線基板への半田供給量が一定にな
り、キャリア取付けが非常に容易になるという利点があ
る。
【００１９】次に本発明の第３の実施例について図４を
参照して詳細に説明する。図４を参照すると本発明の第
３の実施例の特徴は、接続ピン２を有するキャリア基板
１にキャップを取り付けたことにある。キャップ１０は
ＬＳＩチップ６の回路面の反対面に熱伝導性の接着剤で
ダイ接続１２され、さらに、ＬＳＩチップ６を気密封止
を行うために、キャップ１０とキャリア基板１とがシー
ル材１１で接合されている。キャップには、良熱伝導性
のものでかつ熱膨張率がＬＳＩチップ６に近いもの、例
えば、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（Ｓｉ
Ｃ）、銅（Ｃｕ）、タングステン（Ｗ）等の合金が使用
される。また、ダイ接続１２には銀（Ａｇ）入りエポキ
シ系接着剤、ダイヤモンドあれいは窒化ホウ素（ＢＮ）
フィラー入りエポキシ接着剤、半田合金等が使用され
る。
参照して詳細に説明する。図４を参照すると本発明の第
３の実施例の特徴は、接続ピン２を有するキャリア基板
１にキャップを取り付けたことにある。キャップ１０は
ＬＳＩチップ６の回路面の反対面に熱伝導性の接着剤で
ダイ接続１２され、さらに、ＬＳＩチップ６を気密封止
を行うために、キャップ１０とキャリア基板１とがシー
ル材１１で接合されている。キャップには、良熱伝導性
のものでかつ熱膨張率がＬＳＩチップ６に近いもの、例
えば、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（Ｓｉ
Ｃ）、銅（Ｃｕ）、タングステン（Ｗ）等の合金が使用
される。また、ダイ接続１２には銀（Ａｇ）入りエポキ
シ系接着剤、ダイヤモンドあれいは窒化ホウ素（ＢＮ）
フィラー入りエポキシ接着剤、半田合金等が使用され
る。
【００２０】本発明の第３の実施例では、これらの良熱
伝導材料を使用することにより、ＬＳＩチップ６の表面
で発生した熱は、ＬＳＩチップ６自身を通って、ダイ接
着剤１２を介してキャップ１０に伝搬しキャリア外へ排
出される。また、この構造によるキャップの効果は、冷
却効率の向上の他に、気密封止によりＬＳＩチップ６を
湿気、ゴミ等から保護するという高信頼性キャリアが得
られるという効果もある。
伝導材料を使用することにより、ＬＳＩチップ６の表面
で発生した熱は、ＬＳＩチップ６自身を通って、ダイ接
着剤１２を介してキャップ１０に伝搬しキャリア外へ排
出される。また、この構造によるキャップの効果は、冷
却効率の向上の他に、気密封止によりＬＳＩチップ６を
湿気、ゴミ等から保護するという高信頼性キャリアが得
られるという効果もある。
【００２１】次に本発明の第４の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００２２】図１を参照すると、本発明の第４の実施例
は、第３の実施例でキャップで封止されたキャリア基板
１を多層配線基板１４に半田Ｂ１３にて接続している構
造である。半田Ｂ１３は、半田Ａ８よりも融点が低いも
のが使用される。例えば、半田Ｂ１３に６３スズ（Ｓ
ｎ）／３７鉛（Ｐｂ）半田が使用され、半田Ａ８に５ス
ズ（Ｓｎ）／９５鉛（Ｐｂ）半田が使用される。
は、第３の実施例でキャップで封止されたキャリア基板
１を多層配線基板１４に半田Ｂ１３にて接続している構
造である。半田Ｂ１３は、半田Ａ８よりも融点が低いも
のが使用される。例えば、半田Ｂ１３に６３スズ（Ｓ
ｎ）／３７鉛（Ｐｂ）半田が使用され、半田Ａ８に５ス
ズ（Ｓｎ）／９５鉛（Ｐｂ）半田が使用される。
【００２３】本発明の第４の実施例では、配線基板１４
は高密度実装されるため多層プリント板となっており、
キャリア基板１はそのプリント配線基板１４上に多数個
搭載され高密度実装を達成する。また、接続ピン２のキ
ャリア基板外のピン長が長いため、配線基板１４と接続
ピン２との接続信頼性は従来に比べ格段に向上する。
は高密度実装されるため多層プリント板となっており、
キャリア基板１はそのプリント配線基板１４上に多数個
搭載され高密度実装を達成する。また、接続ピン２のキ
ャリア基板外のピン長が長いため、配線基板１４と接続
ピン２との接続信頼性は従来に比べ格段に向上する。
【００２４】
【発明の効果】キャリア基板に基板を貫通した長いピン
を取り付けたことにより、ＬＳＩの動作、非動作による
ＬＳＩチップとキャリア基板との間に生じる熱応力を大
幅に緩和することが可能となるため、熱応力による半田
クラック、ＬＳＩチップへのクラック等半導体装置の故
障を大幅に減少させることができるため、半導体装置の
信頼性を向上させることが可能となる。また、キャリア
基板の材料選択の制約がなくなるため、従来の半導体装
置に使われてきたパッケージと同等の実装密度、性能お
よび信頼性を有するパッケージを容易かつ安価に入手す
ることができる。
を取り付けたことにより、ＬＳＩの動作、非動作による
ＬＳＩチップとキャリア基板との間に生じる熱応力を大
幅に緩和することが可能となるため、熱応力による半田
クラック、ＬＳＩチップへのクラック等半導体装置の故
障を大幅に減少させることができるため、半導体装置の
信頼性を向上させることが可能となる。また、キャリア
基板の材料選択の制約がなくなるため、従来の半導体装
置に使われてきたパッケージと同等の実装密度、性能お
よび信頼性を有するパッケージを容易かつ安価に入手す
ることができる。
【図１】本発明の第１の実施例を示す図。
【図２】本発明の第１の実施例を示す図。
【図３】本発明の第１の実施例を示す図。
【図４】本発明の第２の実施例を示す図。
【図５】本発明の第３の実施例を示す図。
【図６】従来技術を説明するための図。
【図７】従来技術を説明するための図。
１ キャリア基盤 ２ 接合ピン ３ ろう材 ４ スルーホール ５ スルーホールメタライズ ６ ＬＳＩチップ ７ 接続端子 ８ 半田Ａ ９ バンプ状ピン １０ キャップ １１ シール材 １２ ダイ接着剤 １３ 半田Ｂ １４ 配線基板 １５ 樹脂基板 １６ 封止樹脂 １７ 銀ペースト １８ ピン １９ キャリア基板 ２０ 半田Ｃ ２１ ベース基板 ２２ キャップ ２３ 半田Ｄ ２４ 半田バンプＡ ２５ 半田バンプＢ
Claims (6)
- 【請求項１】 回路面に複数の接続端子を有するＬＳＩ
チップと、これらＬＳＩチップをフェイスダウンで搭載
するチップキャリア基盤とを備えた半導体装置のチップ
キャリア構造であって、 前記チップキャリア基板の表面から裏面まで貫通した接
続ピンと、 この接続ピンに対抗して配置され前記接続ピンと接続さ
れた前記ＬＳＩチップの接続端子とを含むことを特徴と
するＬＳＩチップキャリア構造。 - 【請求項２】 前記接続ピンと前記ＬＳＩ接続端子と
が、スズ（Ｓｎ）／鉛（Ｐｂ）合金、金（Ａｕ）／スズ
（Ｓｎ）合金、または導電性樹脂で接続されることを特
徴とする請求項１記載のＬＳＩチップキャリア構造。 - 【請求項３】 前記チップキャリア基板外の前記接続ピ
ンのピン長と前記チップキャリア基板内の前記接続ピン
のピン長の比が２：１以上であり前記ピンのアスペクト
比が２：１以上であることを特徴とする請求項１記載の
ＬＳＩチップキャリア構造。 - 【請求項４】 前記チップキャリア基板の前記接続ピン
の前記ＬＳＩチップ搭載面の反対面側の先端がバンプ状
となっていることを特徴とする請求項１または２記載の
ＬＳＩチップキャリア構造。 - 【請求項５】 前記ＬＳＩチップキャリア基板にキャッ
プをかぶせたことを特徴とする請求項１，２または３記
載のＬＳＩチップキャリア構造。 - 【請求項６】 前記ＬＳＩチップキャリア基板を多層配
線基板上に搭載したことを特徴とする請求項１，２，３
または４記載のＬＳＩチップキャリア構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30891993A JPH07161866A (ja) | 1993-12-09 | 1993-12-09 | Ｌｓｉチップキャリア構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30891993A JPH07161866A (ja) | 1993-12-09 | 1993-12-09 | Ｌｓｉチップキャリア構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161866A true JPH07161866A (ja) | 1995-06-23 |
Family
ID=17986860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30891993A Pending JPH07161866A (ja) | 1993-12-09 | 1993-12-09 | Ｌｓｉチップキャリア構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161866A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6033936A (en) * | 1997-10-28 | 2000-03-07 | Nec Corporation | Method of mounting an LSI package |
| US6080936A (en) * | 1996-04-26 | 2000-06-27 | Ngk Spark Plug Co., Ltd. | Connecting board with oval-shaped protrusions |
| US6115913A (en) * | 1996-04-26 | 2000-09-12 | Ngk Spark Plug Co., Ltd. | Connecting board |
| JP2002305361A (ja) * | 2001-04-05 | 2002-10-18 | Casio Micronics Co Ltd | フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法 |
| JP2008004688A (ja) * | 2006-06-21 | 2008-01-10 | Noda Screen:Kk | 半導体パッケージ |
| JP2008153359A (ja) * | 2006-12-15 | 2008-07-03 | Sharp Corp | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-12-09 JP JP30891993A patent/JPH07161866A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080936A (en) * | 1996-04-26 | 2000-06-27 | Ngk Spark Plug Co., Ltd. | Connecting board with oval-shaped protrusions |
| US6115913A (en) * | 1996-04-26 | 2000-09-12 | Ngk Spark Plug Co., Ltd. | Connecting board |
| US6148900A (en) * | 1996-04-26 | 2000-11-21 | Ngk Spark Plug Co., Ltd. | Connecting board for connection between base plate and mounting board |
| US6033936A (en) * | 1997-10-28 | 2000-03-07 | Nec Corporation | Method of mounting an LSI package |
| JP2002305361A (ja) * | 2001-04-05 | 2002-10-18 | Casio Micronics Co Ltd | フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法 |
| JP2008004688A (ja) * | 2006-06-21 | 2008-01-10 | Noda Screen:Kk | 半導体パッケージ |
| JP2008153359A (ja) * | 2006-12-15 | 2008-07-03 | Sharp Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724472A (en) | Semiconductor device | |
| US9123869B2 (en) | Semiconductor device with a light emitting semiconductor die | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP3239909B2 (ja) | 積層可能な三次元マルチチップ半導体デバイスとその製法 | |
| US5766975A (en) | Packaged integrated circuit having thermal enhancement and reduced footprint size | |
| US5701032A (en) | Integrated circuit package | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| US20020038908A1 (en) | Thermal enhanced ball grid array package | |
| JPH08153834A (ja) | Ｍｃｍキャリア | |
| JPH0756887B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JPH07161866A (ja) | Ｌｓｉチップキャリア構造 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| US7256486B2 (en) | Packaging device for semiconductor die, semiconductor device incorporating same and method of making same | |
| US7279355B2 (en) | Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| US7023082B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH05144971A (ja) | チツプキヤリア構造 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JP3373084B2 (ja) | 半導体パッケージ | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960423 |