JPH07170098A - 電子部品の実装構造および実装方法 - Google Patents

電子部品の実装構造および実装方法

Info

Publication number
JPH07170098A
JPH07170098A JP4034134A JP3413492A JPH07170098A JP H07170098 A JPH07170098 A JP H07170098A JP 4034134 A JP4034134 A JP 4034134A JP 3413492 A JP3413492 A JP 3413492A JP H07170098 A JPH07170098 A JP H07170098A
Authority
JP
Japan
Prior art keywords
chip
substrate
carrier
electronic component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4034134A
Other languages
English (en)
Inventor
Richard L Wheeler
リチャード・エル・ホイーラー
Voddarahalli K Nagesh
ボッダラハリ・ケイ・ナゲシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07170098A publication Critical patent/JPH07170098A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【目的】電子部品の実装面積を極小化すると共にその接
続信号線を短くして電子部品の動作速度を上げる。 【構成】集積回路30〜36の小さい端面側を基板38への実
装面とし、活性面40の実装面よりに信号パッドを形成し
て基板38の接点パターンに接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に電子構成要素に
関し、特に集積回路チップの相互接続に関する。
【０００２】
【従来技術および発明が解決しようとする課題】一般的
に、電子構成要素の製造の、および電子構成要素を印刷
回路板に設置する構成の目標は、印刷回路板の表面から
の装置の高さを極力少くすることである。これにより電
子組立品の印刷回路板を密接して横並びの関係に実装す
ることができる。このように、大きい面積の電子構成要
素の表面を印刷回路板の表面に平行に取付けることが標
準になっている。フラットパック部品および表面実装部
品は印刷回路板の最大高さを極力小さくするのに役立
つ。
【０００３】印刷回路板の高密度を達成するという目的
に伴う一つの障害として回路板間の電気的連絡がある。
一つの板から他の板へ信号を伝えるには比較的長い信号
経路が必要である。このことは回路の低インダクタン
ス、高速動作にとって有害である。
【０００４】その上、電子構成要素の低プロフィル構成
は小形化に逆らうことがある。時々、印刷回路板は間隔
を密に配置する必要がないことがある。事実、多数の電
子組立品は１枚の印刷回路板しか必要としない。このよ
うな用途では、電子構成要素を印刷回路板に平行に取付
けると特定の回路板に取付けることができる構成要素の
数が制限される。
【０００５】所定量の回路板表面域に構成要素を更に高
密度に設置する装置および方法が知られている。クック
（Ｃｏｏｋ）に与えられた米国特許第４，７３０，２３
８号は、表面実装集積回路パッケージ用両面実装モジュ
ールを教示している。このパッケージはモジュールの反
対面を従来どおりの仕方で接続している。次いでモジュ
ールを、モジュールおよびパッケージが板から垂直に突
出するように印刷回路板にはんだ付けする。マーフィ
（Ｍｕｒｐｈｙ）に与えられた米国特許第３，８９９，
７１９号は、二重インラインパッケージ、およびパツケ
ージを水平の印刷回路板から垂直に取付けることができ
るようにする曲ったリードを備えた端子を教示してい
る。クックおよびマーフィの発明は所定量の印刷回路板
表面域の使用に関しては改善になっているが、パツケー
ジおよび中間印刷回路板の必要とする信号線の数は最適
より少い。クックおよびマーフィが教示する信号線の垂
直の長さでは信号線が長くなる。
【０００６】従来の印刷回路板または他の基板に、所要
回路板表面域が減少すと共に回路全体の速さおよび性能
が増大する仕方で、直接取付けることができる電子構成
部品を提供するのが本発明の目的である。
【０００７】
【課題を解決するための手段】上記の目的は、構成要素
の大面積の活性側を基板取付け縁に隣接する印刷回路板
にはんだ付けして、小面積の基板取付け縁に沿って取付
けるようになっている電子構成要素、望ましくは集積回
路チップ、により満たされる。集積回路チップはパッシ
ベーション材料の縁塗膜を備えることができるが、信号
線の長さを増さなければならなくなるチップパッケージ
内には収めないことが望ましい。
【０００８】複数の集積回路チップが、チップの対向主
面を平面状表面に垂直にして、印刷回路板または他の基
板の平面場表面に実装される。主面間の寸法は基板取付
け縁と反対の縁との間の寸法より実質的に大きい。主面
の一つは基板取付け縁に隣接するる信号パッドのパター
ンを備えた活性面である。信号パッドは印刷回路板上の
接触パッドのパターンに対応するパターン状に設置され
ている。従来どおりのはんだバンプ手法を用いて、チッ
プの信号パッドを印刷回路板の接触パッド機械的におよ
び電気的に接続する。得られる組立品は高チップ密度に
適応するものである。
【０００９】本発明の長所は、相互接続の三次元特性を
活用することができるということである。多数のチップ
に対して信号パツドの総接続面積はチップの活性側の全
面積に比較して小さい。たとえば、静的および動的記憶
装置チップ上のこの相互接続面積は１センチメートル未
満である。本発明は、チップの一主面上のすべての接続
を中間パーケッジを使用せずに垂直実装することができ
る範囲に設置することを考えている。パッシベーション
層は各チップを絶縁して印刷回路板に沿う短絡を防止し
ている。冷却空気流を利用して熱エネルギをチップから
遠くへ導くことができる。代りに熱だめまたは液体冷却
を利用することができる。
【００１０】本発明の他の長所は、相互接続が短かくな
って動作速度が増大していることである。その上、最終
パッケージを廉価に作ることができる。というのは、パ
ッケージングで、および、おそらく、印刷回路板の大き
さで、材料が節約されるからである。
【００１１】
【実施例】図１および図２を参照すると、集積回路チッ
プ１０、１２、１４をチップキャリア１６に接続する従
来技術の三つの方法が示されている。チップキャリア１
６は、印刷回路板またはマルチチップモジュールまたは
類似のものとすることができる。第１のチップ接続法
は、集積回路チップ１０で行われている。チップ１０の
各信号パッドにはキャリア１６にはんだ付けまたは溶接
された外端を備えたワイヤ１８が設けられている。金の
ワイヤの場合には熱圧縮法、超音波法、または熱音波法
により、またはアルミニウムワイヤの場合には超音波法
によりワイヤ接合を行うことができる。ワイヤをウェッ
ジ・ボール接合されているものとして図示してある。す
なわち、ワイヤのチップ端ではウェッジ接合を利用して
いるが、キャリアレベルではボール接合２０を利用して
いる。しばしば、ウェッジ接合とボール接合は逆に使用
される。
【００１２】集積回路チップ１２ではテープ自動化接合
法を示してある。テープ自動化接合フレームはチップ１
２の信号パッドに接続された銅の引線２２から成る内部
リードを備えている。銅の引線は３５ミリフィルムと同
様の絶縁材料で支持されている。テープ自動化接合フレ
ームは、フィルムに銅を塗布し、その後で銅塗膜に伝統
的な写真平版法を施し、エッチングして引線２２を画定
することにより形成される。引線２２の外部リードは代
表的には、キャリア１６の接点にはんだ付けまたは溶接
される。代りに、テープ自動化接合フレームを「着脱自
在」にすることができる。着脱自在テープ自動化接合は
銅の引線２２とおよびキャリア１６の接点２６と一直線
を成す伝導引線（図示せず）を備えている圧縮キャップ
２４を備えることができる。したがって、圧縮キャップ
に加えられる圧力がフレームの銅の引線とキャリア接点
２６との間を圧縮キャップの伝導引線を経由して電気的
に連絡することになる。着脱自在テープ自動化接合によ
れば不良テープ自動化接合チップ１２を容易に取換える
ことができる。
【００１３】集積回路チップ１４は、はんだバンプ法に
よりキャリア１６に固定される。この方法は、チップの
信号パッドが下向きにキャリア１６を向いているので、
時々フリップ・チップ実装法と言われることがある。は
んだバンプ２８は各信号パッド上に形成されている。チ
ップを面を下にしてキャリアに設置し、温度を上げては
んだをリフローさせ、信号パッドをキャリアの接点に直
接接合する。
【００１４】ワイヤ接合チップ１０のピッチ「ｄ」は一
般にテープ自動化接合チップ１２のピッチ「ｅ」に等し
い。両者の場合において、チップ１０および１２はかな
り間隔を置いてワイヤ１８およびリード２２をキャリア
１６にはんだ付けできるようにしなければならない。チ
ップ１４のはんだバンプ法によれば、チップの信号パッ
ドが直接キャリアに接続されるので、ピッチ「ｆ」を小
さくすることができる。ただし、チップ１０、１２、お
よび１４の大きな面積の表面は上述のすべての方法にお
いてキャリアに平行である。
【００１５】図３および図４は、集積回路チップ３０、
３２、３４、および３６の間の必要なピッチ「ｇ」をか
なり小さくする相互接続法を示している。上述の方法で
は、チップの活性面、すなわち、信号パッドのある側、
はチップキャリアから遠ざかる方にまたはチップキャリ
アに向う方に向いていた。本発明では、ＩＣチップ３０
〜３６の活性面４０はチップキャリア３８に垂直であ
る。したがって、キャリア３８の上のチップ密度は大幅
に増大している。これにより電子組立品の微小化が容易
になる。
【００１６】恐らく更に重要なのは、図３および図４の
三次元相互接続法を回路の速さおよび性能を高めるのに
使用することができることである。ワイヤ接合、テープ
自動化接合、およびフリップ・チップ法では、チップ間
の間隔のため比較的長い信号距離が必要である。このた
めキャパシタンスおよびインダクタンスが増加し、性能
および速さが低下する。図３および図４の高密度法は、
性能および動作速度を高める。信号径路の長さはチップ
３０〜３６を、チップとキャリア３８との境界に隣接す
る各チップの活性面４０の周辺に沿う信号パッドのパタ
ーンを設けるという仕方で、製作することにより極小に
なる。信号パッドを活性面の周辺に沿って設置すること
により、パッドをキャリア３８の接触域にはんだ接続４
２の位置ではんだ付けすることができる。
【００１７】それ故本発明では信号パッドを各チップ３
０〜３６の活性面の下端に形成する必要がある。典型的
には、パッドを単一行に沿って形成し、でも間隔の障害
は生じない。たとえば、標準のランダムアクセス記憶装
置チップ（ＲＡＭ）では、相互接続の総面積は、活性面
４０の総面積、たとえば、１センチメートル未満と比較
して小さい。
【００１８】チップ製作工程には信号パッドにはんだバ
ンプを形成することが含まれる。はんだバンプを製作す
る一連の工程は既知である。約２５ミクロンの高さに金
を電気めっきすればチップキャリア３８の接点に形成さ
れたはんだバンプへの有効な電気接続が充分に確保され
る。しかし、はんだバンプを形成する金属の選択やその
方法は本発明にとっては重要ではない。それで電気接続
を行うにははんだリフローを採用することができる。電
気接続は代りに、個々の信号パッドをキャリア３８の接
触域に溶接によりまたは導電性接着剤接合により設ける
ことができる。チップの信号パッドおよびキャリア接点
のパターンに対応するメタリゼーションパターンを備え
ているブロックの使用も考えられている。
【００１９】望ましくは、集積回路チップ３０〜３６に
パッシベーション層を縁被覆する。この層はチップを流
体エポキシにまたはポリイミド材に浸漬することにより
施すことができる。縁塗膜は被処理半導体ウェーハの伝
統的なパッシベーション被覆とは別のものである。縁塗
膜はウェーハを個々のチップに薄切りしてから施され
る。縁塗膜は、酸化の危険を減らし、更に重要なこと
は、チップをキャリアに接触させたときキャリア３８の
信号径路が短絡を生じないようにする絶縁を行うことで
ある。
【００２０】従来技術の方法のように、チップ３０〜３
６はキャリアと接触したままになっているが、接触の面
積は従来技術の方法よりかなり少い。その結果キャリア
３８との接触によりチップから外に伝えられる熱エネル
ギは少い。或る用途ではキャリアを通しての伝導冷却で
充分である。他の用途ではファン４４を使用して気体、
好ましくは空気、の冷却流をチップ３０〜３６の表面に
沿って導くことができる。熱発生の大きいチップの冷却
は、フレオンのような液体冷却剤の流れを代りに使用す
ることができる。
【００２１】今度は図５を参照すると、下向きに垂れ下
るフィンガ４８を有する指のように組み合わせた熱だめ
４６をファンの代りにまたはファンと関連して使用して
チップ３０〜３６の温度を制御することができる。フィ
ンガ４８は一つのチップの活性面と、および隣接チップ
の裏面と接触していることが望ましい。熱だめは液体冷
却剤の通路として内部流路（図示せず）を備えることが
できる。代りに、液体冷却剤を熱だめの外部を横断して
流すことがきる。
【００２２】
【発明の効果】以上の如く本発明によれば、電子部品の
実装面積を極小化できると共に、接結信号線を短くとる
ことができ、電子部品の動作速度を増大できる。
【図面の簡単な説明】
【図１】従来技術における集積回路チップを基板に取り
付ける三種類の方法を示した側面図である。
【図２】図１の平面図である。
【図３】本発明による集積回路チップの実装状態を示す
側面図である。
【図４】図３の平面図である。
【図５】図３の実装状態から熱エネルギーを導く別の実
施例である。
【符号の説明】
３０、３２、３４、３６：集積回路チップ ３８：チップキャリア ４０：活性面 ４２：はんだ接続

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】活性主面および該活性主面に直角でかつ該
    活性主面よりも面積の小さい基板取付け端面を有する集
    積回路チップと、 上記基板取付け端面に近接した上記活性主面の周縁に沿
    って形成した複数の信号パッドと、 からなり、基板上の上記基板取付け端面に沿って設けた
    接点パターンに上記複数の信号パッドを接続するように
    した、 ことを特徴とする電子部品。
  2. 【請求項２】複数の接点パータンをその表面上に備えた
    基板と上記基板表面上に実装される複数の電子部品とか
    らなり、 上記各電子部品は、対向する二つの主面および該各対向
    する主面よりも面積の小さい対向する二つの端面を有
    し、上記主面の一つは、上記一方の端面に近接して信号
    パッドのパターンを有する活性面とされ、上記一方の端
    面を上記基板表面上に固定し、上記基板表面上の接点パ
    ターンと上記信号パッドのパターンを直接接続するよう
    にした、 ことを特徴とする電子部品の実装構造。
  3. 【請求項３】対向する二つの大きい主面と、該両主面の
    対応する一端の間に配置された小さい実装面とを備え、
    上記両主面の対応する一端の間隔を、上記主面における
    該端と直交する方向の寸法よりも小さくしてなる複数の
    集積回路チップを組み立てるステップと、 上記複数の集積回路チップ上の上記主面の一端側に複数
    の信号パッドを形成するステップと、 複数の接点パターンを有する基板を備えるステップと、 上記基板上の複数の接点パターンと上記集積回路チップ
    上の信号パターンとを接続することによって各集積回路
    チップを基板上に実装するステップと、 からなることを特徴とする電子部品の実装方法。
JP4034134A 1991-01-24 1992-01-24 電子部品の実装構造および実装方法 Pending JPH07170098A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US645,913 1984-08-29
US07/645,913 US5113314A (en) 1991-01-24 1991-01-24 High-speed, high-density chip mounting

Publications (1)

Publication Number Publication Date
JPH07170098A true JPH07170098A (ja) 1995-07-04

Family

ID=24590973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4034134A Pending JPH07170098A (ja) 1991-01-24 1992-01-24 電子部品の実装構造および実装方法

Country Status (3)

Country Link
US (1) US5113314A (ja)
JP (1) JPH07170098A (ja)
KR (1) KR920015972A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5455064A (en) * 1993-11-12 1995-10-03 Fujitsu Limited Process for fabricating a substrate with thin film capacitor and insulating plug
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
US5903437A (en) * 1997-01-17 1999-05-11 International Business Machines Corporation High density edge mounting of chips
US5990472A (en) * 1997-09-29 1999-11-23 Mcnc Microelectronic radiation detectors for detecting and emitting radiation signals
EP1332654B1 (en) * 2000-11-10 2005-01-12 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
AU2003256360A1 (en) * 2002-06-25 2004-01-06 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7495326B2 (en) 2002-10-22 2009-02-24 Unitive International Limited Stacked electronic structures including offset substrates
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7358174B2 (en) 2004-04-13 2008-04-15 Amkor Technology, Inc. Methods of forming solder bumps on exposed metal pads
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
CN102623415A (zh) * 2012-04-19 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
KR101845143B1 (ko) * 2013-01-31 2018-05-18 파크 테크-파카징 테크놀로지이스 게엠베하 반도체 칩 배열 및 그 제조 방법
US10566300B2 (en) 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515949A (en) * 1967-11-22 1970-06-02 Bunker Ramo 3-d flatpack module packaging technique
US3899719A (en) * 1973-08-30 1975-08-12 Electronic Molding Corp Integrated circuit panel and dual in-line package for use therewith
US4059849A (en) * 1974-12-16 1977-11-22 Westinghouse Electric Corporation Interconnected module
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4399485A (en) * 1980-03-24 1983-08-16 Ampex Corporation Air baffle assembly for electronic circuit mounting frame
US4689719A (en) * 1980-09-25 1987-08-25 Siemens Aktiengesellschaft Housing-free vertically insertable single-in-line circuit module
DE3129134A1 (de) * 1981-07-23 1983-02-03 Siemens AG, 1000 Berlin und 8000 München Elektronische bauteile
US4499524A (en) * 1983-11-07 1985-02-12 North American Philips Corporation High value surface mounted capacitor
US4743868A (en) * 1985-04-03 1988-05-10 Nippondenso Co., Ltd. High frequency filter for electric instruments
KR950006432B1 (ko) * 1986-02-21 1995-06-15 가부시기가이샤 히다찌세이사꾸쇼 혼성집적회로장치 및 제조방법과 그 제조에 사용하는 리드 프레임
US4922378A (en) * 1986-08-01 1990-05-01 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US4730238A (en) * 1986-10-01 1988-03-08 Gould Inc. Double sided mounting module for surface mount integrated circuits
JPS63129652A (ja) * 1986-11-20 1988-06-02 Toshiba Corp 半導体装置
DE8711105U1 (ja) * 1987-08-14 1987-11-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement

Also Published As

Publication number Publication date
US5113314A (en) 1992-05-12
KR920015972A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
US6734553B2 (en) Semiconductor device
JP4790157B2 (ja) 半導体装置
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
JPH07170098A (ja) 電子部品の実装構造および実装方法
US20110143499A1 (en) Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
US5506383A (en) Wafer scale multi-chip module
JPH08250652A (ja) マルチチップモジュールパッケージ
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
KR20050060966A (ko) 열방출형 적층 패키지 및 그들이 실장된 모듈
US7038309B2 (en) Chip package structure with glass substrate
US6160313A (en) Semiconductor device having an insulating substrate
JP4494249B2 (ja) 半導体装置
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
US6433415B2 (en) Assembly of plurality of semiconductor devices
JP2008091954A (ja) 半導体装置の製造方法
JPS61279164A (ja) マルチチツプ・モジユ−ル
KR19980034131A (ko) 플립 칩 구조 형성 방법