JP3432552B2 - 窒化アルミニウム多層基板 - Google Patents
窒化アルミニウム多層基板Info
- Publication number
- JP3432552B2 JP3432552B2 JP27579593A JP27579593A JP3432552B2 JP 3432552 B2 JP3432552 B2 JP 3432552B2 JP 27579593 A JP27579593 A JP 27579593A JP 27579593 A JP27579593 A JP 27579593A JP 3432552 B2 JP3432552 B2 JP 3432552B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- multilayer substrate
- nitride multilayer
- package
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、窒化アルミニウム多層
基板に関するものである。
基板に関するものである。
【０００２】
【従来の技術】近年において小型化・高密度化等の著し
い電子機器には、同じく小型化・高密度化したＩＣチッ
プやＬＳＩチップ等が使用される状況にある。ところ
が、チップの高密度化等が進むと発熱量も増加するとい
うことから、セラミックス多層基板にチップを搭載して
なるパッケージには高い放熱性が要求されることとな
る。このため、従来から良く知られているアルミナパッ
ケージよりも更に放熱性に優れたセラミックパッケージ
を実現することが近年強く望まれている。
い電子機器には、同じく小型化・高密度化したＩＣチッ
プやＬＳＩチップ等が使用される状況にある。ところ
が、チップの高密度化等が進むと発熱量も増加するとい
うことから、セラミックス多層基板にチップを搭載して
なるパッケージには高い放熱性が要求されることとな
る。このため、従来から良く知られているアルミナパッ
ケージよりも更に放熱性に優れたセラミックパッケージ
を実現することが近年強く望まれている。
【０００３】非酸化物系セラミックスに属する窒化アル
ミニウムは、熱伝導率がアルミナよりも高くしかも熱膨
張係数がシリコンに近似しているという優れた物理的特
性を備えている。よって、現時点においては、窒化アル
ミニウム製の多層基板を使用したパッケージが好適であ
ろうと考えられている。
ミニウムは、熱伝導率がアルミナよりも高くしかも熱膨
張係数がシリコンに近似しているという優れた物理的特
性を備えている。よって、現時点においては、窒化アル
ミニウム製の多層基板を使用したパッケージが好適であ
ろうと考えられている。
【０００４】
【発明が解決しようとする課題】この種のパッケージと
しては、例えば窒化アルミニウム多層基板の下面側に接
続用端子としての多数のピンを備えた、いわゆるＰＧＡ
（ピングリッドアレイ）タイプのものなどが良く知られ
ている。そして、ＰＧＡタイプのパッケージは、マザー
ボードであるプリント配線板上のパッドにピンを介して
表面実装されるようになっている。
しては、例えば窒化アルミニウム多層基板の下面側に接
続用端子としての多数のピンを備えた、いわゆるＰＧＡ
（ピングリッドアレイ）タイプのものなどが良く知られ
ている。そして、ＰＧＡタイプのパッケージは、マザー
ボードであるプリント配線板上のパッドにピンを介して
表面実装されるようになっている。
【０００５】ところが、窒化アルミニウム多層基板を使
用したセラミックパッケージには、以下に述べるような
問題点があった。つまり、窒化アルミニウムの熱膨張係
数は４．５（×１０-6／℃）前後であるため、熱膨張係
数が３．６（×１０-6／℃）前後であるシリコンとの差
は比較的小さい。このため、窒化アルミニウム多層基板
とシリコンチップとの組合わせに関しては、両者間に特
に熱的不整合が生じるということはない。従って、窒化
アルミニウム多層基板−シリコンチップ間で抵抗増大が
みられたり、接続不良が起こるということもない。
用したセラミックパッケージには、以下に述べるような
問題点があった。つまり、窒化アルミニウムの熱膨張係
数は４．５（×１０-6／℃）前後であるため、熱膨張係
数が３．６（×１０-6／℃）前後であるシリコンとの差
は比較的小さい。このため、窒化アルミニウム多層基板
とシリコンチップとの組合わせに関しては、両者間に特
に熱的不整合が生じるということはない。従って、窒化
アルミニウム多層基板−シリコンチップ間で抵抗増大が
みられたり、接続不良が起こるということもない。
【０００６】一方、プリント配線板の形成材料であるガ
ラスエポキシ等の樹脂は、一般的にセラミックスや金属
に比して熱膨張係数が数倍大きいという特徴を有する。
ゆえに、窒化アルミニウム多層基板とプリント配線板と
の組合せに関しては、両者間に熱的不整合が生じ易い。
このため、窒化アルミニウム多層基板−プリント配線板
間で抵抗増大がみられたり、接続不良が起こる確率が高
くなる。また、前記のような不具合は、例えばパッケー
ジが急激な温度変化に遭遇したときなどに顕著になるも
のと予測される。
ラスエポキシ等の樹脂は、一般的にセラミックスや金属
に比して熱膨張係数が数倍大きいという特徴を有する。
ゆえに、窒化アルミニウム多層基板とプリント配線板と
の組合せに関しては、両者間に熱的不整合が生じ易い。
このため、窒化アルミニウム多層基板−プリント配線板
間で抵抗増大がみられたり、接続不良が起こる確率が高
くなる。また、前記のような不具合は、例えばパッケー
ジが急激な温度変化に遭遇したときなどに顕著になるも
のと予測される。
【０００７】本願発明者は上記のような予測のもと、窒
化アルミニウム基板を使用したパッケージを実際に作製
しかつそのパッケージをプリント配線板に表面実装させ
た状態で、次のような実装信頼性試験を行った。
化アルミニウム基板を使用したパッケージを実際に作製
しかつそのパッケージをプリント配線板に表面実装させ
た状態で、次のような実装信頼性試験を行った。
【０００８】被験用のパッケージのサイズは、２０mm
角、２５mm角、３０mm角、３５mm角の４種類とした。ま
た、これらのパッケージを表面実装するためのプリント
配線板として、一般的に良く使用されているＦＲ−４製
のプリント配線板を選択した。接続用端子としてのピン
には、コバール製のショートピン（長さ２mm，０．２mm
φ）を用いた。また、前記ピンの接合には共晶はんだ
（Ｐｂ：Ｓｎ＝６３：３７）を用いた。そして、サー
マルサイクル試験（気相，−６５℃〜１５０℃）とサ
ーマルショック試験（液相，−５５℃〜１２５℃）とを
それぞれ１０００サイクルずつ行い、所定のサイクル毎
に抵抗値を測定した。そして、抵抗変化率（％）を求
め、当初の抵抗値の１０％増になった時点を「ＮＧ」と
判定した。なお、抵抗値の測定は、(a) パッケージの最
外周部に存在しているピン及び(b) そうでないピンの二
群に分けて行った。以下、説明の便宜上前者(a) を「外
周部のピン」、後者(b) を「中央部のピン」と呼ぶこと
にする。
角、２５mm角、３０mm角、３５mm角の４種類とした。ま
た、これらのパッケージを表面実装するためのプリント
配線板として、一般的に良く使用されているＦＲ−４製
のプリント配線板を選択した。接続用端子としてのピン
には、コバール製のショートピン（長さ２mm，０．２mm
φ）を用いた。また、前記ピンの接合には共晶はんだ
（Ｐｂ：Ｓｎ＝６３：３７）を用いた。そして、サー
マルサイクル試験（気相，−６５℃〜１５０℃）とサ
ーマルショック試験（液相，−５５℃〜１２５℃）とを
それぞれ１０００サイクルずつ行い、所定のサイクル毎
に抵抗値を測定した。そして、抵抗変化率（％）を求
め、当初の抵抗値の１０％増になった時点を「ＮＧ」と
判定した。なお、抵抗値の測定は、(a) パッケージの最
外周部に存在しているピン及び(b) そうでないピンの二
群に分けて行った。以下、説明の便宜上前者(a) を「外
周部のピン」、後者(b) を「中央部のピン」と呼ぶこと
にする。
【０００９】図９，図１０は上記した試験の結果を示し
たグラフである。これらのグラフから明らかなように、
外周部のピンに関しては、いずれの試験においても１０
００サイクルを経過するまでにＮＧに到るという結果が
得られた。逆に中央部のピンに関しては、１０００サイ
クルを経過した後でもＮＧに到らないという結果が得ら
れた。また、ＮＧに到った外周部のピンの接続部分を観
察したところ、ピンとはんだとの界面付近にクラックが
発生したものが多くみられた。
たグラフである。これらのグラフから明らかなように、
外周部のピンに関しては、いずれの試験においても１０
００サイクルを経過するまでにＮＧに到るという結果が
得られた。逆に中央部のピンに関しては、１０００サイ
クルを経過した後でもＮＧに到らないという結果が得ら
れた。また、ＮＧに到った外周部のピンの接続部分を観
察したところ、ピンとはんだとの界面付近にクラックが
発生したものが多くみられた。
【００１０】そこで、本願発明者は、上記のような現象
を引き起こすメカニズムについて次のように推論した。
図８には、パッケージを窒化アルミニウム多層基板Ｓの
底面側から見た図が示されている。窒化アルミニウム多
層基板Ｓに突設されているピンのうち、ピンＰ1 ，Ｐ1a
がいわゆる外周部のピンであり、ピンＰ2 ，Ｐ2aがいわ
ゆる中央部のピンである。ここでピンＰ2aについて注目
すると、同ピンＰ2aの周囲には８本のピンが存在してい
ることがわかる。それに比べて、ピンＰ1 の周囲には５
本のピンのみが、ピンＰ1aの周囲には３本のピンのみが
存在しているに過ぎないことがわかる。従って、ピンに
熱応力が加わった場合、周囲に存在するピンの本数が少
ないものほど熱応力の分散度合いも小さくなることがわ
かる。
を引き起こすメカニズムについて次のように推論した。
図８には、パッケージを窒化アルミニウム多層基板Ｓの
底面側から見た図が示されている。窒化アルミニウム多
層基板Ｓに突設されているピンのうち、ピンＰ1 ，Ｐ1a
がいわゆる外周部のピンであり、ピンＰ2 ，Ｐ2aがいわ
ゆる中央部のピンである。ここでピンＰ2aについて注目
すると、同ピンＰ2aの周囲には８本のピンが存在してい
ることがわかる。それに比べて、ピンＰ1 の周囲には５
本のピンのみが、ピンＰ1aの周囲には３本のピンのみが
存在しているに過ぎないことがわかる。従って、ピンに
熱応力が加わった場合、周囲に存在するピンの本数が少
ないものほど熱応力の分散度合いも小さくなることがわ
かる。
【００１１】つまり、一本当たりの熱応力の負担分が大
きい外周部のピンＰ1 ，Ｐ1a、特にコーナー部Ｃに位置
するピンＰ1aにクラックが多発するのであろう、という
結論に到ることになる。
きい外周部のピンＰ1 ，Ｐ1a、特にコーナー部Ｃに位置
するピンＰ1aにクラックが多発するのであろう、という
結論に到ることになる。
【００１２】そこで、本願発明者は、外周部のピンＰ1
，ピンＰ1aのような特定のピンに対して大きな熱応力
が加わらないように、何らかの対策を講じれば良いもの
と考えた。そして、本願発明者は、これまでに得た知見
を更に発展させることによって、以下に詳述する本発明
を完成させた。
，ピンＰ1aのような特定のピンに対して大きな熱応力
が加わらないように、何らかの対策を講じれば良いもの
と考えた。そして、本願発明者は、これまでに得た知見
を更に発展させることによって、以下に詳述する本発明
を完成させた。
【００１３】本発明の目的は、マザーボードであるプリ
ント配線板に対する実装信頼性に極めて優れた窒化アル
ミニウム多層基板を提供することにある。
ント配線板に対する実装信頼性に極めて優れた窒化アル
ミニウム多層基板を提供することにある。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、ガラスエポキシ樹脂
からなるプリント配線板上に、複数の接続用端子を介し
て表面実装される窒化アルミニウム多層基板において、
前記接続用端子は、窒化アルミニウム多層基板の最下層
に設けられたスルーホールに接合されてなり、前記窒化
アルミニウム多層基板のうち、接続用端子形成領域の外
側のコーナー部にコバール製のダミー接続用端子を設
け、該ダミー接続用端子は前記スルーホールに接合され
てなることを特徴とする窒化アルミニウム多層基板をそ
の要旨としている。
めに、請求項１に記載の発明では、ガラスエポキシ樹脂
からなるプリント配線板上に、複数の接続用端子を介し
て表面実装される窒化アルミニウム多層基板において、
前記接続用端子は、窒化アルミニウム多層基板の最下層
に設けられたスルーホールに接合されてなり、前記窒化
アルミニウム多層基板のうち、接続用端子形成領域の外
側のコーナー部にコバール製のダミー接続用端子を設
け、該ダミー接続用端子は前記スルーホールに接合され
てなることを特徴とする窒化アルミニウム多層基板をそ
の要旨としている。
【００１５】請求項２に記載の発明では、請求項１に記
載の発明において、前記窒化アルミニウム多層基板に
は、ＬＳＩチップが搭載されてなる窒化アルミニウム多
層基板をその要旨としている。
載の発明において、前記窒化アルミニウム多層基板に
は、ＬＳＩチップが搭載されてなる窒化アルミニウム多
層基板をその要旨としている。
【００１６】
【００１７】
【作用】本発明の構成によると、窒化アルミニウム多層
基板が表面実装されたガラスエポキシ樹脂からなるプリ
ント配線板が高温に晒され熱応力が発生した時、接続用
端子形成領域の外側のコーナー部のダミー接続用コバー
ル端子側に熱応力を集中させることによって、電気的接
続に関与する接続用端子の破壊が回避される。
基板が表面実装されたガラスエポキシ樹脂からなるプリ
ント配線板が高温に晒され熱応力が発生した時、接続用
端子形成領域の外側のコーナー部のダミー接続用コバー
ル端子側に熱応力を集中させることによって、電気的接
続に関与する接続用端子の破壊が回避される。
【００１８】
【００１９】
【００２０】
【実施例】〔実施例１〕以下、本発明を窒化アルミニウ
ム多層基板を用いたセラミックパッケージに具体化した
一実施例を図１〜図３に基づき詳細に説明する。
ム多層基板を用いたセラミックパッケージに具体化した
一実施例を図１〜図３に基づき詳細に説明する。
【００２１】図１に示されるように、本実施例のパッケ
ージ１はＰＧＡタイプのパッケージであり、主に窒化ア
ルミニウム多層基板２、封止用のリング３及びキャップ
４、並びにＬＳＩチップ５等によって構成されている。
ージ１はＰＧＡタイプのパッケージであり、主に窒化ア
ルミニウム多層基板２、封止用のリング３及びキャップ
４、並びにＬＳＩチップ５等によって構成されている。
【００２２】本実施例において使用される窒化アルミニ
ウム多層基板２は、グリーンシートを積層したものをホ
ットプレス焼成してなる５層板である。窒化アルミニウ
ム多層基板２の内部には、タングステンペースト等の印
刷によって、表裏を貫通するスルーホール７ａ，７ｂや
配線パターン６が形成されている。窒化アルミニウム多
層基板２の上面には、５層の薄膜多層回路（Ｌ／Ｓ＝２
０μｍ／２０μｍ）８を備えるビルドアップ層９が形成
されている。ビルドアップ層９の上面中央部には、ＬＳ
Ｉチップ５が搭載されている。ＬＳＩチップ５とビルド
アップ層９の薄膜多層回路８とは、ボンディングワイヤ
１１を介して電気的に接続されている。
ウム多層基板２は、グリーンシートを積層したものをホ
ットプレス焼成してなる５層板である。窒化アルミニウ
ム多層基板２の内部には、タングステンペースト等の印
刷によって、表裏を貫通するスルーホール７ａ，７ｂや
配線パターン６が形成されている。窒化アルミニウム多
層基板２の上面には、５層の薄膜多層回路（Ｌ／Ｓ＝２
０μｍ／２０μｍ）８を備えるビルドアップ層９が形成
されている。ビルドアップ層９の上面中央部には、ＬＳ
Ｉチップ５が搭載されている。ＬＳＩチップ５とビルド
アップ層９の薄膜多層回路８とは、ボンディングワイヤ
１１を介して電気的に接続されている。
【００２３】窒化アルミニウム多層基板２の最下層のス
ルーホール７ａの径（０．８mmφ）は、それ以外の層の
スルーホール７ｂの径（０．２mmφ）よりも大きくなっ
ている。そして、この窒化アルミニウム多層基板２の場
合、このスルーホール７ａの表面が接続用端子を取り付
けるためのパッドとして使用されている。なお、スルー
ホール７ａの表面には予めＮｉ−Ａｕめっきが施されて
いる。
ルーホール７ａの径（０．８mmφ）は、それ以外の層の
スルーホール７ｂの径（０．２mmφ）よりも大きくなっ
ている。そして、この窒化アルミニウム多層基板２の場
合、このスルーホール７ａの表面が接続用端子を取り付
けるためのパッドとして使用されている。なお、スルー
ホール７ａの表面には予めＮｉ−Ａｕめっきが施されて
いる。
【００２４】図１，図２に示されるように、最下層のス
ルーホール７ａの表面には、接続用端子としてのコバー
ル製のショートピン（長さ２mm，０．２mmφ）１２，１
２ａが接合されている。また、本実施例ではショートピ
ン１２と最下層のスルーホール７ａとの接合に、Ａｕ−
Ｃｕろう材が用いられている。従って、これらのショー
トピン１２，１２ａは、スルーホール７ａ，７ｂ、薄膜
多層回路８及びボンディングワイヤ１１を介してＬＳＩ
チップ５に電気的に接続された状態にある。なお、本実
施例では、ショートピン１２，１２ａのピッチは１．２
７mmに設定されている。
ルーホール７ａの表面には、接続用端子としてのコバー
ル製のショートピン（長さ２mm，０．２mmφ）１２，１
２ａが接合されている。また、本実施例ではショートピ
ン１２と最下層のスルーホール７ａとの接合に、Ａｕ−
Ｃｕろう材が用いられている。従って、これらのショー
トピン１２，１２ａは、スルーホール７ａ，７ｂ、薄膜
多層回路８及びボンディングワイヤ１１を介してＬＳＩ
チップ５に電気的に接続された状態にある。なお、本実
施例では、ショートピン１２，１２ａのピッチは１．２
７mmに設定されている。
【００２５】図２に示されるように、ショートピン１
２，１２ａが突設された領域の更に外周には、同ショー
トピン１２，１２ａを包囲するようにダミーのショート
ピン１３が突設されている。ここでいうダミーのショー
トピン１３は、前記ショートピン１２，１２ａとは異な
り、電気的な接続には特に関与していない。また、本実
施例では、ダミーのショートピン１３として、電気的接
続に関与しているショートピン１２と同一形状かつ同一
材質のものが使用されている。
２，１２ａが突設された領域の更に外周には、同ショー
トピン１２，１２ａを包囲するようにダミーのショート
ピン１３が突設されている。ここでいうダミーのショー
トピン１３は、前記ショートピン１２，１２ａとは異な
り、電気的な接続には特に関与していない。また、本実
施例では、ダミーのショートピン１３として、電気的接
続に関与しているショートピン１２と同一形状かつ同一
材質のものが使用されている。
【００２６】図１に示されるように、ＬＳＩチップ５が
搭載された窒化アルミニウム多層基板２の上面には、Ｌ
ＳＩチップ５を湿気等から保護するためにコバール製の
封止用のリング３及びキャップ４が接合されている。そ
の結果、いわゆるフェースアップ型かつ略正方形状のパ
ッケージ１（本実施例では３５mm角）が構成されてい
る。
搭載された窒化アルミニウム多層基板２の上面には、Ｌ
ＳＩチップ５を湿気等から保護するためにコバール製の
封止用のリング３及びキャップ４が接合されている。そ
の結果、いわゆるフェースアップ型かつ略正方形状のパ
ッケージ１（本実施例では３５mm角）が構成されてい
る。
【００２７】図３に示されるように、このパッケージ１
はマザーボードであるプリント配線板（ＦＲ−４製）１
４上に実装される。プリント配線板１４上の所定位置に
は、パッケージ１側のショートピン１２，１２ａ及びダ
ミーのショートピン１３の突設位置に対応して接続用パ
ッド１５が形成されている。そして、共晶はんだ（Ｐ
ｂ：Ｓｎ＝６３：３７）１０によって、ショートピン１
２，１２ａ及びダミーのショートピン１３と接続用パッ
ド１５とが接合されている。
はマザーボードであるプリント配線板（ＦＲ−４製）１
４上に実装される。プリント配線板１４上の所定位置に
は、パッケージ１側のショートピン１２，１２ａ及びダ
ミーのショートピン１３の突設位置に対応して接続用パ
ッド１５が形成されている。そして、共晶はんだ（Ｐ
ｂ：Ｓｎ＝６３：３７）１０によって、ショートピン１
２，１２ａ及びダミーのショートピン１３と接続用パッ
ド１５とが接合されている。
【００２８】さて、本実施例のパッケージ１によると、
熱応力の集中し易いショートピン、即ち外周部（特にコ
ーナー部Ｃ）に位置しているショートピン１２ａの周囲
をダミーのショートピン１３が包囲したような構成とな
っている。従って、急激な温度変化に遭遇したときで
も、ダミーのショートピン１３に熱応力を分散させるこ
とができる。よって、外周部に位置しているショートピ
ン１２ａの破壊を未然に回避することができる。また、
仮にダミーのショートピン１３の一部に破壊が生じたと
しても、それ自身が電気的接続に何ら関与していないも
のであることから、重大な問題が生じるというようなこ
とはない。ゆえに、本発明の窒化アルミニウム多層基板
２を使用したパッケージ１は、プリント配線板１４に対
する実装信頼性に極めて優れたものとなる。
熱応力の集中し易いショートピン、即ち外周部（特にコ
ーナー部Ｃ）に位置しているショートピン１２ａの周囲
をダミーのショートピン１３が包囲したような構成とな
っている。従って、急激な温度変化に遭遇したときで
も、ダミーのショートピン１３に熱応力を分散させるこ
とができる。よって、外周部に位置しているショートピ
ン１２ａの破壊を未然に回避することができる。また、
仮にダミーのショートピン１３の一部に破壊が生じたと
しても、それ自身が電気的接続に何ら関与していないも
のであることから、重大な問題が生じるというようなこ
とはない。ゆえに、本発明の窒化アルミニウム多層基板
２を使用したパッケージ１は、プリント配線板１４に対
する実装信頼性に極めて優れたものとなる。
【００２９】ちなみに、本実施例においても上述の実装
信頼性試験を行ったところ、１０００サイクルを経過し
た後でも外周部に位置しているショートピン１２ａがＮ
Ｇに到ることがない、という極めて好ましい結果が得ら
れた。
信頼性試験を行ったところ、１０００サイクルを経過し
た後でも外周部に位置しているショートピン１２ａがＮ
Ｇに到ることがない、という極めて好ましい結果が得ら
れた。
【００３０】以上の試験結果からも明らかなように、本
実施例によると、窒化アルミニウム多層基板２−プリン
ト配線板間１４での抵抗増大や接続不良等といった不具
合は発生しないということがわかる。
実施例によると、窒化アルミニウム多層基板２−プリン
ト配線板間１４での抵抗増大や接続不良等といった不具
合は発生しないということがわかる。
【００３１】なお、本発明は上記実施例のみに限定され
ることはなく、以下のように変更することが可能であ
る。例えば、 （ａ）図４に示される別例１の窒化アルミニウム多層基
板２０を使用したパッケージ２１のように、ダミーのシ
ョートピン１３をコーナー部Ｃのみに配設するという構
成にしても良い。このような構成であっても、少なくと
も熱応力が最も集中し易いコーナー部Ｃのショートピン
１２ａが保護されることになるという利点がある。ま
た、この構成を採用した場合、使用されるダミーのショ
ートピン１３の本数が少なくて済むため、コスト的にも
安くなる。
ることはなく、以下のように変更することが可能であ
る。例えば、 （ａ）図４に示される別例１の窒化アルミニウム多層基
板２０を使用したパッケージ２１のように、ダミーのシ
ョートピン１３をコーナー部Ｃのみに配設するという構
成にしても良い。このような構成であっても、少なくと
も熱応力が最も集中し易いコーナー部Ｃのショートピン
１２ａが保護されることになるという利点がある。ま
た、この構成を採用した場合、使用されるダミーのショ
ートピン１３の本数が少なくて済むため、コスト的にも
安くなる。
【００３２】（ｂ）実施例に示したダミーのショートピ
ン１３を、例えばショートピン１２，１２ａが突設され
ている領域Ｒの内側に設けることとしても良い。即ち、
図４において二点鎖線で示されるような領域Ｒにダミー
のショートピンを設ければ、その近傍のショートピン１
２ｂに加わる熱応力を分散させることができるからであ
る。
ン１３を、例えばショートピン１２，１２ａが突設され
ている領域Ｒの内側に設けることとしても良い。即ち、
図４において二点鎖線で示されるような領域Ｒにダミー
のショートピンを設ければ、その近傍のショートピン１
２ｂに加わる熱応力を分散させることができるからであ
る。
【００３３】（ｃ）図５に示される別例２の窒化アルミ
ニウム多層基板２２に使用するパッケージ２３のよう
に、電気的接続に関与する接続用端子をバンプ２４と
し、かつその周囲に電気的接続に関与しないダミーのバ
ンプ２５としても良い。この場合、バンプの形成材料と
して、例えば高融点はんだ、銀ろう、タングステン等を
使用することが好適である。
ニウム多層基板２２に使用するパッケージ２３のよう
に、電気的接続に関与する接続用端子をバンプ２４と
し、かつその周囲に電気的接続に関与しないダミーのバ
ンプ２５としても良い。この場合、バンプの形成材料と
して、例えば高融点はんだ、銀ろう、タングステン等を
使用することが好適である。
【００３４】別例２のような構成であっても前記実施例
と同様の作用効果が得られ、前記パッケージ２３のプリ
ント配線板に対する実装信頼性を向上させることができ
る。 （ｄ）図６に示される別例３の窒化アルミニウム多層基
板２６に使用するパッケージ２７のような構成としても
良い。
と同様の作用効果が得られ、前記パッケージ２３のプリ
ント配線板に対する実装信頼性を向上させることができ
る。 （ｄ）図６に示される別例３の窒化アルミニウム多層基
板２６に使用するパッケージ２７のような構成としても
良い。
【００３５】この窒化アルミニウム多層基板２６の場
合、電気的接続に関与する接続用ピン２８，２８ａのう
ち、最外周の接続用ピン２８ａがそれ以外の接続用ピン
２８に比べて小径（０．１５mmφ）なものとなってい
る。この構成であると、温度変化に遭遇したときでも、
熱応力の集中し易い最外周の接続用ピン２８ａ自体が、
ある程度の熱応力を吸収してしまう。よって、接続用ピ
ン２８ａの破壊が未然に回避される。
合、電気的接続に関与する接続用ピン２８，２８ａのう
ち、最外周の接続用ピン２８ａがそれ以外の接続用ピン
２８に比べて小径（０．１５mmφ）なものとなってい
る。この構成であると、温度変化に遭遇したときでも、
熱応力の集中し易い最外周の接続用ピン２８ａ自体が、
ある程度の熱応力を吸収してしまう。よって、接続用ピ
ン２８ａの破壊が未然に回避される。
【００３６】また、接続用ピン２８，２８ａのうち少な
くとも熱応力の集中し易い最外周の接続用ピン２８ａ
を、熱応力の集中し難い接続用ピン２８よりも軟質なも
のとしても良い。つまり、熱応力の集中し難い接続用ピ
ン２８をコバール製としたときには、最外周の接続用ピ
ン２８ａ用の材料として、例えば銅や金等のコバールよ
りも軟質な金属を選択すれば良い。また、これらの金属
ばかりでなく、例えば軟質の合金を選択することも可能
である。
くとも熱応力の集中し易い最外周の接続用ピン２８ａ
を、熱応力の集中し難い接続用ピン２８よりも軟質なも
のとしても良い。つまり、熱応力の集中し難い接続用ピ
ン２８をコバール製としたときには、最外周の接続用ピ
ン２８ａ用の材料として、例えば銅や金等のコバールよ
りも軟質な金属を選択すれば良い。また、これらの金属
ばかりでなく、例えば軟質の合金を選択することも可能
である。
【００３７】更に、熱応力の集中し難い接続用ピン２８
用の金属としてコバール以外のものを選択した場合であ
っても、最外周の接続用ピン２８ａとして同金属よりも
軟質な別の金属を選択すれば良いということになる。
用の金属としてコバール以外のものを選択した場合であ
っても、最外周の接続用ピン２８ａとして同金属よりも
軟質な別の金属を選択すれば良いということになる。
【００３８】（ｅ）図７に示される別例４の窒化アルミ
ニウム多層基板２９を使用したパッケージ３０のよう
に、接続用ピン３１の全てを熱応力を吸収し得る形状に
することも好ましい。即ち、別例４のパッケージ３０の
場合、接続用ピン３１を熱応力を吸収し得る形状にする
ために、同接続用ピン３１を小径（０．１５mmφ）にし
ている。また、前記接続用ピン３１の形状を変更するば
かりでなく、例えば接続用ピン３１等の材料として軟質
な金属である銅等を用いることとしても良い。
ニウム多層基板２９を使用したパッケージ３０のよう
に、接続用ピン３１の全てを熱応力を吸収し得る形状に
することも好ましい。即ち、別例４のパッケージ３０の
場合、接続用ピン３１を熱応力を吸収し得る形状にする
ために、同接続用ピン３１を小径（０．１５mmφ）にし
ている。また、前記接続用ピン３１の形状を変更するば
かりでなく、例えば接続用ピン３１等の材料として軟質
な金属である銅等を用いることとしても良い。
【００３９】（ｆ）窒化アルミニウム多層基板２の上面
のビルドアップ層９は特に必須というわけではなく、不
要な場合には構成から省略することも可能である。ま
た、窒化アルミニウム多層基板２の積層数は任意に変更
することが可能である。
のビルドアップ層９は特に必須というわけではなく、不
要な場合には構成から省略することも可能である。ま
た、窒化アルミニウム多層基板２の積層数は任意に変更
することが可能である。
【００４０】（ｇ）接続用ピンを平坦なパッドにはんだ
付けするという接合方法に代え、例えば窒化アルミニウ
ム多層基板２側の凹部に接続用ピンを挿入するという接
続方法を採用しても良い。
付けするという接合方法に代え、例えば窒化アルミニウ
ム多層基板２側の凹部に接続用ピンを挿入するという接
続方法を採用しても良い。
【００４１】
【発明の効果】以上詳述したように、本発明によれば、
窒化アルミニウム多層基板が表面実装されたガラスエポ
キシ樹脂からなるプリント配線板が高温に晒され熱応力
が発生した時、接続用端子形成領域の外側のコーナー部
のダミー接続用コバール端子側に熱応力を集中させるこ
とによって、電気的接続に関与する接続用端子の破壊が
回避されるため、マザーボードであるプリント配線板に
対する実装信頼性に極めて優れたものとなるという効果
を奏する。
窒化アルミニウム多層基板が表面実装されたガラスエポ
キシ樹脂からなるプリント配線板が高温に晒され熱応力
が発生した時、接続用端子形成領域の外側のコーナー部
のダミー接続用コバール端子側に熱応力を集中させるこ
とによって、電気的接続に関与する接続用端子の破壊が
回避されるため、マザーボードであるプリント配線板に
対する実装信頼性に極めて優れたものとなるという効果
を奏する。
【図１】窒化アルミニウム多層基板を使用した実施例の
パッケージを示す概略縦断面図である。
パッケージを示す概略縦断面図である。
【図２】実施例の窒化アルミニウム多層基板を示す底面
図である。
図である。
【図３】実施例のパッケージをマザーボードであるプリ
ント配線板に実装した状態を示す要部拡大断面図であ
る。
ント配線板に実装した状態を示す要部拡大断面図であ
る。
【図４】別例１の窒化アルミニウム多層基板（パッケー
ジ）を示す底面図である。
ジ）を示す底面図である。
【図５】別例２の窒化アルミニウム多層基板（パッケー
ジ）を示す概略縦断面図である。
ジ）を示す概略縦断面図である。
【図６】別例３の窒化アルミニウム多層基板（パッケー
ジ）を示す概略縦断面図である。
ジ）を示す概略縦断面図である。
【図７】別例４の窒化アルミニウム多層基板（パッケー
ジ）を示す概略縦断面図である。
ジ）を示す概略縦断面図である。
【図８】パッケージを構成する従来の窒化アルミニウム
多層基板を示す一部破断底面図である。
多層基板を示す一部破断底面図である。
【図９】従来のパッケージに対するサーマルサイクル試
験の結果を表したグラフである。
験の結果を表したグラフである。
【図１０】従来のパッケージに対するサーマルショック
試験の結果を表したグラフである。
試験の結果を表したグラフである。
【符号の説明】５…ＬＳＩチップ、７ａ…スルーホール、２１
…パッケ
ージ、２０…窒化アルミニウム多層基板、１２，１２ａ
…接続用端子としてのショートピン、１３…ダミーの接
続用端子としてのダミーのショートピン、１４…プリン
ト配線板。
ージ、２０…窒化アルミニウム多層基板、１２，１２ａ
…接続用端子としてのショートピン、１３…ダミーの接
続用端子としてのダミーのショートピン、１４…プリン
ト配線板。
フロントページの続き
(56)参考文献 特開 昭62−150837（ＪＰ，Ａ)
特開 昭58−53837（ＪＰ，Ａ)
特開 昭49−92548（ＪＰ，Ａ)
特開 平３−71649（ＪＰ，Ａ)
特開 平１−313969（ＪＰ，Ａ)
特開 平２−165661（ＪＰ，Ａ)
特開 平６−216193（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (2)
- 【請求項１】ガラスエポキシ樹脂からなるプリント配線
板上に、複数の接続用端子を介して表面実装される窒化
アルミニウム多層基板において、 前記接続用端子は、窒化アルミニウム多層基板の最下層
に設けられたスルーホールに接合されてなり、前記窒化
アルミニウム多層基板のうち、接続用端子形成領域の外
側のコーナー部にコバール製のダミー接続用端子を設
け、該ダミー接続用端子は前記スルーホールに接合され
てなることを特徴とする窒化アルミニウム多層基板。 - 【請求項２】前記窒化アルミニウム多層基板には、ＬＳ
Ｉチップが搭載されてなる請求項１に記載の窒化アルミ
ニウム多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27579593A JP3432552B2 (ja) | 1993-11-04 | 1993-11-04 | 窒化アルミニウム多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27579593A JP3432552B2 (ja) | 1993-11-04 | 1993-11-04 | 窒化アルミニウム多層基板 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003103314A Division JP3662910B2 (ja) | 2003-04-07 | 2003-04-07 | 窒化アルミニウム多層基板 |
| JP2003103313A Division JP2003264351A (ja) | 2003-04-07 | 2003-04-07 | 窒化アルミニウム多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130909A JPH07130909A (ja) | 1995-05-19 |
| JP3432552B2 true JP3432552B2 (ja) | 2003-08-04 |
Family
ID=17560527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27579593A Expired - Fee Related JP3432552B2 (ja) | 1993-11-04 | 1993-11-04 | 窒化アルミニウム多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432552B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699932B2 (ja) * | 1995-06-21 | 1998-01-19 | 日本電気株式会社 | 半導体装置 |
| JP2803603B2 (ja) * | 1995-09-18 | 1998-09-24 | 日本電気株式会社 | マルチチップパッケージ構造 |
| DE19757612C1 (de) * | 1997-12-23 | 1999-07-08 | Siemens Ag | Hybridschaltung mit einem System zur Wärmeableitung |
| KR100331986B1 (ko) * | 1999-06-03 | 2002-04-10 | 김덕중 | 하면 핀 어레이된 저온 동시 소성 세라믹 모듈 패키지 |
-
1993
- 1993-11-04 JP JP27579593A patent/JP3432552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07130909A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724472A (en) | Semiconductor device | |
| US6232147B1 (en) | Method for manufacturing semiconductor device with pad structure | |
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| US5288944A (en) | Pinned ceramic chip carrier | |
| JP2658672B2 (ja) | Ｉ／ｏピンの修理構造および修理方法 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JP3662910B2 (ja) | 窒化アルミニウム多層基板 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP2003264351A (ja) | 窒化アルミニウム多層基板 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH08255851A (ja) | 半導体用パッケージ | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPS6020597A (ja) | 電子装置およびその製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH0536275Y2 (ja) | ||
| KR20020028018A (ko) | 멀티 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |