JP4033968B2 - 複数チップ混載型半導体装置 - Google Patents
複数チップ混載型半導体装置 Download PDFInfo
- Publication number
- JP4033968B2 JP4033968B2 JP10413298A JP10413298A JP4033968B2 JP 4033968 B2 JP4033968 B2 JP 4033968B2 JP 10413298 A JP10413298 A JP 10413298A JP 10413298 A JP10413298 A JP 10413298A JP 4033968 B2 JP4033968 B2 JP 4033968B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- connection electrode
- semiconductor chip
- metal bump
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップが混載されてパッケージングされてなる複数チップ混載型半導体装置に関する。
【０００２】
【従来の技術】
近年、大規模集積回路（ＬＳＩ）の応用範囲が急速に拡大化し、且つ各応用製品に搭載されるＬＳＩの数量も急速に拡大化している。通常、ＬＳＩは、各応用製品の内部に組み込まれている基板（或いはボード）に搭載されており、同一基板上に複数個のＬＳＩが使用され、且つ当該基板上の配線によって電気的に接続されている。
【０００３】
ところが、ＬＳＩの高集積化が進み、基板上に搭載されるＬＳＩの数量が多くなるにつれて、ＬＳＩ自体の小型化を促進しても、結局基板全体としての面積は増大化し、また配線長も増大化することになる。
【０００４】
そこで、多数のＬＳＩを搭載した基板の総面積を縮小し、且つ複数のＬＳＩ間の配線長を短縮する技術として注目されているものに、いわゆるエンベッデド化技術がある。このエンベッデド化技術とは、異なる機能を有する複数のＬＳＩを同一チップ内に作り込む技術である。例えば、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）とロジックＬＳＩ等のＤＲＡＭ以外のＬＳＩとを同一プロセスで同一基板上に作り込み、１チップ化したものはエンベッデドＤＲＡＭと称されており、また、マイクロコンピュータ、ＤＲＡＭ、リード・オンリー・メモリ（ＲＯＭ）等を組み込み、１チップでシステムとして機能するように作り込まれたＬＳＩはシステムＬＳＩと称される。
【０００５】
しかしながら、エンベッデド化技術を実現するには、通常は異なるウェハプロセスで製造される異種機能部分を同一のプロセスで製造する必要があり、そのためのプロセスを合わせ混み、或いは新たなエンベッデド化専用のプロセス開発が必要となる。新規にプロセスを開発する場合には、更に、当該新規プロセスを基礎としたライブラリーの構築など、設計関連の環境整備も必要となる。従って、エンベッデド化技術を新規に立ち上げる場合、新規プロセス開発や設計環境整備のための費用と時間が必要となり、製造コストの増加や市場投入の遅れといった問題が生じる。
【０００６】
複数ＬＳＩを搭載した基板の総面積を縮小し、且つ複数ＬＳＩ間の配線長を短縮する技術として、エンベッデド化技術が案出される以前から、マルチ・チップ・モジュール（ＭＣＭ）技術が広く実用化されてきた。このＭＣＭ技術は、複数個のベアチップが一つの基板上に搭載され、その基板毎に１パッケージ化されたものである。
【０００７】
ＭＣＭ技術においては、用いられるＬＳＩはそれぞれ別々に製造することが可能であるため、エンベッデド化技術とは異なり、プロセスの合わせ混みや新たなプロセス開発を行う必要がなく、従って、それに伴うコストの増加や市場投入の遅れといった問題は生じない。
【０００８】
しかしながら、このＭＣＭ技術では、複数個のベアチップが平面的に配置されているため、総面積の増加要因となる。この場合、各チップ毎にパッケージングするよりは有利である反面、エンベッデド化技術に比して小型化効果は減少することになる。
【０００９】
なお、リードフレームに搭載された複数の半導体チップについて、インダクタンスを低減させることを目的とした発明の一例が、特開平６−１２０４１５号公報に開示されている。
【００１０】
【発明が解決しようとする課題】
上述のように、エンベッデド化技術及びＭＣＭ技術には、それぞれ一長一短があり、両者の利点のみを有する半導体装置、即ち複数ＬＳＩの総面積の縮小化や複数ＬＳＩの配線長の短縮化を実現するとともに、プロセスの合わせ混み、プロセス開発に伴うコストの増加や市場投入の遅れ等の問題を生ぜしめることのない半導体装置の開発が待たれている現状にある。
【００１１】
そこで本発明は、このような問題を解決するために成されたものであり、複数の異なる機能を有するＬＳＩを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように１パッケージ化することを可能とする複数チップ混載型半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の複数チップ混載型半導体装置は、第１の集積回路及び第１の接続電極を備えた第１の半導体チップと、第２の集積回路及び第２の接続電極を備えた１つ又は複数の第２の半導体チップであって、前記第１の半導体チップと前記第２の半導体チップとは、前記第１の接続電極と前記第２の接続電極とが１個の金属バンプを介して対向し、当該金属バンプにより接続されており、前記第１又は第２の接続電極が、アルミニウム又はその合金からなるとともに、前記金属バンプが金、銅、パラジウム、白金、アルミニウム又はそれらの何れか１種の金属の合金からなるか、前記第１又は第２の接続電極が、銅又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、金又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、パラジウム又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、ニッケル又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、又は、前記第１又は第２の接続電極が、錫合金、鉛合金又はインジウム合金の何れかの半田からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなり、前記第１の半導体チップは、外部の端子と接続するための外部接続電極を有しており、前記第１の半導体チップの前記外部接続電極上に他の金属バンプが設けられており、前記第１の半導体チップの一部及び前記第２の半導体チップの一部がモールド絶縁樹脂で覆われており、前記第１の半導体チップの裏面及び前記第２の半導体チップの裏面は前記モールド絶縁樹脂から露出しており、前記第１の半導体チップの前記外部接続電極上で、前記第１の接続電極と同じ面に設けられた前記他の金属バンプの一部が、前記モールド絶縁樹脂の表面から露出している。
本発明の複数チップ混載型半導体装置は、第１の集積回路及び第１の接続電極を備えた第１の半導体チップと、第２の集積回路及び第２の接続電極を備えた１つ又は複数の第２の半導体チップであって、前記第１の半導体チップと前記第２の半導体チップとは、前記第１の接続電極と前記第２の接続電極とが１個の金属バンプを介して対向し、当該金属バンプにより接続されており、前記第１又は第２の接続電極が、アルミニウム又はその合金からなるとともに、前記金属バンプが金、銅、パラジウム、白金、アルミニウム又はそれらの何れか１種の金属の合金からなるか、前記第１又は第２の接続電極が、銅又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、金又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、パラジウム又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、ニッケル又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、又は、前記第１又は第２の接続電極が、錫合金、鉛合金又はインジウム合金の何れかの半田からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなり、前記第１の半導体チップは、当該第１の半導体チップに形成されたヴィア孔を介して当該第１の半導体チップの裏面に形成された、外部の端子と接続するための外部接続電極を有しており、前記第１の半導体チップの一部及び前記第２の半導体チップの一部がモールド絶縁樹脂で覆われているとともに、前記第１の半導体チップの裏面及び前記第２の半導体チップの裏面は前記モールド絶縁樹脂から露出しており、前記第１の半導体チップの裏面において、前記外部接続電極上に他の金属バンプが設けられており、前記他の金属バンプが前記第１の半導体チップの裏面で外部に露出している。
本発明の一態様では、前記金属バンプが金属ボールバンプである。
本発明の一態様では、前記他の金属バンプは、直径０．８ｍｍ以下の金属ボールを前記外部接続電極に接合することで形成されるものである。
本発明の一態様では、前記金属バンプは、直径２０μｍ〜２５０μｍの金属ボールである。
本発明の一態様では、前記第１の半導体チップがロジックチップであり、前記第２の半導体チップがメモリチップである。
本発明の一態様では、前記第１及び第２の半導体チップが各々異なる機能のメモリチップである。
本発明の複数チップ混載型半導体装置は、第１の集積回路及びアルミニウム又はアルミニウム合金からなる第１の接続電極を備えた第１の半導体チップと、１つ又は複数の第２の集積回路及びアルミニウム又はアルミニウム合金からなる第２の接続電極を備えた第２の半導体チップとを備え、前記第１の半導体チップの第１の接続電極と前記第２の半導体チップの第２の接続電極間に１個の金属バンプを配置して前記第１の半導体チップと前記第２の半導体チップとを接続するとともに、前記第１の接続電極と前記金属バンプ間又は前記第２の接続電極と前記金属バンプ間の少なくとも一方が、前記第１又は第２の接続電極と前記金属バンプの表面材料の間に物理的蒸着法により形成された層を介して接続されており、前記金属バンプが半田であり、前記物理的蒸着法により形成された層がパラジウム合金からなる単層構造、又はチタン合金・パラジウムのこの順の積層構造であるか、前記金属バンプが金合金であり、前記物理的蒸着法により形成された層がクロム・銅・金のこの順の積層構造である。
【００３１】
【作用】
本発明の複数チップ混載型半導体装置は、それぞれ独立の集積回路が形成されてなる第１及び少なくとも１つの第２の半導体チップを備えており（ここで、各第２の半導体チップの集積回路は同一の場合もあれば異なる場合もある。）、第１の半導体チップ上に少なくとも１つの第２の半導体チップが積層されて構成されている。従って、複数のチップを例えば基板上に平面的に配置する場合に比べて、占有する平面積が格段に縮小される。ここで、第１及び第２の半導体チップは、各々の表面の所定位置に設けられた接続電極同士を対向させるように位置付けされて金属バンプによって接続される。このとき、第１の接続電極と金属バンプ間又は第２の接続電極と金属バンプ間の少なくとも一方が、接続電極と金属バンプの表面材料との親和性を改善する材料で形成された層を介して接続される。
【００３２】
この層は、例えば、接続電極の表面に金属バンプの表面材料と親和性の高い金属を蒸着等することにより皮膜を形成する等の手法で実現できる。また、金属バンプに接続電極の表面材料と親和性の高い金属を選択することや、金属バンプの表面に接続電極の表面材料と親和性の高い金属を蒸着等することにより皮膜を形成することによっても同様の効果を得ることができる。
【００３３】
このように、接続電極と金属バンプの材料選択が行われるので、第１及び第２の半導体チップを金属バンプで接続する場合に接続が簡易且つ確実に行われ、諸々の機能を持つ各半導体チップの１チップ化が可能となるとともに、更なる小型化が容易に実現する。
【００３４】
【発明の実施の形態】
以下、本発明を適用したいくつかの好適な実施形態を図面を用いて詳細に説明する。
【００３５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態の半導体装置の主要部分を示す断面図である。この半導体装置は、図１（ａ）に示すように、半導体チップ１と半導体チップ２とが互いに表面を対向させ積層チップ１１とされてなるものである。
【００３６】
半導体チップ１は、サイズが９ｍｍ×９ｍｍであり、その表面にロジック回路３が形成されてなるロジックＬＳＩであり、半導体チップ２と接続するための接続電極４を備えている。当該接続電極４は、半導体チップ１の対向する２辺に沿って各々所定間隔をもって並列している。更に、半導体チップ１の表面には、接続電極４の外方に外部と接続するための外部接続電極５が形成されている。これら接続電極４及び外部接続電極５は、共にアルミニウム合金を材料として形成されている。
【００３７】
半導体チップ２は、サイズが９ｍｍ×９ｍｍであり、その表面にメモリ回路８が形成されてなるメモリＬＳＩ、例えばＤＲＡＭであり、半導体チップ１と接続するための接続電極６を半導体チップ１の接続電極４に対応する位置に備えている。接続電極６も、接続電極４と同様に、アルミニウム合金を材料として形成されている。複数の接続電極６が形成されている様子を図１（ｂ）に示す。なお、半導体チップ１，２の表面の電極４，５，６を除く部位には、絶縁性のパッシベーション膜（不図示）が形成されている。
【００３８】
そして、半導体チップ１と半導体チップ２とが、接続電極４と接続電極６が対向するように金属バンプ、ここでは金属ボール７を介して当該金属ボール７により接続されて積層チップ１１が構成されている。この金属ボール７は、直径約８０μｍで材料が純度９５％の金合金からなるものである。金（合金）は、アルミニウム（合金）との親和性に優れていることが知られており、良好な接合が得られる。
【００３９】
ここで、接続電極４，６と金属ボール７との接合は熱圧着により行われる。この場合、先ず金属ボール７を半導体チップ１の接続電極４に接合させた後、半導体チップ１，２の位置合わせをして金属ボール７を接続電極６と接合する。半導体チップ１への接合時には、予め接続電極４の位置に対応した部位に穴を開けた吸着配列板の裏側を真空減圧して、金属ボール７をその穴に吸着保持し、半導体チップ１に位置合わせをした後に一括接合する。このとき、接合温度を３００℃とし、半導体チップ１の接続電極４に金属ボール７を接合するときの圧力を金属ボール７の１個あたり１０ｇとし、半導体チップ２の接続電極６に接合する際には１個あたり４０ｇとする。ここで、金属ボール７を最初に接続電極４に接合するとしたが、逆に最初に半導体チップ２の接続電極６に接合するようにしてもよい。
【００４０】
半導体チップ１，２を接合した際に、両者の間には例えば４０μｍ程度の隙間が生じる。この隙間を、絶縁樹脂、絶縁テープ、絶縁性粒子が混入された樹脂及び絶縁性粒子が混入されたテープから選ばれた１種により埋め込むようにしてもよい。
【００４１】
ここで、製造された積層チップ１１について、半導体チップ１の外部接続電極５に所定のプローブを接続して、接続電極６の隣接する１組毎の接続の優良性を電気的に検査したところ、いずれの電極についても接続不良は観察されず、極めて良好な接続状態であることが分かった。
【００４２】
なお、アルミニウム合金を接続電極の材料として用い、それと親和性に優れた金合金を金属ボールの材料に用いたが、この組み合わせに限定されることはない。例えば、接続電極の材料がアルミニウム（合金）である場合には、金属ボールの材料は金（合金）の他に銅（合金）やパラジウム（合金）、白金（合金）、アルミニウム（合金）が好適である。また、接続電極の材料を銅（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料を金（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料をパラジウム（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料をニッケル（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料を半田（錫合金、鉛合金、インジウム合金等）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）、ニッケル（合金）が好適である。
【００４３】
上記のような組み合わせを選択することで、接続電極間の信頼性の高い接合が可能となる。それぞれの半導体チップは、集積回路、接続電極の材料が同一でも、異なっていても良く、金属バンプ（ボール）の材料と接続電極の材料との組み合わせが、上記のうちのいずれかであれば良い。また、例えばアルミニウム（合金）と半田とは濡れ性に劣るので、半田と濡れ性の良いパラジウム合金を物理的蒸着法等により接続電極の表面に被着させて、濡れ性向上のための下地膜を形成すればよい。
【００４４】
更に、接続電極と金属ボールとの接合が困難であったり、或いは更に接合性を向上させたい場合には、異方性導電膜や導電ペースト等を介して両者を接続することも可能である。
【００４５】
更に、金属ボールの表面のみに接続電極との組み合わせで最適な金属を被着させることで、接続電極との接合性を更に向上させることも可能である。
【００４６】
また、半導体チップ１，２に搭載する集積回路の組み合わせとしては、上記の場合に限定されることなく、例えば相異なるメモリＬＳＩとしてもよい。メモリＬＳＩとしては、ＤＲＡＭの他、ＳＲＡＭやフラッシュメモリ等がある。ＳＲＡＭとＤＲＡＭを組み合わせた場合、例えばメモリを必要とするデータ処理用ＬＳＩと併用することが考えられる。この場合、使用頻度が高く、頻繁に記憶内容を変更しながら高速で処理するデータについてはＳＲＡＭを使用し、高速性よりは大容量の記憶保持が必要なデータについてはＤＲＡＭに記憶しておくことが可能となる。
【００４７】
また、ＳＲＡＭとフラッシュメモリを組み合わせた場合、例えばあるプログラムに従って信号を高速処理する信号処理用ＬＳＩと併用することが考えられる。この場合、プログラムをフラッシュメモリに格納しておくと、電源を切ってもプログラムは消去されないため、同じプログラム処理が可能となる。そして、その間の処理中の信号の一時的な記憶にはＳＲＡＭを使用すればよい。
【００４８】
更に、図１では、半導体チップ１，２に設ける集積回路、ここではロジック回路３やメモリ回路８を接続電極４，５の直下を除く部位に形成した例を示したが、これは金合金からなる金属ボール７を用いるためであって、例えば半田からなる金属ボールを用いれば、熱圧着が不要となるため、接続電極４，５の直下にも集積回路を形成することが可能となる。
【００４９】
また、本実施形態で半導体チップ１に搭載する半導体チップ２は１つに限定されるものではなく、図１（ｃ）に示すように、サイズの大きな半導体チップ１上に２つの半導体チップ２（相異なる集積回路が形成されたものでもよい。）を併設してもよい。
【００５０】
そして、図２に示すように、積層チップ１１を基板１２に搭載する。基板１２の表面にはボンディングパッド１３が設けられている。この基板１２としては、セラミクス基板、絶縁テープ基板、リードフレーム等が考えられる。この場合、半導体チップ１の裏面を基板１２の表面に接着剤等により固定し、半導体チップ１の外部接続電極５とボンディングパッド１３とを金ワイヤ１４を用いてワイヤボンディング法により接続する。そして、図３に示すように、エポキシ系の絶縁樹脂１５により複合チップ１１の全面及び基板１２の一部を残した全面をモールドすることにより、本実施形態の半導体装置となる。ここで、モールド用の絶縁樹脂１５中のＳｉＯ2 粒子であるフィラーは、径の小さい２０μｍ以下のものを使用して、半導体チップ１間の隙間（上記の如く４０μｍ程度となる。なお、この場合には当該隙間に絶縁テープ等を埋め込む必要はない。）に十分に充填されることが確認された。
【００５１】
以上説明したように、第１の実施形態の半導体装置は、それぞれ独立の集積回路が形成されてなる半導体チップ１，２を備えており、半導体チップ１上に半導体チップ２が積層されて構成されている。従って、複数のチップを例えば基板上に平面的に配置する場合に比べて、占有する平面積が格段に縮小される。ここで、半導体チップ１，２は、各々の表面の所定位置に設けられた接続電極４，６同士を対向させるように、当該接続電極材料と親和性のある金属バンプ、例えば金属ボール７を介してこれにより両者が接続されている。従って、各半導体チップ１，２間の配線長は殆ど無視し得るほど短く、諸々の機能を持つ各半導体チップの１チップ化が可能となるとともに、更なる小型化が容易に実現する。
【００５２】
従って、第１の実施形態の半導体装置によれば、複数の異なる機能を有するＬＳＩを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように１パッケージ化することが可能となる。
【００５３】
以下、第１の実施形態の半導体装置のいくつかの変形例について説明する。なお、第１の実施形態の半導体装置に対応する構成部材等については同符号を記して説明を省略する。
【００５４】
−変形例１−
先ず、変形例１の半導体装置について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、複合チップ１１の樹脂封止法等が異なる。この半導体装置においては、図４（ａ）に示すように、複合チップ１１の半導体チップ１，２の寸法が第１の実施形態のそれと若干異なり、半導体チップ１が１２ｍｍ×１２ｍｍ、半導体チップ２が５ｍｍ×５ｍｍのサイズとされている。
【００５５】
半導体チップ１に形成された接続電極４及び外部接続電極５は、第１の実施形態のそれと同様にそれぞれアルミニウム合金からなるが、各々の接続電極４，５はチップ表面から外側に向かって順にクロム（Ｃｒ）、Ｃｕ（銅）、Ａｕ（金）の順に濡れ性向上のための下地膜（不図示）が形成されている。そして、接続電極４のＡｕ面と金合金からなる金属ボール７が接合されるとともに、他方で半導体チップ２のアルミニウム合金からなる接続電極６と当該金属ボール７が接合されている。
【００５６】
更に、外部接続電極５には、金属ボール７より大きな直径の半田からなる金属ボール１６が接合されている。ここで、金属ボール７が直径６０μｍであり、金属ボール１６が直径５００μｍとされている。金属ボール７については上述のように熱圧着により接続電極４，６と接合し、金属ボール１６については先ずフラックスの粘着力を利用して外部接続電極５上に固定した後、半導体チップ１を半田の融点である１８３℃以上に加熱し、金属ボール１６を外部接続電極５にリフローにより接合する。
【００５７】
そして、半導体チップ１，２間を充填するとともに、図４（ａ）のように、金属ボール１６の先端部位が露出するようにエポキシ系の絶縁樹脂１５で覆う。ここで、絶縁樹脂１５の表面から露出する金属ボール１６が外部接続用のバンプとして機能することになる。また、半導体チップ２の裏面を露出させることにより、放熱性を向上させることができる。
【００５８】
なお、この変形例１では、半導体チップ１の代わりに集積回路の形成されていない基板を用いる場合にも適用可能である。また、各金属ボールの材料についても、第１の実施形態で述べたような諸々の材料を用いてもよい。
【００５９】
この変形例１の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、絶縁樹脂１５で封止された複合チップ１１を例えば外部の基板と接続する場合に、露出した金属ボール１６で接続できるため、更なる配線長の短縮化、ひいては装置全体の小型化に大幅に寄与することが可能となる。
【００６０】
また、図４（ｂ）に示すように、外部接続電極５を半導体チップ１に形成されたヴィア孔を介して当該半導体チップ１の裏面に形成し、この外部接続電極５に金属ボール１６を接合するようにしてもよい。
【００６１】
−変形例２−
次に、変形例２の半導体装置について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、複合チップ１１を搭載する基板が異なる。この半導体装置は、図５に示すように、リード・オン・チップ（ＬＯＣ）方式又はＴＡＢテープで形成されるものであり、半導体チップ１の外部接続電極５とリードフレーム又はＴＡＢテープのインナーリード１８が例えば半田を材料とするスタッドバンプ１９により接合されている。ここで、インナーリード１８はポリイミド等からなる絶縁テープ１７により固定されて位置規制がなされている。
【００６２】
なお、図６に示すように、スタッドバンプ１９の代わりに、金属ボール２０を用いて接合を行うようにしても好適である。
【００６３】
この変形例２の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、ＬＯＣ構造とすることにより、比較的小さなパッケージに大型化した半導体チップを収納して高密度の実装を図ることが可能となる。
【００６４】
−変形例３−
次に、変形例３の半導体装置について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、更に異なる半導体チップが搭載される点で異なる。この半導体装置は、図７に示すように、半導体チップ１，２が接合されてなる複合チップ１１において、半導体チップ２上に互いに裏面同士で固定されるように半導体チップ３１が設けられている。
【００６５】
半導体チップ３１は、半導体チップ１，２と同様に、その表面にロジック回路又はメモリ回路である集積回路２１が形成されてなるＬＳＩであり、外部と接続するためのアルミニウム合金を材料としたボンディングパッド２２が形成されている。また、半導体チップ１の表面には、半導体チップ３１の外部接続電極２２と接続するためのボンディングパッド２３が設けられている。
【００６６】
そして、半導体チップ３１と半導体チップ２とが裏面同士で所定のダイペーストにより接着固定されており、半導体チップ３１のボンディングパッド２２と半導体チップ１のボンディングパッド２３とが金ワイヤ１４を用いたワイヤボンディング法により接続されている。
【００６７】
なお、半導体チップ１の代わりに集積回路の形成されていない基板を用いる場合にも適用可能である。また、金属ボールの材料についても、第１の実施形態で述べたような諸々の材料を用いてもよい。
【００６８】
この変形例３の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、複合チップ１１上に半導体チップ３１を更に積層しても、小型化を損なうことなく高集積化を図ることが可能となる。
【００６９】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。この第２の実施形態の半導体装置は、第１の実施形態のそれとほぼ同様の複合チップ１１を有するが、半導体チップ１，２の接合が若干異なる。なお、第１の実施形態と同一の構成部材等については同符号を記して説明を省略する。図８は、第２の実施形態の半導体装置の主要部分を示す断面図である。なお、半導体チップ１のサイズは第１の実施形態と同様で１０ｍｍ×１０ｍｍであり、半導体チップ２のサイズは７ｍｍ×７ｍｍである。
【００７０】
半導体チップ２のアルミニウム合金からなる接続電極６上には、直径約６０μｍの金合金からなる金属ボール７が接合されている。半導体チップ１のアルミニウム合金からなる接続電極４の表面には、チタン（Ｔｉ）合金、パラジウム（Ｐｄ）の順に表面処理が施されており、最表層のパラジウム上に直径約６０μｍの半田からなる金属ボール３２が溶融接合されている。そして、金属ボール７と金属ボール３２とが位置合わせされ、２５０℃以上の温度で加熱しながら金属ボール７，３２が接合される。
【００７１】
なお、接合する２種の金属ボールの材料については、金合金と半田に限定されるものではなく、親和性に優れた組み合わせであれば、例えば第１の実施形態で例示したような他の金属（合金）でもよい。
【００７２】
そして、図９に示すように、積層チップ１１を例えばＬＯＣ構造のリードフレーム又はＴＡＢテープに搭載する。この場合、リードフレーム又はＴＡＢテープのインナーリード１８と半導体チップ１の外部接続電極５とが、金合金からなる金属ボール３３により接合されている。なお、金属ボール３３の材料としては、金合金の他に銅（合金）や半田等を用いてもよく、更には金属ボールの代わりにスタッドバンプ又はメッキバンプを用いてもよい。
【００７３】
第２の実施形態の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、半導体チップ１，２に設ける接続電極の材料に対する規制が緩和され、選択幅を拡大させることが可能となる。また、２種の金属ボールを接合に用いることで、半導体チップ１，２間の離間距離（隙間）が配線長には影響しない限度内で若干大きくなり、例えば半導体チップ１，２に熱膨張が生じても短絡等の発生が回避される。従って、製品の信頼性の向上により一層寄与することになる。
【００７４】
−変形例−
ここで、第２の実施形態の半導体装置の変形例について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、リードフレーム又はＴＡＢテープへの搭載の仕方が異なる。なお、第２の実施形態の半導体装置に対応する構成部材等については同符号を記して説明を省略する。
【００７５】
この変形例の半導体装置においては、製造した複合チップ１１をリードフレームに搭載するのではなく、複合チップ１１の形成時に同時にインナーリード１８との接続が行われる。即ち、この半導体装置においては、図１０に示すように、半導体チップ１の接続電極４上の金属ボール４１と、半導体チップ２の接続電極６上の金属ボール４２とが、インナーリード１８を介して当該インナーリード１８を狭持するように溶融接合されている。なお、金属ボール４１，４２の材料としては、金合金や半田、又は第１の実施形態で述べた各種金属（合金）を用いることが可能である。
【００７６】
この変形例の半導体装置によれば、既述した第１及び第２の実施形態の半導体装置の奏する作用・効果に加えて、半導体チップ１に外部接続電極を設ける必要がないため、半導体チップ１の占有面積を縮小することが可能であり、例えば半導体チップ２と同等のサイズとすることができる。従って、半導体装置の更なる小型化に貢献することが可能となる。
【００７７】
【発明の効果】
本発明によれば、複数の異なる機能を有するＬＳＩを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように１パッケージ化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置の主要構成を示す模式図である。
【図２】本発明の第１の実施形態による半導体装置において、複合チップが基板に搭載された様子を示す概略断面図である。
【図３】本発明の第１の実施形態による半導体装置において、基板に搭載された複合チップがモールド樹脂によりパッケージングされた様子を示す概略断面図である。
【図４】本発明の第１の実施形態による変形例１の半導体装置の主要構成を示す概略断面図である。
【図５】本発明の第１の実施形態による変形例２の半導体装置の主要構成を示す概略断面図である。
【図６】本発明の第１の実施形態による変形例２の半導体装置の他の例の主要構成を示す概略断面図である。
【図７】本発明の第１の実施形態による変形例３の半導体装置の主要構成を示す概略断面図である。
【図８】本発明の第１の実施形態による半導体装置の主要構成を示す概略断面図である。
【図９】本発明の第２の実施形態による半導体装置において、複合チップが基板に搭載された様子を示す概略断面図である。
【図１０】本発明の第２の実施形態による変形例の半導体装置の主要構成を示す概略断面図である。
【符号の説明】
１，２，３１ 半導体チップ
３ ロジック回路
４，６ 接続端子
５ 外部接続端子
７，１６，２０，３２，３３，４１，４２ 金属ボール
８ メモリ回路
１１ 積層チップ
１２，１７ 基板
１３，２２，２３ ボンディングパッド
１４ 金ワイヤ
１５ 絶縁樹脂
１７ 絶縁テープ
１８ インナーリード
１９ スタッドバンプ
２１ 集積回路
【発明の属する技術分野】
本発明は、複数の半導体チップが混載されてパッケージングされてなる複数チップ混載型半導体装置に関する。
【０００２】
【従来の技術】
近年、大規模集積回路（ＬＳＩ）の応用範囲が急速に拡大化し、且つ各応用製品に搭載されるＬＳＩの数量も急速に拡大化している。通常、ＬＳＩは、各応用製品の内部に組み込まれている基板（或いはボード）に搭載されており、同一基板上に複数個のＬＳＩが使用され、且つ当該基板上の配線によって電気的に接続されている。
【０００３】
ところが、ＬＳＩの高集積化が進み、基板上に搭載されるＬＳＩの数量が多くなるにつれて、ＬＳＩ自体の小型化を促進しても、結局基板全体としての面積は増大化し、また配線長も増大化することになる。
【０００４】
そこで、多数のＬＳＩを搭載した基板の総面積を縮小し、且つ複数のＬＳＩ間の配線長を短縮する技術として注目されているものに、いわゆるエンベッデド化技術がある。このエンベッデド化技術とは、異なる機能を有する複数のＬＳＩを同一チップ内に作り込む技術である。例えば、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）とロジックＬＳＩ等のＤＲＡＭ以外のＬＳＩとを同一プロセスで同一基板上に作り込み、１チップ化したものはエンベッデドＤＲＡＭと称されており、また、マイクロコンピュータ、ＤＲＡＭ、リード・オンリー・メモリ（ＲＯＭ）等を組み込み、１チップでシステムとして機能するように作り込まれたＬＳＩはシステムＬＳＩと称される。
【０００５】
しかしながら、エンベッデド化技術を実現するには、通常は異なるウェハプロセスで製造される異種機能部分を同一のプロセスで製造する必要があり、そのためのプロセスを合わせ混み、或いは新たなエンベッデド化専用のプロセス開発が必要となる。新規にプロセスを開発する場合には、更に、当該新規プロセスを基礎としたライブラリーの構築など、設計関連の環境整備も必要となる。従って、エンベッデド化技術を新規に立ち上げる場合、新規プロセス開発や設計環境整備のための費用と時間が必要となり、製造コストの増加や市場投入の遅れといった問題が生じる。
【０００６】
複数ＬＳＩを搭載した基板の総面積を縮小し、且つ複数ＬＳＩ間の配線長を短縮する技術として、エンベッデド化技術が案出される以前から、マルチ・チップ・モジュール（ＭＣＭ）技術が広く実用化されてきた。このＭＣＭ技術は、複数個のベアチップが一つの基板上に搭載され、その基板毎に１パッケージ化されたものである。
【０００７】
ＭＣＭ技術においては、用いられるＬＳＩはそれぞれ別々に製造することが可能であるため、エンベッデド化技術とは異なり、プロセスの合わせ混みや新たなプロセス開発を行う必要がなく、従って、それに伴うコストの増加や市場投入の遅れといった問題は生じない。
【０００８】
しかしながら、このＭＣＭ技術では、複数個のベアチップが平面的に配置されているため、総面積の増加要因となる。この場合、各チップ毎にパッケージングするよりは有利である反面、エンベッデド化技術に比して小型化効果は減少することになる。
【０００９】
なお、リードフレームに搭載された複数の半導体チップについて、インダクタンスを低減させることを目的とした発明の一例が、特開平６−１２０４１５号公報に開示されている。
【００１０】
【発明が解決しようとする課題】
上述のように、エンベッデド化技術及びＭＣＭ技術には、それぞれ一長一短があり、両者の利点のみを有する半導体装置、即ち複数ＬＳＩの総面積の縮小化や複数ＬＳＩの配線長の短縮化を実現するとともに、プロセスの合わせ混み、プロセス開発に伴うコストの増加や市場投入の遅れ等の問題を生ぜしめることのない半導体装置の開発が待たれている現状にある。
【００１１】
そこで本発明は、このような問題を解決するために成されたものであり、複数の異なる機能を有するＬＳＩを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように１パッケージ化することを可能とする複数チップ混載型半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の複数チップ混載型半導体装置は、第１の集積回路及び第１の接続電極を備えた第１の半導体チップと、第２の集積回路及び第２の接続電極を備えた１つ又は複数の第２の半導体チップであって、前記第１の半導体チップと前記第２の半導体チップとは、前記第１の接続電極と前記第２の接続電極とが１個の金属バンプを介して対向し、当該金属バンプにより接続されており、前記第１又は第２の接続電極が、アルミニウム又はその合金からなるとともに、前記金属バンプが金、銅、パラジウム、白金、アルミニウム又はそれらの何れか１種の金属の合金からなるか、前記第１又は第２の接続電極が、銅又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、金又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、パラジウム又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、ニッケル又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、又は、前記第１又は第２の接続電極が、錫合金、鉛合金又はインジウム合金の何れかの半田からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなり、前記第１の半導体チップは、外部の端子と接続するための外部接続電極を有しており、前記第１の半導体チップの前記外部接続電極上に他の金属バンプが設けられており、前記第１の半導体チップの一部及び前記第２の半導体チップの一部がモールド絶縁樹脂で覆われており、前記第１の半導体チップの裏面及び前記第２の半導体チップの裏面は前記モールド絶縁樹脂から露出しており、前記第１の半導体チップの前記外部接続電極上で、前記第１の接続電極と同じ面に設けられた前記他の金属バンプの一部が、前記モールド絶縁樹脂の表面から露出している。
本発明の複数チップ混載型半導体装置は、第１の集積回路及び第１の接続電極を備えた第１の半導体チップと、第２の集積回路及び第２の接続電極を備えた１つ又は複数の第２の半導体チップであって、前記第１の半導体チップと前記第２の半導体チップとは、前記第１の接続電極と前記第２の接続電極とが１個の金属バンプを介して対向し、当該金属バンプにより接続されており、前記第１又は第２の接続電極が、アルミニウム又はその合金からなるとともに、前記金属バンプが金、銅、パラジウム、白金、アルミニウム又はそれらの何れか１種の金属の合金からなるか、前記第１又は第２の接続電極が、銅又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、金又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、パラジウム又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、前記第１又は第２の接続電極が、ニッケル又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、又は、前記第１又は第２の接続電極が、錫合金、鉛合金又はインジウム合金の何れかの半田からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなり、前記第１の半導体チップは、当該第１の半導体チップに形成されたヴィア孔を介して当該第１の半導体チップの裏面に形成された、外部の端子と接続するための外部接続電極を有しており、前記第１の半導体チップの一部及び前記第２の半導体チップの一部がモールド絶縁樹脂で覆われているとともに、前記第１の半導体チップの裏面及び前記第２の半導体チップの裏面は前記モールド絶縁樹脂から露出しており、前記第１の半導体チップの裏面において、前記外部接続電極上に他の金属バンプが設けられており、前記他の金属バンプが前記第１の半導体チップの裏面で外部に露出している。
本発明の一態様では、前記金属バンプが金属ボールバンプである。
本発明の一態様では、前記他の金属バンプは、直径０．８ｍｍ以下の金属ボールを前記外部接続電極に接合することで形成されるものである。
本発明の一態様では、前記金属バンプは、直径２０μｍ〜２５０μｍの金属ボールである。
本発明の一態様では、前記第１の半導体チップがロジックチップであり、前記第２の半導体チップがメモリチップである。
本発明の一態様では、前記第１及び第２の半導体チップが各々異なる機能のメモリチップである。
本発明の複数チップ混載型半導体装置は、第１の集積回路及びアルミニウム又はアルミニウム合金からなる第１の接続電極を備えた第１の半導体チップと、１つ又は複数の第２の集積回路及びアルミニウム又はアルミニウム合金からなる第２の接続電極を備えた第２の半導体チップとを備え、前記第１の半導体チップの第１の接続電極と前記第２の半導体チップの第２の接続電極間に１個の金属バンプを配置して前記第１の半導体チップと前記第２の半導体チップとを接続するとともに、前記第１の接続電極と前記金属バンプ間又は前記第２の接続電極と前記金属バンプ間の少なくとも一方が、前記第１又は第２の接続電極と前記金属バンプの表面材料の間に物理的蒸着法により形成された層を介して接続されており、前記金属バンプが半田であり、前記物理的蒸着法により形成された層がパラジウム合金からなる単層構造、又はチタン合金・パラジウムのこの順の積層構造であるか、前記金属バンプが金合金であり、前記物理的蒸着法により形成された層がクロム・銅・金のこの順の積層構造である。
【００３１】
【作用】
本発明の複数チップ混載型半導体装置は、それぞれ独立の集積回路が形成されてなる第１及び少なくとも１つの第２の半導体チップを備えており（ここで、各第２の半導体チップの集積回路は同一の場合もあれば異なる場合もある。）、第１の半導体チップ上に少なくとも１つの第２の半導体チップが積層されて構成されている。従って、複数のチップを例えば基板上に平面的に配置する場合に比べて、占有する平面積が格段に縮小される。ここで、第１及び第２の半導体チップは、各々の表面の所定位置に設けられた接続電極同士を対向させるように位置付けされて金属バンプによって接続される。このとき、第１の接続電極と金属バンプ間又は第２の接続電極と金属バンプ間の少なくとも一方が、接続電極と金属バンプの表面材料との親和性を改善する材料で形成された層を介して接続される。
【００３２】
この層は、例えば、接続電極の表面に金属バンプの表面材料と親和性の高い金属を蒸着等することにより皮膜を形成する等の手法で実現できる。また、金属バンプに接続電極の表面材料と親和性の高い金属を選択することや、金属バンプの表面に接続電極の表面材料と親和性の高い金属を蒸着等することにより皮膜を形成することによっても同様の効果を得ることができる。
【００３３】
このように、接続電極と金属バンプの材料選択が行われるので、第１及び第２の半導体チップを金属バンプで接続する場合に接続が簡易且つ確実に行われ、諸々の機能を持つ各半導体チップの１チップ化が可能となるとともに、更なる小型化が容易に実現する。
【００３４】
【発明の実施の形態】
以下、本発明を適用したいくつかの好適な実施形態を図面を用いて詳細に説明する。
【００３５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態の半導体装置の主要部分を示す断面図である。この半導体装置は、図１（ａ）に示すように、半導体チップ１と半導体チップ２とが互いに表面を対向させ積層チップ１１とされてなるものである。
【００３６】
半導体チップ１は、サイズが９ｍｍ×９ｍｍであり、その表面にロジック回路３が形成されてなるロジックＬＳＩであり、半導体チップ２と接続するための接続電極４を備えている。当該接続電極４は、半導体チップ１の対向する２辺に沿って各々所定間隔をもって並列している。更に、半導体チップ１の表面には、接続電極４の外方に外部と接続するための外部接続電極５が形成されている。これら接続電極４及び外部接続電極５は、共にアルミニウム合金を材料として形成されている。
【００３７】
半導体チップ２は、サイズが９ｍｍ×９ｍｍであり、その表面にメモリ回路８が形成されてなるメモリＬＳＩ、例えばＤＲＡＭであり、半導体チップ１と接続するための接続電極６を半導体チップ１の接続電極４に対応する位置に備えている。接続電極６も、接続電極４と同様に、アルミニウム合金を材料として形成されている。複数の接続電極６が形成されている様子を図１（ｂ）に示す。なお、半導体チップ１，２の表面の電極４，５，６を除く部位には、絶縁性のパッシベーション膜（不図示）が形成されている。
【００３８】
そして、半導体チップ１と半導体チップ２とが、接続電極４と接続電極６が対向するように金属バンプ、ここでは金属ボール７を介して当該金属ボール７により接続されて積層チップ１１が構成されている。この金属ボール７は、直径約８０μｍで材料が純度９５％の金合金からなるものである。金（合金）は、アルミニウム（合金）との親和性に優れていることが知られており、良好な接合が得られる。
【００３９】
ここで、接続電極４，６と金属ボール７との接合は熱圧着により行われる。この場合、先ず金属ボール７を半導体チップ１の接続電極４に接合させた後、半導体チップ１，２の位置合わせをして金属ボール７を接続電極６と接合する。半導体チップ１への接合時には、予め接続電極４の位置に対応した部位に穴を開けた吸着配列板の裏側を真空減圧して、金属ボール７をその穴に吸着保持し、半導体チップ１に位置合わせをした後に一括接合する。このとき、接合温度を３００℃とし、半導体チップ１の接続電極４に金属ボール７を接合するときの圧力を金属ボール７の１個あたり１０ｇとし、半導体チップ２の接続電極６に接合する際には１個あたり４０ｇとする。ここで、金属ボール７を最初に接続電極４に接合するとしたが、逆に最初に半導体チップ２の接続電極６に接合するようにしてもよい。
【００４０】
半導体チップ１，２を接合した際に、両者の間には例えば４０μｍ程度の隙間が生じる。この隙間を、絶縁樹脂、絶縁テープ、絶縁性粒子が混入された樹脂及び絶縁性粒子が混入されたテープから選ばれた１種により埋め込むようにしてもよい。
【００４１】
ここで、製造された積層チップ１１について、半導体チップ１の外部接続電極５に所定のプローブを接続して、接続電極６の隣接する１組毎の接続の優良性を電気的に検査したところ、いずれの電極についても接続不良は観察されず、極めて良好な接続状態であることが分かった。
【００４２】
なお、アルミニウム合金を接続電極の材料として用い、それと親和性に優れた金合金を金属ボールの材料に用いたが、この組み合わせに限定されることはない。例えば、接続電極の材料がアルミニウム（合金）である場合には、金属ボールの材料は金（合金）の他に銅（合金）やパラジウム（合金）、白金（合金）、アルミニウム（合金）が好適である。また、接続電極の材料を銅（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料を金（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料をパラジウム（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料をニッケル（合金）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）が好適である。更に、接続電極の材料を半田（錫合金、鉛合金、インジウム合金等）としても良く、この場合には金属ボールの材料は金（合金）や銅（合金）、アルミニウム（合金）、パラジウム（合金）、白金（合金）、半田（錫合金、鉛合金、インジウム合金等）、ニッケル（合金）が好適である。
【００４３】
上記のような組み合わせを選択することで、接続電極間の信頼性の高い接合が可能となる。それぞれの半導体チップは、集積回路、接続電極の材料が同一でも、異なっていても良く、金属バンプ（ボール）の材料と接続電極の材料との組み合わせが、上記のうちのいずれかであれば良い。また、例えばアルミニウム（合金）と半田とは濡れ性に劣るので、半田と濡れ性の良いパラジウム合金を物理的蒸着法等により接続電極の表面に被着させて、濡れ性向上のための下地膜を形成すればよい。
【００４４】
更に、接続電極と金属ボールとの接合が困難であったり、或いは更に接合性を向上させたい場合には、異方性導電膜や導電ペースト等を介して両者を接続することも可能である。
【００４５】
更に、金属ボールの表面のみに接続電極との組み合わせで最適な金属を被着させることで、接続電極との接合性を更に向上させることも可能である。
【００４６】
また、半導体チップ１，２に搭載する集積回路の組み合わせとしては、上記の場合に限定されることなく、例えば相異なるメモリＬＳＩとしてもよい。メモリＬＳＩとしては、ＤＲＡＭの他、ＳＲＡＭやフラッシュメモリ等がある。ＳＲＡＭとＤＲＡＭを組み合わせた場合、例えばメモリを必要とするデータ処理用ＬＳＩと併用することが考えられる。この場合、使用頻度が高く、頻繁に記憶内容を変更しながら高速で処理するデータについてはＳＲＡＭを使用し、高速性よりは大容量の記憶保持が必要なデータについてはＤＲＡＭに記憶しておくことが可能となる。
【００４７】
また、ＳＲＡＭとフラッシュメモリを組み合わせた場合、例えばあるプログラムに従って信号を高速処理する信号処理用ＬＳＩと併用することが考えられる。この場合、プログラムをフラッシュメモリに格納しておくと、電源を切ってもプログラムは消去されないため、同じプログラム処理が可能となる。そして、その間の処理中の信号の一時的な記憶にはＳＲＡＭを使用すればよい。
【００４８】
更に、図１では、半導体チップ１，２に設ける集積回路、ここではロジック回路３やメモリ回路８を接続電極４，５の直下を除く部位に形成した例を示したが、これは金合金からなる金属ボール７を用いるためであって、例えば半田からなる金属ボールを用いれば、熱圧着が不要となるため、接続電極４，５の直下にも集積回路を形成することが可能となる。
【００４９】
また、本実施形態で半導体チップ１に搭載する半導体チップ２は１つに限定されるものではなく、図１（ｃ）に示すように、サイズの大きな半導体チップ１上に２つの半導体チップ２（相異なる集積回路が形成されたものでもよい。）を併設してもよい。
【００５０】
そして、図２に示すように、積層チップ１１を基板１２に搭載する。基板１２の表面にはボンディングパッド１３が設けられている。この基板１２としては、セラミクス基板、絶縁テープ基板、リードフレーム等が考えられる。この場合、半導体チップ１の裏面を基板１２の表面に接着剤等により固定し、半導体チップ１の外部接続電極５とボンディングパッド１３とを金ワイヤ１４を用いてワイヤボンディング法により接続する。そして、図３に示すように、エポキシ系の絶縁樹脂１５により複合チップ１１の全面及び基板１２の一部を残した全面をモールドすることにより、本実施形態の半導体装置となる。ここで、モールド用の絶縁樹脂１５中のＳｉＯ2 粒子であるフィラーは、径の小さい２０μｍ以下のものを使用して、半導体チップ１間の隙間（上記の如く４０μｍ程度となる。なお、この場合には当該隙間に絶縁テープ等を埋め込む必要はない。）に十分に充填されることが確認された。
【００５１】
以上説明したように、第１の実施形態の半導体装置は、それぞれ独立の集積回路が形成されてなる半導体チップ１，２を備えており、半導体チップ１上に半導体チップ２が積層されて構成されている。従って、複数のチップを例えば基板上に平面的に配置する場合に比べて、占有する平面積が格段に縮小される。ここで、半導体チップ１，２は、各々の表面の所定位置に設けられた接続電極４，６同士を対向させるように、当該接続電極材料と親和性のある金属バンプ、例えば金属ボール７を介してこれにより両者が接続されている。従って、各半導体チップ１，２間の配線長は殆ど無視し得るほど短く、諸々の機能を持つ各半導体チップの１チップ化が可能となるとともに、更なる小型化が容易に実現する。
【００５２】
従って、第１の実施形態の半導体装置によれば、複数の異なる機能を有するＬＳＩを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように１パッケージ化することが可能となる。
【００５３】
以下、第１の実施形態の半導体装置のいくつかの変形例について説明する。なお、第１の実施形態の半導体装置に対応する構成部材等については同符号を記して説明を省略する。
【００５４】
−変形例１−
先ず、変形例１の半導体装置について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、複合チップ１１の樹脂封止法等が異なる。この半導体装置においては、図４（ａ）に示すように、複合チップ１１の半導体チップ１，２の寸法が第１の実施形態のそれと若干異なり、半導体チップ１が１２ｍｍ×１２ｍｍ、半導体チップ２が５ｍｍ×５ｍｍのサイズとされている。
【００５５】
半導体チップ１に形成された接続電極４及び外部接続電極５は、第１の実施形態のそれと同様にそれぞれアルミニウム合金からなるが、各々の接続電極４，５はチップ表面から外側に向かって順にクロム（Ｃｒ）、Ｃｕ（銅）、Ａｕ（金）の順に濡れ性向上のための下地膜（不図示）が形成されている。そして、接続電極４のＡｕ面と金合金からなる金属ボール７が接合されるとともに、他方で半導体チップ２のアルミニウム合金からなる接続電極６と当該金属ボール７が接合されている。
【００５６】
更に、外部接続電極５には、金属ボール７より大きな直径の半田からなる金属ボール１６が接合されている。ここで、金属ボール７が直径６０μｍであり、金属ボール１６が直径５００μｍとされている。金属ボール７については上述のように熱圧着により接続電極４，６と接合し、金属ボール１６については先ずフラックスの粘着力を利用して外部接続電極５上に固定した後、半導体チップ１を半田の融点である１８３℃以上に加熱し、金属ボール１６を外部接続電極５にリフローにより接合する。
【００５７】
そして、半導体チップ１，２間を充填するとともに、図４（ａ）のように、金属ボール１６の先端部位が露出するようにエポキシ系の絶縁樹脂１５で覆う。ここで、絶縁樹脂１５の表面から露出する金属ボール１６が外部接続用のバンプとして機能することになる。また、半導体チップ２の裏面を露出させることにより、放熱性を向上させることができる。
【００５８】
なお、この変形例１では、半導体チップ１の代わりに集積回路の形成されていない基板を用いる場合にも適用可能である。また、各金属ボールの材料についても、第１の実施形態で述べたような諸々の材料を用いてもよい。
【００５９】
この変形例１の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、絶縁樹脂１５で封止された複合チップ１１を例えば外部の基板と接続する場合に、露出した金属ボール１６で接続できるため、更なる配線長の短縮化、ひいては装置全体の小型化に大幅に寄与することが可能となる。
【００６０】
また、図４（ｂ）に示すように、外部接続電極５を半導体チップ１に形成されたヴィア孔を介して当該半導体チップ１の裏面に形成し、この外部接続電極５に金属ボール１６を接合するようにしてもよい。
【００６１】
−変形例２−
次に、変形例２の半導体装置について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、複合チップ１１を搭載する基板が異なる。この半導体装置は、図５に示すように、リード・オン・チップ（ＬＯＣ）方式又はＴＡＢテープで形成されるものであり、半導体チップ１の外部接続電極５とリードフレーム又はＴＡＢテープのインナーリード１８が例えば半田を材料とするスタッドバンプ１９により接合されている。ここで、インナーリード１８はポリイミド等からなる絶縁テープ１７により固定されて位置規制がなされている。
【００６２】
なお、図６に示すように、スタッドバンプ１９の代わりに、金属ボール２０を用いて接合を行うようにしても好適である。
【００６３】
この変形例２の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、ＬＯＣ構造とすることにより、比較的小さなパッケージに大型化した半導体チップを収納して高密度の実装を図ることが可能となる。
【００６４】
−変形例３−
次に、変形例３の半導体装置について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、更に異なる半導体チップが搭載される点で異なる。この半導体装置は、図７に示すように、半導体チップ１，２が接合されてなる複合チップ１１において、半導体チップ２上に互いに裏面同士で固定されるように半導体チップ３１が設けられている。
【００６５】
半導体チップ３１は、半導体チップ１，２と同様に、その表面にロジック回路又はメモリ回路である集積回路２１が形成されてなるＬＳＩであり、外部と接続するためのアルミニウム合金を材料としたボンディングパッド２２が形成されている。また、半導体チップ１の表面には、半導体チップ３１の外部接続電極２２と接続するためのボンディングパッド２３が設けられている。
【００６６】
そして、半導体チップ３１と半導体チップ２とが裏面同士で所定のダイペーストにより接着固定されており、半導体チップ３１のボンディングパッド２２と半導体チップ１のボンディングパッド２３とが金ワイヤ１４を用いたワイヤボンディング法により接続されている。
【００６７】
なお、半導体チップ１の代わりに集積回路の形成されていない基板を用いる場合にも適用可能である。また、金属ボールの材料についても、第１の実施形態で述べたような諸々の材料を用いてもよい。
【００６８】
この変形例３の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、複合チップ１１上に半導体チップ３１を更に積層しても、小型化を損なうことなく高集積化を図ることが可能となる。
【００６９】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。この第２の実施形態の半導体装置は、第１の実施形態のそれとほぼ同様の複合チップ１１を有するが、半導体チップ１，２の接合が若干異なる。なお、第１の実施形態と同一の構成部材等については同符号を記して説明を省略する。図８は、第２の実施形態の半導体装置の主要部分を示す断面図である。なお、半導体チップ１のサイズは第１の実施形態と同様で１０ｍｍ×１０ｍｍであり、半導体チップ２のサイズは７ｍｍ×７ｍｍである。
【００７０】
半導体チップ２のアルミニウム合金からなる接続電極６上には、直径約６０μｍの金合金からなる金属ボール７が接合されている。半導体チップ１のアルミニウム合金からなる接続電極４の表面には、チタン（Ｔｉ）合金、パラジウム（Ｐｄ）の順に表面処理が施されており、最表層のパラジウム上に直径約６０μｍの半田からなる金属ボール３２が溶融接合されている。そして、金属ボール７と金属ボール３２とが位置合わせされ、２５０℃以上の温度で加熱しながら金属ボール７，３２が接合される。
【００７１】
なお、接合する２種の金属ボールの材料については、金合金と半田に限定されるものではなく、親和性に優れた組み合わせであれば、例えば第１の実施形態で例示したような他の金属（合金）でもよい。
【００７２】
そして、図９に示すように、積層チップ１１を例えばＬＯＣ構造のリードフレーム又はＴＡＢテープに搭載する。この場合、リードフレーム又はＴＡＢテープのインナーリード１８と半導体チップ１の外部接続電極５とが、金合金からなる金属ボール３３により接合されている。なお、金属ボール３３の材料としては、金合金の他に銅（合金）や半田等を用いてもよく、更には金属ボールの代わりにスタッドバンプ又はメッキバンプを用いてもよい。
【００７３】
第２の実施形態の半導体装置によれば、既述した第１の実施形態の半導体装置の奏する作用・効果に加えて、半導体チップ１，２に設ける接続電極の材料に対する規制が緩和され、選択幅を拡大させることが可能となる。また、２種の金属ボールを接合に用いることで、半導体チップ１，２間の離間距離（隙間）が配線長には影響しない限度内で若干大きくなり、例えば半導体チップ１，２に熱膨張が生じても短絡等の発生が回避される。従って、製品の信頼性の向上により一層寄与することになる。
【００７４】
−変形例−
ここで、第２の実施形態の半導体装置の変形例について説明する。この半導体装置は、第１の実施形態と同様に複合チップ１１が構成されるが、リードフレーム又はＴＡＢテープへの搭載の仕方が異なる。なお、第２の実施形態の半導体装置に対応する構成部材等については同符号を記して説明を省略する。
【００７５】
この変形例の半導体装置においては、製造した複合チップ１１をリードフレームに搭載するのではなく、複合チップ１１の形成時に同時にインナーリード１８との接続が行われる。即ち、この半導体装置においては、図１０に示すように、半導体チップ１の接続電極４上の金属ボール４１と、半導体チップ２の接続電極６上の金属ボール４２とが、インナーリード１８を介して当該インナーリード１８を狭持するように溶融接合されている。なお、金属ボール４１，４２の材料としては、金合金や半田、又は第１の実施形態で述べた各種金属（合金）を用いることが可能である。
【００７６】
この変形例の半導体装置によれば、既述した第１及び第２の実施形態の半導体装置の奏する作用・効果に加えて、半導体チップ１に外部接続電極を設ける必要がないため、半導体チップ１の占有面積を縮小することが可能であり、例えば半導体チップ２と同等のサイズとすることができる。従って、半導体装置の更なる小型化に貢献することが可能となる。
【００７７】
【発明の効果】
本発明によれば、複数の異なる機能を有するＬＳＩを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように１パッケージ化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置の主要構成を示す模式図である。
【図２】本発明の第１の実施形態による半導体装置において、複合チップが基板に搭載された様子を示す概略断面図である。
【図３】本発明の第１の実施形態による半導体装置において、基板に搭載された複合チップがモールド樹脂によりパッケージングされた様子を示す概略断面図である。
【図４】本発明の第１の実施形態による変形例１の半導体装置の主要構成を示す概略断面図である。
【図５】本発明の第１の実施形態による変形例２の半導体装置の主要構成を示す概略断面図である。
【図６】本発明の第１の実施形態による変形例２の半導体装置の他の例の主要構成を示す概略断面図である。
【図７】本発明の第１の実施形態による変形例３の半導体装置の主要構成を示す概略断面図である。
【図８】本発明の第１の実施形態による半導体装置の主要構成を示す概略断面図である。
【図９】本発明の第２の実施形態による半導体装置において、複合チップが基板に搭載された様子を示す概略断面図である。
【図１０】本発明の第２の実施形態による変形例の半導体装置の主要構成を示す概略断面図である。
【符号の説明】
１，２，３１ 半導体チップ
３ ロジック回路
４，６ 接続端子
５ 外部接続端子
７，１６，２０，３２，３３，４１，４２ 金属ボール
８ メモリ回路
１１ 積層チップ
１２，１７ 基板
１３，２２，２３ ボンディングパッド
１４ 金ワイヤ
１５ 絶縁樹脂
１７ 絶縁テープ
１８ インナーリード
１９ スタッドバンプ
２１ 集積回路
Claims (8)
- 第１の集積回路及び第１の接続電極を備えた第１の半導体チップと、第２の集積回路及び第２の接続電極を備えた１つ又は複数の第２の半導体チップであって、
前記第１の半導体チップと前記第２の半導体チップとは、前記第１の接続電極と前記第２の接続電極とが１個の金属バンプを介して対向し、当該金属バンプにより接続されており、
前記第１又は第２の接続電極が、アルミニウム又はその合金からなるとともに、前記金属バンプが金、銅、パラジウム、白金、アルミニウム又はそれらの何れか１種の金属の合金からなるか、
前記第１又は第２の接続電極が、銅又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
前記第１又は第２の接続電極が、金又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
前記第１又は第２の接続電極が、パラジウム又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
前記第１又は第２の接続電極が、ニッケル又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
又は、
前記第１又は第２の接続電極が、錫合金、鉛合金又はインジウム合金の何れかの半田からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなり、
前記第１の半導体チップは、外部の端子と接続するための外部接続電極を有しており、
前記第１の半導体チップの前記外部接続電極上に他の金属バンプが設けられており、
前記第１の半導体チップの一部及び前記第２の半導体チップの一部がモールド絶縁樹脂で覆われており、前記第１の半導体チップの裏面及び前記第２の半導体チップの裏面は前記モールド絶縁樹脂から露出しており、前記第１の半導体チップの前記外部接続電極上で、前記第１の接続電極と同じ面に設けられた前記他の金属バンプの一部が、前記モールド絶縁樹脂の表面から露出していることを特徴とする複数チップ混載型半導体装置。 - 第１の集積回路及び第１の接続電極を備えた第１の半導体チップと、第２の集積回路及び第２の接続電極を備えた１つ又は複数の第２の半導体チップであって、
前記第１の半導体チップと前記第２の半導体チップとは、前記第１の接続電極と前記第２の接続電極とが１個の金属バンプを介して対向し、当該金属バンプにより接続されており、
前記第１又は第２の接続電極が、アルミニウム又はその合金からなるとともに、前記金属バンプが金、銅、パラジウム、白金、アルミニウム又はそれらの何れか１種の金属の合金からなるか、
前記第１又は第２の接続電極が、銅又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
前記第１又は第２の接続電極が、金又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
前記第１又は第２の接続電極が、パラジウム又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
前記第１又は第２の接続電極が、ニッケル又はその合金からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなるか、
又は、
前記第１又は第２の接続電極が、錫合金、鉛合金又はインジウム合金の何れかの半田からなるとともに、前記金属バンプが金、銅、アルミニウム、パラジウム、白金若しくはそれらの何れか１種の金属の合金、又は錫合金、鉛合金若しくはインジウム合金の何れかの半田からなり、
前記第１の半導体チップは、当該第１の半導体チップに形成されたヴィア孔を介して当該第１の半導体チップの裏面に形成された、外部の端子と接続するための外部接続電極を有しており、
前記第１の半導体チップの一部及び前記第２の半導体チップの一部がモールド絶縁樹脂で覆われているとともに、前記第１の半導体チップの裏面及び前記第２の半導体チップの裏面は前記モールド絶縁樹脂から露出しており、前記第１の半導体チップの裏面において、前記外部接続電極上に他の金属バンプが設けられており、前記他の金属バンプが前記第１の半導体チップの裏面で外部に露出していることを特徴とする複数チップ混載型半導体装置。 - 前記金属バンプが金属ボールバンプであることを特徴とする請求項１又は２に記載の複数チップ混載型半導体装置。
- 前記他の金属バンプは、直径０．８ｍｍ以下の金属ボールを前記外部接続電極に接合することで形成されるものであることを特徴とする請求項１〜３のいずれか１項に記載の複数チップ混載型半導体装置。
- 前記金属バンプは、直径２０μｍ〜２５０μｍの金属ボールであることを特徴とする請求項１〜４のいずれか１項に記載の複数チップ混載型半導体装置。
- 前記第１の半導体チップがロジックチップであり、前記第２の半導体チップがメモリチップであることを特徴とする請求項１〜５のいずれか１項に記載の複数チップ混載型半導体装置。
- 前記第１及び第２の半導体チップが各々異なる機能のメモリチップであることを特徴とする請求項１〜５のいずれか１項に記載の複数チップ混載型半導体装置。
- 第１の集積回路及びアルミニウム又はアルミニウム合金からなる第１の接続電極を備えた第１の半導体チップと、１つ又は複数の第２の集積回路及びアルミニウム又はアルミニウム合金からなる第２の接続電極を備えた第２の半導体チップとを備え、
前記第１の半導体チップの第１の接続電極と前記第２の半導体チップの第２の接続電極間に１個の金属バンプを配置して前記第１の半導体チップと前記第２の半導体チップとを接続するとともに、前記第１の接続電極と前記金属バンプ間又は前記第２の接続電極と前記金属バンプ間の少なくとも一方が、前記第１又は第２の接続電極と前記金属バンプの表面材料の間に物理的蒸着法により形成された層を介して接続されており、
前記金属バンプが半田であり、前記物理的蒸着法により形成された層がパラジウム合金からなる単層構造、又はチタン合金・パラジウムのこの順の積層構造であるか、
前記金属バンプが金合金であり、前記物理的蒸着法により形成された層がクロム・銅・金のこの順の積層構造であることを特徴とする複数チップ混載型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10413298A JP4033968B2 (ja) | 1998-03-31 | 1998-03-31 | 複数チップ混載型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10413298A JP4033968B2 (ja) | 1998-03-31 | 1998-03-31 | 複数チップ混載型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288977A JPH11288977A (ja) | 1999-10-19 |
| JP4033968B2 true JP4033968B2 (ja) | 2008-01-16 |
Family
ID=14372593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10413298A Expired - Fee Related JP4033968B2 (ja) | 1998-03-31 | 1998-03-31 | 複数チップ混載型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033968B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1154474A4 (en) * | 1999-08-23 | 2008-07-16 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF |
| JP3772066B2 (ja) | 2000-03-09 | 2006-05-10 | 沖電気工業株式会社 | 半導体装置 |
| JP3917344B2 (ja) * | 2000-03-27 | 2007-05-23 | 株式会社東芝 | 半導体装置及び半導体装置の実装方法 |
| JP4593835B2 (ja) * | 2001-07-04 | 2010-12-08 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP4917225B2 (ja) * | 2001-09-28 | 2012-04-18 | ローム株式会社 | 半導体装置 |
| JP3923944B2 (ja) * | 2004-01-08 | 2007-06-06 | 沖電気工業株式会社 | 半導体装置 |
| JP4455158B2 (ja) | 2004-05-20 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2006041401A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置及びその製造方法 |
| EP1814321B1 (en) | 2004-11-12 | 2013-01-30 | Panasonic Corporation | Digital television receiver circuit module |
| KR100591461B1 (ko) * | 2005-03-04 | 2006-06-20 | (주)실리콘화일 | 두 반도체 기판의 알루미늄 전극 접합방법 |
| JP2008016527A (ja) * | 2006-07-04 | 2008-01-24 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2008118021A (ja) * | 2006-11-07 | 2008-05-22 | Seiko Epson Corp | 半導体モジュールとその製造方法 |
| JP4618275B2 (ja) * | 2007-06-27 | 2011-01-26 | ソニー株式会社 | 半導体装置 |
| JP2009302212A (ja) | 2008-06-11 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| CN111033728A (zh) | 2019-04-15 | 2020-04-17 | 长江存储科技有限责任公司 | 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法 |
| KR20240045345A (ko) * | 2019-04-15 | 2024-04-05 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법 |
| JP7311615B2 (ja) * | 2019-04-30 | 2023-07-19 | 長江存儲科技有限責任公司 | プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法 |
| CN110870062A (zh) | 2019-04-30 | 2020-03-06 | 长江存储科技有限责任公司 | 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法 |
-
1998
- 1998-03-31 JP JP10413298A patent/JP4033968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11288977A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4033968B2 (ja) | 複数チップ混載型半導体装置 | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| US5461255A (en) | Multi-layered lead frame assembly for integrated circuits | |
| US6528408B2 (en) | Method for bumped die and wire bonded board-on-chip package | |
| JP3865055B2 (ja) | 半導体装置の製造方法 | |
| US20070222050A1 (en) | Stack package utilizing through vias and re-distribution lines | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP2002170906A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW200421587A (en) | Multi-chip module | |
| US7235870B2 (en) | Microelectronic multi-chip module | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JP2002343930A (ja) | 半導体装置 | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| JP2003078104A (ja) | 積層型半導体装置 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006032871A (ja) | 半導体装置 | |
| JP4398225B2 (ja) | 半導体装置 | |
| JP2001118954A (ja) | 半導体装置 | |
| JP3964850B2 (ja) | 半導体装置 | |
| JPH11204565A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |