JPS59115542A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59115542A JPS59115542A JP22521382A JP22521382A JPS59115542A JP S59115542 A JPS59115542 A JP S59115542A JP 22521382 A JP22521382 A JP 22521382A JP 22521382 A JP22521382 A JP 22521382A JP S59115542 A JPS59115542 A JP S59115542A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- resist pattern
- polysilicon
- insulating protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体集積回路などの半導体装置の製造方法（
＝係り、特にポリシリコン配線およびその絶縁保護酸化
膜の形成方法に関する。
＝係り、特にポリシリコン配線およびその絶縁保護酸化
膜の形成方法に関する。
従来、半導体装置の製造に際しては、第１図（ａｌに示
すように、半導体基板（シリコン）１上に下地酸化膜（
Ｓｉｇｈ）２およびポリシリコン膜３およびレジストパ
ターン４を順に形成する。次に、第１図（ｂＪに示すよ
うに、レジストパターン４をマスクにしてポリシリコン
膜の不要部分（非配線部）を完全（＝エツチングして除
去してポリシリコン配線３′を形成する。次に、レジス
ト・クターン４を除去し、化学気相成長（以下。
すように、半導体基板（シリコン）１上に下地酸化膜（
Ｓｉｇｈ）２およびポリシリコン膜３およびレジストパ
ターン４を順に形成する。次に、第１図（ｂＪに示すよ
うに、レジストパターン４をマスクにしてポリシリコン
膜の不要部分（非配線部）を完全（＝エツチングして除
去してポリシリコン配線３′を形成する。次に、レジス
ト・クターン４を除去し、化学気相成長（以下。
ＣＶＤと略記する。）法（二より、第１図（Ｑに示すよ
うに絶縁保護膜酸化膜（ＳｉＯｉ）５Ｙ形成する。
うに絶縁保護膜酸化膜（ＳｉＯｉ）５Ｙ形成する。
しかし、Ｅ記ＣＶＤ法（二より形成された保護酸化膜５
は、ピンホール欠陥密度が高く、特にポリシリコン配線
３′の肩部付近（二おける保護膜部分（図中点線で囲む
）での欠陥密度が高く、信頼性に問題があった。
は、ピンホール欠陥密度が高く、特にポリシリコン配線
３′の肩部付近（二おける保護膜部分（図中点線で囲む
）での欠陥密度が高く、信頼性に問題があった。
本発明は上記の挙情に鑑みてなされたもので、ポリシリ
コン配線の肩部付近においても絶縁保護酸化膜中のピン
ホール欠陥密度が小さくて信頼性の高い半導体装置を実
現し得る半導体装置の製造方法を提供するものである。
コン配線の肩部付近においても絶縁保護酸化膜中のピン
ホール欠陥密度が小さくて信頼性の高い半導体装置を実
現し得る半導体装置の製造方法を提供するものである。
即ち、本発明方法は、シリコン基板Ｅ口順（＝下地酸化
膜、ポリシリコン膜、レジストパターンを形成したのち
、−ｈ記しジストパターンをマスクとして反応性イオン
エツチング法により前記ポリシリコン膜の非配線部をそ
の厚みの途中までエツチングし、次いでレジストパター
ンを除去し、熱酸化法により前記ポリシリコン膜の非配
線部を完全に酸化してポリシリコン配線を形成すると同
時に絶縁保護酸化膜を形成することを特徴とするもので
ある。
膜、ポリシリコン膜、レジストパターンを形成したのち
、−ｈ記しジストパターンをマスクとして反応性イオン
エツチング法により前記ポリシリコン膜の非配線部をそ
の厚みの途中までエツチングし、次いでレジストパター
ンを除去し、熱酸化法により前記ポリシリコン膜の非配
線部を完全に酸化してポリシリコン配線を形成すると同
時に絶縁保護酸化膜を形成することを特徴とするもので
ある。
したがって、配線となる厚い部分以外の非配線部がその
厚みの途中までエツチングされた状態のポリシリコン膜
；二対して熱酸化を行なうので、ポリシリコン配線の肩
部付近にも充分な厚みをもった均一性に優れた絶縁保護
膜を形成でき、上記局部付近においても絶縁保護酸化膜
中のピンホール欠陥密度が小さくて信頼性の高い半導体
装置を実現できる。
厚みの途中までエツチングされた状態のポリシリコン膜
；二対して熱酸化を行なうので、ポリシリコン配線の肩
部付近にも充分な厚みをもった均一性に優れた絶縁保護
膜を形成でき、上記局部付近においても絶縁保護酸化膜
中のピンホール欠陥密度が小さくて信頼性の高い半導体
装置を実現できる。
以下、図面を参照して本発明方法の砿施例を詳ａ（二説
明する。
明する。
本発明方法においては、先ず通常の工程により、第２図
（ａｌに示すように半導体基板（Ｓｉ）１１Ｅにたとえ
ば熱酸化法により下地酸化Ｍ （Ｓ ｉｏｎ ）１２を
形成したのちポリシリコン膜１３をＣＶＤ法により形成
し、この上にレジストパターン１４を形成する。
（ａｌに示すように半導体基板（Ｓｉ）１１Ｅにたとえ
ば熱酸化法により下地酸化Ｍ （Ｓ ｉｏｎ ）１２を
形成したのちポリシリコン膜１３をＣＶＤ法により形成
し、この上にレジストパターン１４を形成する。
次に、上記レジスト／４’ターン１４をマスクとして反
応性イオンエツチング等のドライエツチング法により、
第２図（ｂ）（二示すようにポリシリコン膜１３の非配
線部分音その厚みの途中までエツチングする。
応性イオンエツチング等のドライエツチング法により、
第２図（ｂ）（二示すようにポリシリコン膜１３の非配
線部分音その厚みの途中までエツチングする。
次に、上記レしストノ母り一部１４を除去したのち熱酸
化を行なって第２図ｔｅｌ Ｌ二示すようにポリシリコ
ン配線１３′と同時（二絶縁保護酸化膜（ＳｉＣｈ）１
５を形成する。このとき、前の工程で厚みの途中までエ
ツチングされていたポリシリコン膜の非配線部を完全に
酸化するが、ポリシリコン膜の配線部は表面部分が酸化
されるだけでシリコン配線１３’として残る。
化を行なって第２図ｔｅｌ Ｌ二示すようにポリシリコ
ン配線１３′と同時（二絶縁保護酸化膜（ＳｉＣｈ）１
５を形成する。このとき、前の工程で厚みの途中までエ
ツチングされていたポリシリコン膜の非配線部を完全に
酸化するが、ポリシリコン膜の配線部は表面部分が酸化
されるだけでシリコン配線１３’として残る。
即ち、１述したような製造方法によれば、レジストパタ
ーンをマスクにして不要部分のポリシリコン膜の厚みの
途中までエツチングし、次にレジスト・母ターンを除去
したのち熱酸化法により上記途中までエツチングされて
いる非配線部のポリシリコン膜を完全に酸化してポリシ
リコン配線を形成すると同時１ユ絶縁保護酸化膜を形成
するものである。
ーンをマスクにして不要部分のポリシリコン膜の厚みの
途中までエツチングし、次にレジスト・母ターンを除去
したのち熱酸化法により上記途中までエツチングされて
いる非配線部のポリシリコン膜を完全に酸化してポリシ
リコン配線を形成すると同時１ユ絶縁保護酸化膜を形成
するものである。
したがって、配線部となる厚い部分以外の非配線部分が
その厚みの途中までエツチングされた状態のポリシリコ
ン膜に対して熱酸化を行なうので、ポリシリコン配線の
肩部付近にも充分な厚みをもった均一性に優れた絶縁保
護酸化膜を形成でき、玉記肩部付近におけるピンホール
欠陥密度が小さくて信頼性の高い半導体装置を実現でき
る。
その厚みの途中までエツチングされた状態のポリシリコ
ン膜に対して熱酸化を行なうので、ポリシリコン配線の
肩部付近にも充分な厚みをもった均一性に優れた絶縁保
護酸化膜を形成でき、玉記肩部付近におけるピンホール
欠陥密度が小さくて信頼性の高い半導体装置を実現でき
る。
、Ｅ述したように本発明の半導体装置の製造方法によれ
ば、ポリシリコン配線の肩部付近においても絶縁保護酸
化膜中のピンホール欠陥密度が小さくて信頼性の高い半
導体装置を実現できる。
ば、ポリシリコン配線の肩部付近においても絶縁保護酸
化膜中のピンホール欠陥密度が小さくて信頼性の高い半
導体装置を実現できる。
第１図は従来の半導体装置の製造方法に係る主要工程に
おける半導体装置の一部を示す断面図、第２図は本発明
の半導体装置の製造方法の一実施例に係る主要工程；二
おける半導体装置の一部を示す断面図である。 １１・・・シリコン基板、１２・・・下地酸化膜、１３
・・・ポリシリコン膜、１３′・・・ポリシリコン配線
。 １４・・・レジストパターン、１５・・・絶縁保護酸化
膜。
おける半導体装置の一部を示す断面図、第２図は本発明
の半導体装置の製造方法の一実施例に係る主要工程；二
おける半導体装置の一部を示す断面図である。 １１・・・シリコン基板、１２・・・下地酸化膜、１３
・・・ポリシリコン膜、１３′・・・ポリシリコン配線
。 １４・・・レジストパターン、１５・・・絶縁保護酸化
膜。
Claims (1)
- シリコン基板上に下地酸化膜を形成し、このＥにポリシ
リコン膜を形成し、このＬにレジストパターンを形成す
る工程と、次に上記レジストパターンをマスクとして反
応性イオンエツチング法（二より前記ポリシリコン膜の
非配線部をその厚みの途中までエツチングする工程と、
次に前記レジストパターンを除去し、熱酸化法により前
記ポリシリコン膜の非配線部を完全に酸化してポリシリ
コン配線を形成すると同時に絶縁保護酸化膜を形成する
工程とを具備することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22521382A JPS59115542A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22521382A JPS59115542A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59115542A true JPS59115542A (ja) | 1984-07-04 |
Family
ID=16825753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22521382A Pending JPS59115542A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137595A (ja) * | 1988-11-18 | 1990-05-25 | Sony Corp | ドロップアウトの検出回路 |
-
1982
- 1982-12-22 JP JP22521382A patent/JPS59115542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137595A (ja) * | 1988-11-18 | 1990-05-25 | Sony Corp | ドロップアウトの検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61119058A (ja) | 半導体装置の製造方法 | |
| US4657630A (en) | Method for manufacturing semiconductor device having isolating groove | |
| JPH0313744B2 (ja) | ||
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS60115255A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS628540A (ja) | 半導体装置の製造方法 | |
| JPH04109625A (ja) | 半導体集積回路の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS59103357A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH0261142B2 (ja) | ||
| JPS6161431A (ja) | 半導体装置の製造方法 |