JPS63213930A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63213930A JPS63213930A JP4800987A JP4800987A JPS63213930A JP S63213930 A JPS63213930 A JP S63213930A JP 4800987 A JP4800987 A JP 4800987A JP 4800987 A JP4800987 A JP 4800987A JP S63213930 A JPS63213930 A JP S63213930A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- conditions
- semiconductor substrate
- anisotropic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 abstract description 2
- 230000002411 adverse Effects 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract description 2
- 239000000428 dust Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 238000001312 dry etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体装置
の信頼性の向上、各工程間の製造限界の拡大、工程簡略
化に関するものである。
の信頼性の向上、各工程間の製造限界の拡大、工程簡略
化に関するものである。
従来のこの種の半導体装置の製造方法は、半導体基板上
に形成された単一または複数の絶縁膜あるいは多結晶シ
リコン等の配線層を第２図に示すａ）ｂ：；ｃとなるパ
ターンに形成するために、プラズマ等を用いたドライエ
ッチや弗酸等を用いたウェットエッチを組み合わせて複
雑なエツチングを行なっていた。
に形成された単一または複数の絶縁膜あるいは多結晶シ
リコン等の配線層を第２図に示すａ）ｂ：；ｃとなるパ
ターンに形成するために、プラズマ等を用いたドライエ
ッチや弗酸等を用いたウェットエッチを組み合わせて複
雑なエツチングを行なっていた。
従来技術では第２図の形状に絶縁膜あるいは配線層２を
エツチングするのにまず等方性のエツチングによって第
１図（ｂ）の形状にエツチングし、その後に異方性のエ
ツチングによって第１図（Ｃ）の形状にパターンを形成
する。
エツチングするのにまず等方性のエツチングによって第
１図（ｂ）の形状にエツチングし、その後に異方性のエ
ツチングによって第１図（Ｃ）の形状にパターンを形成
する。
上述した従来の半導体装置の製法方法は、２回のエツチ
ングを必要とするために工程が複雑になるという欠点が
ある。そのために半導体基板に対する塵埃等の付着、汚
染などの影響による問題点がある。
ングを必要とするために工程が複雑になるという欠点が
ある。そのために半導体基板に対する塵埃等の付着、汚
染などの影響による問題点がある。
半導体装置の設計上の段附でこの問題を考慮せざるを得
す、また信頼性面からも問題である。
す、また信頼性面からも問題である。
本発明の目的は、この様な従来技術による問題点を解決
し、半導体装置の製造工程における半導体基板に与える
悪影響を軽減し、より寸法精度の良い所望パターンを形
成し、安定かつ信頼性の高い半導体装置を得ることがで
きる半導体装置の製造方法を提供することにある。
し、半導体装置の製造工程における半導体基板に与える
悪影響を軽減し、より寸法精度の良い所望パターンを形
成し、安定かつ信頼性の高い半導体装置を得ることがで
きる半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上に形成
された単一または複数の絶縁膜あるいは配線層を写真蝕
刻技術を用いて選択エツチングを行なう工程を含む半導
体装置の製造方法において、エツチング中にエツチング
条件を変化させることによって等方性又は異方性エツチ
ングを行い所望の形状に選択エツチングを行う事を特徴
として構成される。
された単一または複数の絶縁膜あるいは配線層を写真蝕
刻技術を用いて選択エツチングを行なう工程を含む半導
体装置の製造方法において、エツチング中にエツチング
条件を変化させることによって等方性又は異方性エツチ
ングを行い所望の形状に選択エツチングを行う事を特徴
として構成される。
次に、本発明の実施例について図面を参照して説明する
。第１図（ａ）、（ｂ）、（ｃ）は本発明の一実施例を
説明するなめに工程順に示した素子の縦断面図である。
。第１図（ａ）、（ｂ）、（ｃ）は本発明の一実施例を
説明するなめに工程順に示した素子の縦断面図である。
まず、第１図＜ａ）に示すように、半導体基板３の上に
形成した絶縁膜２の表面にフォトレジスト１を塗布し、
露光・現像によってフォトレジストパターンを形成し、
エツチングのマスクとする。
形成した絶縁膜２の表面にフォトレジスト１を塗布し、
露光・現像によってフォトレジストパターンを形成し、
エツチングのマスクとする。
次に、等方性のドライエツチングによって絶縁膜２が第
１図（ｂ）の形状になるまでエツチングをする。しかる
ときは、絶縁膜２はマスク１の開口部より横方向にもｘ
（ｚｙ）だけエツチングされる。
１図（ｂ）の形状になるまでエツチングをする。しかる
ときは、絶縁膜２はマスク１の開口部より横方向にもｘ
（ｚｙ）だけエツチングされる。
次に、第１図（ｂ）の形状までエツチングが進んだ時点
で、半導体基板３をエツチング装置中に入れたままでド
ライ・エツチング装置内へのガスの成分、流量、パワー
等を変化させてエツチング条件を等方性から異方性にす
る。
で、半導体基板３をエツチング装置中に入れたままでド
ライ・エツチング装置内へのガスの成分、流量、パワー
等を変化させてエツチング条件を等方性から異方性にす
る。
このようにしてエツチング中に条件を異方性に変えて、
第１図（Ｃ）の形状になるまでエツチングする。
第１図（Ｃ）の形状になるまでエツチングする。
第１図（Ｃ）でＡの部分は等方性のエツチング条件で、
Ｂの部分は異方性エツチング条件でエツチングされた部
分である。第２図は上記した一実施例により形成された
半導体装置の加工形状７寸法を示す図である。第２図で
明らかなように絶縁膜はａ）ｂχＣなる形状に加工する
ことができる。
Ｂの部分は異方性エツチング条件でエツチングされた部
分である。第２図は上記した一実施例により形成された
半導体装置の加工形状７寸法を示す図である。第２図で
明らかなように絶縁膜はａ）ｂχＣなる形状に加工する
ことができる。
なお、上記実施例では、絶縁膜の加工について説明した
が、配線層についても同様に実施することができ同様の
効果が得られる。
が、配線層についても同様に実施することができ同様の
効果が得られる。
以上説明したように本発明は、エツチング装置中に半導
体基板を入れたままで、エツチング中にエツチングの条
件を変化させ等方性から異方性にエツチングの条件を変
えることによって選択エツチングを容易に行なうことが
できるという効果がある。
体基板を入れたままで、エツチング中にエツチングの条
件を変化させ等方性から異方性にエツチングの条件を変
えることによって選択エツチングを容易に行なうことが
できるという効果がある。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明うるた
めに工程順に示した素子の縦断面図、第２図は本発明の
実施後の半導体装置の加工形状ならびに寸法を示す縦断
面図である。 １・・・マスク、２・・・絶縁膜又は配線層、３・・・
半導体基板、ａ、ｂ、ｃ・・・開口部径。
めに工程順に示した素子の縦断面図、第２図は本発明の
実施後の半導体装置の加工形状ならびに寸法を示す縦断
面図である。 １・・・マスク、２・・・絶縁膜又は配線層、３・・・
半導体基板、ａ、ｂ、ｃ・・・開口部径。
Claims (1)
- 半導体基板上に形成された単一または複数の絶縁膜ある
いは配線層を写真蝕刻技術を用いて選択エッチングを行
なう工程を含む半導体装置の製造方法において、エッチ
ング中にエッチング条件を変化させることによって等方
性又は異方性エッチングを行い所望の形状に選択エッチ
ングを行う事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4800987A JPS63213930A (ja) | 1987-03-02 | 1987-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4800987A JPS63213930A (ja) | 1987-03-02 | 1987-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63213930A true JPS63213930A (ja) | 1988-09-06 |
Family
ID=12791298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4800987A Pending JPS63213930A (ja) | 1987-03-02 | 1987-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63213930A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980316A (en) * | 1988-07-20 | 1990-12-25 | Siemens Aktiengesellschaft | Method for producing a resist structure on a semiconductor |
| JPH0383064A (ja) * | 1989-07-28 | 1991-04-09 | American Teleph & Telegr Co <Att> | 集積回路半導体デバイスのエッチング法 |
-
1987
- 1987-03-02 JP JP4800987A patent/JPS63213930A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980316A (en) * | 1988-07-20 | 1990-12-25 | Siemens Aktiengesellschaft | Method for producing a resist structure on a semiconductor |
| JPH0383064A (ja) * | 1989-07-28 | 1991-04-09 | American Teleph & Telegr Co <Att> | 集積回路半導体デバイスのエッチング法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS5911630A (ja) | 半導体装置の製造方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JPH02307222A (ja) | 半導体装置 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| JPS63226930A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS62256435A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPH027521A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH04109625A (ja) | 半導体集積回路の製造方法 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS60177628A (ja) | ドライエツチング方法 |