JPS628540A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS628540A JPS628540A JP14681785A JP14681785A JPS628540A JP S628540 A JPS628540 A JP S628540A JP 14681785 A JP14681785 A JP 14681785A JP 14681785 A JP14681785 A JP 14681785A JP S628540 A JPS628540 A JP S628540A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- silicon layer
- oxide film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造に関し、特に燐ドープされた
多結晶シリコン層を反応性イオンエツチングによりパタ
ーンニングして多結晶シリコン配線層を形成する方法の
改良に係る。
多結晶シリコン層を反応性イオンエツチングによりパタ
ーンニングして多結晶シリコン配線層を形成する方法の
改良に係る。
（発明の技術的背景〕
ＩＣ等の半導体装置において、多層配線による集積変向
上等を目的として多結晶シリコン配線層・術が急速に普
及進展している。
上等を目的として多結晶シリコン配線層・術が急速に普
及進展している。
この多結晶シリコンによる配線層は、従来次のようにし
て形成されている。
て形成されている。
まず、半導体基板１の主表面を覆う第一の絶縁膜（例え
ば５１０２膜）２を形成し、その上にＣＶＤ法により多
結晶シリコン１１３を堆積する。
ば５１０２膜）２を形成し、その上にＣＶＤ法により多
結晶シリコン１１３を堆積する。
続いて、該多結晶シリコン層３のシート抵抗を下げるた
めに、ＰＯＣｌ３を拡散源として燐を高温で熱拡散する
（第３図（Ａ）図示）。このとき、多結晶シリコン層３
の表面には燐拡散で付着した汚れ５・・・が残存するこ
とになる。
めに、ＰＯＣｌ３を拡散源として燐を高温で熱拡散する
（第３図（Ａ）図示）。このとき、多結晶シリコン層３
の表面には燐拡散で付着した汚れ５・・・が残存するこ
とになる。
次に、多結晶シリコン層３の配線予定部を覆うレジスト
パターン４を形成しく第３図（Ｂ）図示）、該レジスト
パターン４をマスクとして多結晶シリコン１３を選択的
にエツチングすることによりパターンニングする（第３
図（Ｄ）図示）。
パターン４を形成しく第３図（Ｂ）図示）、該レジスト
パターン４をマスクとして多結晶シリコン１３を選択的
にエツチングすることによりパターンニングする（第３
図（Ｄ）図示）。
なお、このときのエツチングには反応性イオンエツチン
グ（ＲＩＥ）が用いられる。その後、レジストパターン
４を除去することにより、第３図（Ｄ）に示すように多
結晶シリコン配線層が得られる。
グ（ＲＩＥ）が用いられる。その後、レジストパターン
４を除去することにより、第３図（Ｄ）に示すように多
結晶シリコン配線層が得られる。
ところで、上記従来の方法で半導体装置の多結晶シリコ
ン配線層を形成する場合、既述のように、燐拡散の工程
において付着した汚れ５が除去されることなく多結晶シ
リコン層３の表面に残存するために次のような問題が生
じている。
ン配線層を形成する場合、既述のように、燐拡散の工程
において付着した汚れ５が除去されることなく多結晶シ
リコン層３の表面に残存するために次のような問題が生
じている。
即ち、第３図（８）に示したように汚れ５・・・がレジ
ストパターン４の間隙に入り込んだ場合、この汚れはＲ
ＩＥに対してレジストと同様にエツチングマスクとして
作用する。従って、汚れ５でマスクされた部分では除去
されるべき多結晶シリコン層が除去されないこととなる
。その結果、第３図（Ｄ）に示すようにエツチングされ
ずに残った配線欠陥６を生じ、欠陥６により配線のショ
ートを生じる等、歩留低下の原因になっている。
ストパターン４の間隙に入り込んだ場合、この汚れはＲ
ＩＥに対してレジストと同様にエツチングマスクとして
作用する。従って、汚れ５でマスクされた部分では除去
されるべき多結晶シリコン層が除去されないこととなる
。その結果、第３図（Ｄ）に示すようにエツチングされ
ずに残った配線欠陥６を生じ、欠陥６により配線のショ
ートを生じる等、歩留低下の原因になっている。
本発明は上記事情に鑑みてなされたもので、燐拡散され
た多結晶シリコン層を反応性インエツチングでパターン
ニングすることにより多結晶シリコン配線層を形成する
°に際し、燐拡散時に多結晶シリコン層表面に残存した
汚れに妨害されることなく高精度のパターンニングを行
ない、製造歩留を向上することができる半導体装置の製
造方法を提供するものである。
た多結晶シリコン層を反応性インエツチングでパターン
ニングすることにより多結晶シリコン配線層を形成する
°に際し、燐拡散時に多結晶シリコン層表面に残存した
汚れに妨害されることなく高精度のパターンニングを行
ない、製造歩留を向上することができる半導体装置の製
造方法を提供するものである。
本発明による半導体装置の製造方法は、半導体基板上に
絶縁膜を介して形成された多結晶シリコン層のシート抵
抗を下げるため、該多結晶シリコン層に燐を熱拡散する
工程と、この燐拡散後の多結晶シリコン層表面を熱酸化
して薄い熱酸化膜を形成する工程と、該熱酸化膜上を覆
って配線パターンに対応したレジストパターンを形成す
る工程と、該レジストパターンをマスクとして前記熱酸
化膜をウェットエツチングにより選択的に除去した後、
前記レジストパターンをマスクとした反応性イオンエツ
チングにより前記多結晶シリコン層を選択的にエツチン
グして配線パターンを形成する工程とを具備したことを
特徴とするものである。
絶縁膜を介して形成された多結晶シリコン層のシート抵
抗を下げるため、該多結晶シリコン層に燐を熱拡散する
工程と、この燐拡散後の多結晶シリコン層表面を熱酸化
して薄い熱酸化膜を形成する工程と、該熱酸化膜上を覆
って配線パターンに対応したレジストパターンを形成す
る工程と、該レジストパターンをマスクとして前記熱酸
化膜をウェットエツチングにより選択的に除去した後、
前記レジストパターンをマスクとした反応性イオンエツ
チングにより前記多結晶シリコン層を選択的にエツチン
グして配線パターンを形成する工程とを具備したことを
特徴とするものである。
上記本発明では、多結晶シリコン層をＲＩＥでパターン
ニングするに先立って、該多結晶シリコン層表面に形成
された薄い熱酸化膜をＲＩＥ用のレジストパターンをマ
スクとしてウェットエツチングにより除去するから、燐
拡散時に多結晶シリコン層表面に付着した汚れはこのウ
ェットエツチングで略完全に除去される。従って、ＲＩ
Ｅによる多結晶シリコン居のパターンニングは何等妨害
されず、高精度の配線パターンを形成することができる
。
ニングするに先立って、該多結晶シリコン層表面に形成
された薄い熱酸化膜をＲＩＥ用のレジストパターンをマ
スクとしてウェットエツチングにより除去するから、燐
拡散時に多結晶シリコン層表面に付着した汚れはこのウ
ェットエツチングで略完全に除去される。従って、ＲＩ
Ｅによる多結晶シリコン居のパターンニングは何等妨害
されず、高精度の配線パターンを形成することができる
。
以下、第１図（Ａ）〜（Ｆ）を参照して本発明の一実施
例を説明する。 □ （１） まず、従来の製造方法と同様に、トランジス
タ等の素子が形成されたシリコン基板１の表面を覆う５
１０２Ｍ！２を形成し、その上にＣＶＤ法により多結晶
シリコン層３を形成する。次いで、ＰＯＣｌ３を拡散源
として多結晶シリコン！１３に燐の熱拡散を施し、配線
層として充分な程度にシート抵抗を下げる（第１図（Ａ
）図示）。
例を説明する。 □ （１） まず、従来の製造方法と同様に、トランジス
タ等の素子が形成されたシリコン基板１の表面を覆う５
１０２Ｍ！２を形成し、その上にＣＶＤ法により多結晶
シリコン層３を形成する。次いで、ＰＯＣｌ３を拡散源
として多結晶シリコン！１３に燐の熱拡散を施し、配線
層として充分な程度にシート抵抗を下げる（第１図（Ａ
）図示）。
このとき、多結晶シリコン層３の表面には燐拡散により
生じた汚れ５が付着する。
生じた汚れ５が付着する。
（２Ｊ 次に、燐ドープした上記多結晶シリコン層３
の表面を熱酸化することにより、薄い熱酸化膜７を形成
する（第１図（Ｂ）図示）。
の表面を熱酸化することにより、薄い熱酸化膜７を形成
する（第１図（Ｂ）図示）。
（３次に、熱酸化ｆｉ１３上に目的とする配線パターン
に対応したレジストパターン４を形成し、該レジストパ
ターン４をマスクとして熱酸化膜７をフッ酸系のエツチ
ング液で選択的にエツチングする（第１図（Ｃ）図示）
。
に対応したレジストパターン４を形成し、該レジストパ
ターン４をマスクとして熱酸化膜７をフッ酸系のエツチ
ング液で選択的にエツチングする（第１図（Ｃ）図示）
。
このとき、多結晶シリコン層３の表面に付着していた前
記の汚れ５はエツチング液で洗い流され、除去される。
記の汚れ５はエツチング液で洗い流され、除去される。
（４）次に、レジストパターン４をマスクとし、ＲＩＥ
により多結晶シリコン層３を選択的にエツチングしてパ
ターンニングを行なった後（第１図（Ｄ）図示）、レジ
ストパターンを除去して多結晶シリコン配線層を得る（
第１図（Ｅ）図示）。
により多結晶シリコン層３を選択的にエツチングしてパ
ターンニングを行なった後（第１図（Ｄ）図示）、レジ
ストパターンを除去して多結晶シリコン配線層を得る（
第１図（Ｅ）図示）。
この場合、既述のように汚れ５が除去されているからＲ
ＩＥは何等妨害されず、高精度のパターンニングが行な
われる。従って、第１図（Ｅ）で得られた多結晶シリコ
ン配線層には汚れ５による欠陥が発生せず、配線ショー
トによる不良発生は回避される。
ＩＥは何等妨害されず、高精度のパターンニングが行な
われる。従って、第１図（Ｅ）で得られた多結晶シリコ
ン配線層には汚れ５による欠陥が発生せず、配線ショー
トによる不良発生は回避される。
上記実施例の製造一方法および従来の製造方法において
、配線ショートによる製造歩留を比較したところ、第２
図に示す結果が得られた。この結果から、上記実施例に
よれば多結晶シリコン配線層を高精度で形成でき、半導
体装置の製造歩留を大幅に向上できることが明らかであ
る。
、配線ショートによる製造歩留を比較したところ、第２
図に示す結果が得られた。この結果から、上記実施例に
よれば多結晶シリコン配線層を高精度で形成でき、半導
体装置の製造歩留を大幅に向上できることが明らかであ
る。
なお、本発明による製造方法は、多結晶シリコン配線層
を有する半導体装置であればどのようなものについても
適用することができる。
を有する半導体装置であればどのようなものについても
適用することができる。
第、地トＪへｇ発明の一実施例における製造工程を説明
するための断面図、第２図は第１図の実施例における製
造歩留を従来の製造方法における製造歩留と比較して示
す図、第Ｐ１昔箋来の製造方法を説明するための断面図
である。 １・・・シリコン基板、２・・・熱酸化膜、３・・・多
結晶シリコン層、４・・・レジストパターン、５・・・
汚れ、６・・・配線欠陥部、７・・・熱酸化膜出願人代
理人 弁理士 鈴江武彦 第１ｍ 第２図
するための断面図、第２図は第１図の実施例における製
造歩留を従来の製造方法における製造歩留と比較して示
す図、第Ｐ１昔箋来の製造方法を説明するための断面図
である。 １・・・シリコン基板、２・・・熱酸化膜、３・・・多
結晶シリコン層、４・・・レジストパターン、５・・・
汚れ、６・・・配線欠陥部、７・・・熱酸化膜出願人代
理人 弁理士 鈴江武彦 第１ｍ 第２図
Claims (1)
- 半導体基板上に絶縁膜を介して形成された多結晶シリコ
ン層のシート抵抗を下げるため、該多結晶シリコン層に
燐を熱拡散する工程と、この燐拡散後の多結晶シリコン
層表面を熱酸化して薄い熱酸化膜を形成する工程と、該
熱酸化膜上を覆って配線パターンに対応したレジストパ
ターンを形成する工程と、該レジストパターンをマスク
として前記熱酸化膜をウェットエッチングにより選択的
に除去した後、前記レジストパターンをマスクとした反
応性イオンエッチングにより前記多結晶シリコン層を選
択的にエッチングして配線パターンを形成する工程とを
具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14681785A JPS628540A (ja) | 1985-07-05 | 1985-07-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14681785A JPS628540A (ja) | 1985-07-05 | 1985-07-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628540A true JPS628540A (ja) | 1987-01-16 |
Family
ID=15416199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14681785A Pending JPS628540A (ja) | 1985-07-05 | 1985-07-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628540A (ja) |
-
1985
- 1985-07-05 JP JP14681785A patent/JPS628540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPS628540A (ja) | 半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| JPH05267448A (ja) | 半導体装置の素子分離方法 | |
| JPS5929136B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR0131367B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS6236396B2 (ja) | ||
| JPH02132830A (ja) | 選択酸化方法 | |
| JPS59121836A (ja) | 位置合せマ−クの形成方法 | |
| JPH0117256B2 (ja) | ||
| JPS61174649A (ja) | 半導体装置 | |
| JPS6161431A (ja) | 半導体装置の製造方法 | |
| JPH0566011B2 (ja) | ||
| JPH0417363A (ja) | 半導体装置の製造方法 | |
| JPH038339A (ja) | 半導体装置及びその製造方法 |