JPH04109625A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH04109625A JPH04109625A JP22773490A JP22773490A JPH04109625A JP H04109625 A JPH04109625 A JP H04109625A JP 22773490 A JP22773490 A JP 22773490A JP 22773490 A JP22773490 A JP 22773490A JP H04109625 A JPH04109625 A JP H04109625A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- forming
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特に金属及
び多結晶シリコンからなる配線の形成方法に関する。
び多結晶シリコンからなる配線の形成方法に関する。
従来の半導体集積回路の導体の配線形成工程を第２図を
用いて説明する。
用いて説明する。
まず第２図（ａ＞に示すように、シリコン基板１上にシ
リコン酸化膜２を形成したのち、全面にＡρ膜４を形成
する。次でこのＡ、Ｇ膜４上に、フォトレジストからな
るマスク５Ａを形成する。
リコン酸化膜２を形成したのち、全面にＡρ膜４を形成
する。次でこのＡ、Ｇ膜４上に、フォトレジストからな
るマスク５Ａを形成する。
次に第２図（ｂ）に示すように、マスク５Ａを用い、ウ
ェットまたはドライエツチング法によりＡｆｆｌｌｌ１
４をエツチングし、Ａρ膜からなる配線４Ａを形成する
。
ェットまたはドライエツチング法によりＡｆｆｌｌｌ１
４をエツチングし、Ａρ膜からなる配線４Ａを形成する
。
次に第２図（ｃ）に示すように、マスク５Ａを除いたの
ち、全面にＰＳＧ等からなる絶縁膜６を形成し、配線４
Ａを絶縁分離する。
ち、全面にＰＳＧ等からなる絶縁膜６を形成し、配線４
Ａを絶縁分離する。
上述した従来の半導体集積回路の製造方法における配線
の形成は、エツチングの時、Ａｆｌ等の導体膜を完全に
分離するまでエツチングする為に、エツチング部の横方
向の広がりも大きくなるため、配線の間隔も広くとらな
ければならず、半導体集積回路の縮小化の妨げになると
いう欠点があるや 〔課題を解決するための手段〕 本発明の半導体集積回路の製造方法は、半導体基板上に
絶縁膜を形成したのちこの絶縁膜上の配線分離領域上に
分離用絶縁膜を形成する工程と、前記分離用絶縁膜を含
む全面に配線形成用の導体膜を形成する工程と、前記分
離用絶縁膜上を除く前記導体膜上にマスクを形成する工
程と、前ｌ己マスクを用いて前記導体膜をエツチングし
前記分離用絶縁膜の表面を露出させる工程とを含んで構
成される。
の形成は、エツチングの時、Ａｆｌ等の導体膜を完全に
分離するまでエツチングする為に、エツチング部の横方
向の広がりも大きくなるため、配線の間隔も広くとらな
ければならず、半導体集積回路の縮小化の妨げになると
いう欠点があるや 〔課題を解決するための手段〕 本発明の半導体集積回路の製造方法は、半導体基板上に
絶縁膜を形成したのちこの絶縁膜上の配線分離領域上に
分離用絶縁膜を形成する工程と、前記分離用絶縁膜を含
む全面に配線形成用の導体膜を形成する工程と、前記分
離用絶縁膜上を除く前記導体膜上にマスクを形成する工
程と、前ｌ己マスクを用いて前記導体膜をエツチングし
前記分離用絶縁膜の表面を露出させる工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、シリコン基板１上にシ
リコン酸化膜２を形成したのち、フォトレジストを塗布
し、パターニングして配線分離領域上のみにフォトレジ
スト膜３を形成する。
リコン酸化膜２を形成したのち、フォトレジストを塗布
し、パターニングして配線分離領域上のみにフォトレジ
スト膜３を形成する。
次に第１図（ｂ）に示すように、全面にＡ、Ｒ膜４また
は多結晶シリコン膜を形成したのち、このＡｆｆｌ膜４
上のフォトレジスト膜３上を除く部分に、フォトレジス
ト膜からなるマスク５を形成する。
は多結晶シリコン膜を形成したのち、このＡｆｆｌ膜４
上のフォトレジスト膜３上を除く部分に、フォトレジス
ト膜からなるマスク５を形成する。
次に第１図（ｃ）に示すように、このマスク５を用い例
えばプラズマエツチング法によりＡρ膜をエツチングし
、フォトレジスト膜３の表面を露出させる。このエツチ
ング工程によりＡＩからなる配線４Ａが形成される。
えばプラズマエツチング法によりＡρ膜をエツチングし
、フォトレジスト膜３の表面を露出させる。このエツチ
ング工程によりＡＩからなる配線４Ａが形成される。
以下第１図（ｃ）に示すように、フォトレジスト膜３を
除去したのち、ＰＳＧ等の絶縁膜６を形成する。
除去したのち、ＰＳＧ等の絶縁膜６を形成する。
尚、上記実施例においては分離用絶縁膜としてフォトレ
ジスト膜３を用いた場合について説明したが、シリコン
窒化膜等地の絶縁膜を用いてもよい。また、これらフォ
トレジスト膜等の分離用絶縁膜は、そのまま残して配線
部と非配線部の平坦化を図ることもできる。
ジスト膜３を用いた場合について説明したが、シリコン
窒化膜等地の絶縁膜を用いてもよい。また、これらフォ
トレジスト膜等の分離用絶縁膜は、そのまま残して配線
部と非配線部の平坦化を図ることもできる。
以上説明したように本発明は、配線用の導体膜付着の前
に、絶縁膜上の配線分離領域上に分離用絶縁膜を形成す
ることにより、配線の間隔を狭くすることができるため
、半導体集積回路の集積度を向上させうる効果がある。
に、絶縁膜上の配線分離領域上に分離用絶縁膜を形成す
ることにより、配線の間隔を狭くすることができるため
、半導体集積回路の集積度を向上させうる効果がある。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図、第２図は従来例を説明するための半導体チ
ップの断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・フォトレジスト膜、４・・・Ａρ膜、４Ａ・・・配
線、５．５Ａ・・・マスク、６・・・絶縁膜。
プの断面図、第２図は従来例を説明するための半導体チ
ップの断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・フォトレジスト膜、４・・・Ａρ膜、４Ａ・・・配
線、５．５Ａ・・・マスク、６・・・絶縁膜。
Claims (1)
- 半導体基板上に絶縁膜を形成したのちこの絶縁膜上の配
線分離領域上に分離用絶縁膜を形成する工程と、前記分
離用絶縁膜を含む全面に配線形成用の導体膜を形成する
工程と、前記分離用絶縁膜上を除く前記導体膜上にマス
クを形成する工程と、前記マスクを用いて前記導体膜を
エッチングし前記分離用絶縁膜の表面を露出させる工程
とを含むことを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22773490A JPH04109625A (ja) | 1990-08-29 | 1990-08-29 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22773490A JPH04109625A (ja) | 1990-08-29 | 1990-08-29 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04109625A true JPH04109625A (ja) | 1992-04-10 |
Family
ID=16865528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22773490A Pending JPH04109625A (ja) | 1990-08-29 | 1990-08-29 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04109625A (ja) |
-
1990
- 1990-08-29 JP JP22773490A patent/JPH04109625A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002280388A (ja) | 半導体装置の製造方法 | |
| JPH04109625A (ja) | 半導体集積回路の製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JP2001196463A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH0414851A (ja) | 半導体装置の製造方法 | |
| JPH0738093A (ja) | 半導体装置及びその製造方法 | |
| JPS6123322A (ja) | 半導体装置の製造方法 | |
| JPH06112193A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH0621095A (ja) | 半導体装置の製造方法 |