JPH0469948A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0469948A JPH0469948A JP18210390A JP18210390A JPH0469948A JP H0469948 A JPH0469948 A JP H0469948A JP 18210390 A JP18210390 A JP 18210390A JP 18210390 A JP18210390 A JP 18210390A JP H0469948 A JPH0469948 A JP H0469948A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- scribe
- semiconductor device
- etching
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にウェハプロセスで形成され
る集積回路の製造方法に関する。
る集積回路の製造方法に関する。
本発明は、半導体装置の製造方法において、スクライブ
領域に絶縁膜を形成し、シリコン基板が直接露出しない
構造をとる事により、スクライブ領域のレジスト残りに
より生じるＡ１エツチング〔従来の技術〕 従来、スクライブ領域を形成する方法として、第２図に
あるように、スクライブ領域にはシリコン基板が露出す
るような工程が用いられている。
領域に絶縁膜を形成し、シリコン基板が直接露出しない
構造をとる事により、スクライブ領域のレジスト残りに
より生じるＡ１エツチング〔従来の技術〕 従来、スクライブ領域を形成する方法として、第２図に
あるように、スクライブ領域にはシリコン基板が露出す
るような工程が用いられている。
しかし、前述の従来の技術においては、プロセスの各工
程においてシリコン基板が露出するようにエツチング加
工を行なう為、スクライブ領域のシリコン基板が各エツ
チング工程で徐々にエツチングされてい（。特に、スク
ライブ端部においては絶縁膜の端部がせっぴ状になるほ
どシリコン基板がエツチングされてしまう。このような
状況の中で、次工程特にＡ１配線形成時におけるレジス
ト露光時において、前述のスクライブ端部に塗布された
レジストは、十分に露光されない事がある。その結果と
して、次工程のレジスト剥離工程において、このＡｌが
離脱して工０チップ表面に付着し、信頼性上の問題を発
生させる事が考えられる。
程においてシリコン基板が露出するようにエツチング加
工を行なう為、スクライブ領域のシリコン基板が各エツ
チング工程で徐々にエツチングされてい（。特に、スク
ライブ端部においては絶縁膜の端部がせっぴ状になるほ
どシリコン基板がエツチングされてしまう。このような
状況の中で、次工程特にＡ１配線形成時におけるレジス
ト露光時において、前述のスクライブ端部に塗布された
レジストは、十分に露光されない事がある。その結果と
して、次工程のレジスト剥離工程において、このＡｌが
離脱して工０チップ表面に付着し、信頼性上の問題を発
生させる事が考えられる。
本発明は、このような従来の半導体装置の問題点を解決
するもので、その目的とするところは、。
するもので、その目的とするところは、。
より安定した信頼性の高い半導体装置を提供するところ
にある。
にある。
本発明の半導体装置の製造方法は、シリコンウェハのス
クライブ領域において、スクライブ表面にシリコン基板
を露出させない工程から成る事を特徴とする。
クライブ領域において、スクライブ表面にシリコン基板
を露出させない工程から成る事を特徴とする。
第１図は、本発明の実施例における半導体装置の製造工
程に従う断面図である。
程に従う断面図である。
まず、第１図（α）にあるように、比抵抗１０（Ω−ｍ
）のＮ型シリコン基板１００上に、二酸化珪累からなる
絶縁膜１・０１を通常の熱酸化法で形成する。
）のＮ型シリコン基板１００上に、二酸化珪累からなる
絶縁膜１・０１を通常の熱酸化法で形成する。
次に、第１図Ｃｂ）にあるように、Ａ’１１０２を通常
の蒸着あるいはスパッタリングにより形成させる。
の蒸着あるいはスパッタリングにより形成させる。
次に、第１図（ｃ）にあるように、スクライブ領域には
前記で形成したＡ１１０２は必要ない為エツチングによ
り除去する。
前記で形成したＡ１１０２は必要ない為エツチングによ
り除去する。
次に、第１図（ｄ）にあるように、前記パターン上にパ
ッシベーション膜１０５を形成する。
ッシベーション膜１０５を形成する。
以上の工程を経てスクライブ領域が形成される。本実施
例においては、スクライブ領域に絶縁膜が一層残す構造
を採用したが、多層配線構造により層間絶縁膜を有する
場合は、この層間絶縁膜も残す事も有効である。但し、
パッシベーション膜を残す事については、ダイシング時
にパッシベーションのクラックによりＩＯチップの信頼
性に影響が出る事が考えられる為に避けるべきである。
例においては、スクライブ領域に絶縁膜が一層残す構造
を採用したが、多層配線構造により層間絶縁膜を有する
場合は、この層間絶縁膜も残す事も有効である。但し、
パッシベーション膜を残す事については、ダイシング時
にパッシベーションのクラックによりＩＯチップの信頼
性に影響が出る事が考えられる為に避けるべきである。
以上述べたように、本発明によれば、スクライブ領域の
Ａ１残りによる不良を防止する対策として、絶縁膜を形
成しスクライブ表面にシリコン基板が露出しないような
工程を経ることにより、スクライブ領域のシリコン基板
が深くエツチングされるのを防ぐ事ができる。その結果
、Ａ１等のエツチング残りを防・ぎ、次工程でその人１
等が２０チツプ上に付着して起こす不良を低減する事が
でき、より信頼性の高い半導体装置を提供する事が出来
る。
Ａ１残りによる不良を防止する対策として、絶縁膜を形
成しスクライブ表面にシリコン基板が露出しないような
工程を経ることにより、スクライブ領域のシリコン基板
が深くエツチングされるのを防ぐ事ができる。その結果
、Ａ１等のエツチング残りを防・ぎ、次工程でその人１
等が２０チツプ上に付着して起こす不良を低減する事が
でき、より信頼性の高い半導体装置を提供する事が出来
る。
第１図（α）〜（ｄ）は、本発明による実施例の半導体
装置の製造工程の断面図である。 第２図は、従来の半導体装置の構造を示す断面図であ、
る。 １００・・・・・・・・・Ｎ型シリコン基板１０１・・
・・・・・・・絶縁膜 １０２ ・・・・・・・・・ Ａ １ １０３・・・・・・・・・パッシベーション膜（ｃｌ） 第２図
装置の製造工程の断面図である。 第２図は、従来の半導体装置の構造を示す断面図であ、
る。 １００・・・・・・・・・Ｎ型シリコン基板１０１・・
・・・・・・・絶縁膜 １０２ ・・・・・・・・・ Ａ １ １０３・・・・・・・・・パッシベーション膜（ｃｌ） 第２図
Claims (1)
- シリコンウェハのスクライブ領域において、スクライ
ブ表面にシリコン基板を露出させない工程から成る事を
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18210390A JPH0469948A (ja) | 1990-07-10 | 1990-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18210390A JPH0469948A (ja) | 1990-07-10 | 1990-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469948A true JPH0469948A (ja) | 1992-03-05 |
Family
ID=16112393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18210390A Pending JPH0469948A (ja) | 1990-07-10 | 1990-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469948A (ja) |
-
1990
- 1990-07-10 JP JP18210390A patent/JPH0469948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 | |
| JPH09129524A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6010753A (ja) | 半導体装置の製造方法 | |
| JPH01135041A (ja) | コンタクト部を有する半導体装置の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| JPH0457342A (ja) | 半導体装置の製造方法 | |
| JPH02194530A (ja) | 半導体装置の製造方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPH01123434A (ja) | 配線層を有する半導体装置 | |
| JPH0414851A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS5852828A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS62140432A (ja) | 半導体装置の製造方法 |