JPS59108150A - 診断方式 - Google Patents
診断方式Info
- Publication number
- JPS59108150A JPS59108150A JP57218029A JP21802982A JPS59108150A JP S59108150 A JPS59108150 A JP S59108150A JP 57218029 A JP57218029 A JP 57218029A JP 21802982 A JP21802982 A JP 21802982A JP S59108150 A JPS59108150 A JP S59108150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- code
- pattern
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野)
本発明心j1診断方式に関し、特に符号変換回路と誤り
検出・訂正回路の診断に好適な診断方式に関するもので
ある。
検出・訂正回路の診断に好適な診断方式に関するもので
ある。
〔従来技術)
従来、コンピュータ等の情報処理装置に用いられるメイ
ン・メモリや外部メモリ、あるいはデータ伝送系では、
符号変換回路、誤り検出・訂正回路が用いられており、
信頼性の改善に役立っている。これらの符号変換回路や
誤り検出・訂正回路を診断する方法として、従来から擬
似的な誤りを発生させることにより、符号変換機能、誤
り検出機能および誤り訂正機能をテストする方法が提案
されている。
ン・メモリや外部メモリ、あるいはデータ伝送系では、
符号変換回路、誤り検出・訂正回路が用いられており、
信頼性の改善に役立っている。これらの符号変換回路や
誤り検出・訂正回路を診断する方法として、従来から擬
似的な誤りを発生させることにより、符号変換機能、誤
り検出機能および誤り訂正機能をテストする方法が提案
されている。
従来の診断方式の一例として、磁気テープ制御装置の診
断を、第1図により説明する。
断を、第1図により説明する。
第1図には、磁気テープ制御装置20の内部データ・バ
スと磁気テープ装M6が示されている。
スと磁気テープ装M6が示されている。
6250 R,P IのG CR(Group Cod
edRecording )方式では、4ビツトのデー
タを5ビツトのデータに変換し、この5ビツトの記軽情
報をNRZI方式で磁気テープ上に書き込む。5ビツト
に変換されたデータ中では、”0”が2ビツトしか連続
しないように構成され、PE方式と同じように自己同期
方式の撞調回路が使用できるようになっている。
edRecording )方式では、4ビツトのデー
タを5ビツトのデータに変換し、この5ビツトの記軽情
報をNRZI方式で磁気テープ上に書き込む。5ビツト
に変換されたデータ中では、”0”が2ビツトしか連続
しないように構成され、PE方式と同じように自己同期
方式の撞調回路が使用できるようになっている。
書き込みデータWDは、セレクタ2を通じてFCC生成
回路1で発生したエラー修正用のECC(Error
Correcting Code )バイトを付加した
後、4−5変換回路5により符号変換され、さらに変調
回路4によりNRZI符号に変調されて磁気テープ装置
6に送り込まれる。一方、磁気テープ装@6で読み取ら
れたデータは、磁気テープ制御袋flt20の復調回路
7で復調され、5−4変換回路8で逆変換された後、誤
り検出・訂正回路9に送られる。ここで、誤りが検出さ
れた場合には、ECCを用いて腔り訂正が行われる。6
250RP■のGcR方式では、7バイトのデータに]
−バイトのECCを付加し、2トラツクにわたって同時
に発生した練りでも、修正できるようにしている。
回路1で発生したエラー修正用のECC(Error
Correcting Code )バイトを付加した
後、4−5変換回路5により符号変換され、さらに変調
回路4によりNRZI符号に変調されて磁気テープ装置
6に送り込まれる。一方、磁気テープ装@6で読み取ら
れたデータは、磁気テープ制御袋flt20の復調回路
7で復調され、5−4変換回路8で逆変換された後、誤
り検出・訂正回路9に送られる。ここで、誤りが検出さ
れた場合には、ECCを用いて腔り訂正が行われる。6
250RP■のGcR方式では、7バイトのデータに]
−バイトのECCを付加し、2トラツクにわたって同時
に発生した練りでも、修正できるようにしている。
第1図において、誤り検出・訂正回路9の診断を行う場
合、マイクロプロセッサlOの出力によりアンド回路9
を制御して、変調回路4の出力を強制的に閉じ、磁気テ
ープ装置6への出力に擬似的に障害を発生させ、これを
入力とすることにより、磁気、テープ装置6、復調回路
7、および5−4変換回路8を経由して、誤り検出・訂
正回路9で上記擬似障害を検出・訂正させている。しか
し、この方法では、(1)変調回路牛の出力側にアンド
回路5を設ける必要があり、ハードウェアが増加する。
合、マイクロプロセッサlOの出力によりアンド回路9
を制御して、変調回路4の出力を強制的に閉じ、磁気テ
ープ装置6への出力に擬似的に障害を発生させ、これを
入力とすることにより、磁気、テープ装置6、復調回路
7、および5−4変換回路8を経由して、誤り検出・訂
正回路9で上記擬似障害を検出・訂正させている。しか
し、この方法では、(1)変調回路牛の出力側にアンド
回路5を設ける必要があり、ハードウェアが増加する。
e)アンド回路5を閉じる指示は、診断実行中にマイク
ロプロセッサ10により行われるが、このマイクロプロ
セッサ10はプログラム制御で動作するため、マイクロ
プロセッサ8の処理速度がデータ転送速度より遅くなり
、データと同期をとることが幹しく、1つのデータ・ブ
ロック中の任意のデータに対して擬似障害を起すことが
困難である。(3)上記(2)の理由によって、通常は
、データ転送を行う前からアンド回路5を閉じることに
なるが、これではデータ・ブロックの始めから擬似障害
が発生することになる。つまり、障害が発生したトラッ
クについては、全くデータが入力されないので、5−4
変換回路8は動作せず、したがって、5−4変換回路8
の内部の誤り検出に関係する部分の診断ができない。等
の欠点がある。
ロプロセッサ10により行われるが、このマイクロプロ
セッサ10はプログラム制御で動作するため、マイクロ
プロセッサ8の処理速度がデータ転送速度より遅くなり
、データと同期をとることが幹しく、1つのデータ・ブ
ロック中の任意のデータに対して擬似障害を起すことが
困難である。(3)上記(2)の理由によって、通常は
、データ転送を行う前からアンド回路5を閉じることに
なるが、これではデータ・ブロックの始めから擬似障害
が発生することになる。つまり、障害が発生したトラッ
クについては、全くデータが入力されないので、5−4
変換回路8は動作せず、したがって、5−4変換回路8
の内部の誤り検出に関係する部分の診断ができない。等
の欠点がある。
また、誤り検出・訂正回路9の診断を行・うイ[口の方
法としては、笛1図の一部を変更して第2図のように構
成し、FCCを任意にV定する方法がある。すなわち、
tP1図のECC!i:戒回路lとセレクタ2の間に別
個のセレクタ12を接続し、診断時には、書き込みデー
タWDを入力するとともに、セレクタ12でFCCレジ
スタll側を選択し、データW Dに付加されるFCC
をデータから生成するかわりに、マイクロプロセッサ1
0で任意に発生し、これをECCレジスタ11にセット
してセレクタ2でデータにこれを付加する。このように
、任意にECCを設定することにより、MU的に障害を
発生させ診断を行う方法であって、これは、誤り検出・
j正にFCCを用いることを利用したものである。しか
し、この方法では、(1) E CCを任意に設定する
ためセレクタ12、ECCレジスタ11等のハードウェ
アが必要である。(2)1つのブロック中の任意の部分
で障害を起させるためには、ECCの付加されるタイミ
ングと同期をとって、FCCを設定する必要がある。6
)データ自体に擬似障害を起すことができない。等の欠
点がある。
法としては、笛1図の一部を変更して第2図のように構
成し、FCCを任意にV定する方法がある。すなわち、
tP1図のECC!i:戒回路lとセレクタ2の間に別
個のセレクタ12を接続し、診断時には、書き込みデー
タWDを入力するとともに、セレクタ12でFCCレジ
スタll側を選択し、データW Dに付加されるFCC
をデータから生成するかわりに、マイクロプロセッサ1
0で任意に発生し、これをECCレジスタ11にセット
してセレクタ2でデータにこれを付加する。このように
、任意にECCを設定することにより、MU的に障害を
発生させ診断を行う方法であって、これは、誤り検出・
j正にFCCを用いることを利用したものである。しか
し、この方法では、(1) E CCを任意に設定する
ためセレクタ12、ECCレジスタ11等のハードウェ
アが必要である。(2)1つのブロック中の任意の部分
で障害を起させるためには、ECCの付加されるタイミ
ングと同期をとって、FCCを設定する必要がある。6
)データ自体に擬似障害を起すことができない。等の欠
点がある。
さらに、誤り検出・訂正回路の診断を行う仙の方法とし
ては、第2図のマイクロプロセッサ10のかわりに保安
パネルより任意のECCを発生する方法(ゼ1開昭55
−162162号公報参照)、あるいは、書き込みデー
タをそのまま読み取り回路にバイパスさせ、媒体を使用
せずに読取り時の回路の診断を行う方法(特開W! 5
3−122341号公報参照)、あるいはECC発生回
路に診断データを与えて、エラーを含むECCを発生さ
せ、誤り検出・訂正回路、ECC発生回路の診断を行う
方法(特開昭52−94744号公報参照)等がある。
ては、第2図のマイクロプロセッサ10のかわりに保安
パネルより任意のECCを発生する方法(ゼ1開昭55
−162162号公報参照)、あるいは、書き込みデー
タをそのまま読み取り回路にバイパスさせ、媒体を使用
せずに読取り時の回路の診断を行う方法(特開W! 5
3−122341号公報参照)、あるいはECC発生回
路に診断データを与えて、エラーを含むECCを発生さ
せ、誤り検出・訂正回路、ECC発生回路の診断を行う
方法(特開昭52−94744号公報参照)等がある。
しかし、いずれもn゛す記と同じ欠点を有しているため
、最良の改善策とは云えない。
、最良の改善策とは云えない。
本発明の目的は、これら従来の欠点を解消するため、デ
ータの流れに同期をとることなく、データ中の任意の箇
所に擬イリ的な障害を起し、符号変換回路および誤り検
出・訂正回路の故101を簡坩な回路で霊場できる診断
方式を提供することにある。
ータの流れに同期をとることなく、データ中の任意の箇
所に擬イリ的な障害を起し、符号変換回路および誤り検
出・訂正回路の故101を簡坩な回路で霊場できる診断
方式を提供することにある。
本発明の診断方式は、ECCが付加されたデータを符号
変換して出力するとともに、入力したデータを符号jチ
v換して練り検出・訂正を行う装置において、符号変換
回路に外部の指示により未定義の符号パターンに変換し
て出力する1rjl路を訃′は、かつ装置の出力を人力
に戻す通路を形成して、符号逆変換回路および誤り検出
・Hr正回路の診断な行うことに特徴かある。
変換して出力するとともに、入力したデータを符号jチ
v換して練り検出・訂正を行う装置において、符号変換
回路に外部の指示により未定義の符号パターンに変換し
て出力する1rjl路を訃′は、かつ装置の出力を人力
に戻す通路を形成して、符号逆変換回路および誤り検出
・Hr正回路の診断な行うことに特徴かある。
〔発明の実施例:1
以下、本発明を磁気テープ制御装置の自己診断に送用し
た場合を例にとって説明する。第3図は、本発明の実施
例を示す磁気テープ制御装置r1内のブロック図である
。
た場合を例にとって説明する。第3図は、本発明の実施
例を示す磁気テープ制御装置r1内のブロック図である
。
第3図において、チャネル・バッファ16は、自己診断
実行時のライト・データを格納するメモリであって、電
源投入に伴なう起動信号Sによりマイクロプロセッサ1
0が診断プロクラムラ実行し、メモリ13から読み出さ
れたテスト・データがセレクタ15を通してこのチャネ
ル・バッファ16に書き込まれる。このテスト・データ
は、チャネル・バッファ16から順次出されて、ECC
付加回路17でECCが例月され、4−5変換回路23
で符号変換された後、変調回路4で変調される。自己診
断時には、変調回路牛の出力をセレクタ14を通してそ
のまま復調回路7へ入力し、5−4変換回路8、誤り検
出・訂正回路9を経由したデータをマイクロプロセッサ
10に取り込み、上記チャネル・バッファ16へ書き込
んだ時のデータとコンベアを行うことで上記各回路の診
断を行い、故障かあれば装置外部へ、LEDの点滅等に
より報告する。なお、磁気テープでは、9トラツクで記
録するため、3〜9の各回路は、lデータ9ピツト (
データ8ピツト+パリテイ1ビツト)分のデータを並列
に処理できるよう9回路分の論理を備λている。
実行時のライト・データを格納するメモリであって、電
源投入に伴なう起動信号Sによりマイクロプロセッサ1
0が診断プロクラムラ実行し、メモリ13から読み出さ
れたテスト・データがセレクタ15を通してこのチャネ
ル・バッファ16に書き込まれる。このテスト・データ
は、チャネル・バッファ16から順次出されて、ECC
付加回路17でECCが例月され、4−5変換回路23
で符号変換された後、変調回路4で変調される。自己診
断時には、変調回路牛の出力をセレクタ14を通してそ
のまま復調回路7へ入力し、5−4変換回路8、誤り検
出・訂正回路9を経由したデータをマイクロプロセッサ
10に取り込み、上記チャネル・バッファ16へ書き込
んだ時のデータとコンベアを行うことで上記各回路の診
断を行い、故障かあれば装置外部へ、LEDの点滅等に
より報告する。なお、磁気テープでは、9トラツクで記
録するため、3〜9の各回路は、lデータ9ピツト (
データ8ピツト+パリテイ1ビツト)分のデータを並列
に処理できるよう9回路分の論理を備λている。
4−5変換回路23は、各々のトラックについて、シリ
アルに人力した4ピントのデータye −&の規則のも
とに符号変換を行い、5ビツトのデータとしてシリアル
に出力する。この4−5変換には、変換後の5ヒツトに
はOかδつ以上わ″じくパターンか存在しないという規
則があるため、従来の4−5変換回路においては、0か
5つ以ヒ続くパターンが出力されることはなかった。こ
れに対し、本実施例の4−5変換回路23は、マイクロ
プロセッサ10からの指示、Ii!24を持ち、この指
示線24が”O″の時は従来と同様の4−5変換を行う
か、指示線24が1′′で、かつ人力データ牛ピットの
うち前半の3ピントか“°0″である時は出力5ビツト
の全てを°l Q 11、即ち通常の4−5変換では未
定義のパターンを出カシ−る。
アルに人力した4ピントのデータye −&の規則のも
とに符号変換を行い、5ビツトのデータとしてシリアル
に出力する。この4−5変換には、変換後の5ヒツトに
はOかδつ以上わ″じくパターンか存在しないという規
則があるため、従来の4−5変換回路においては、0か
5つ以ヒ続くパターンが出力されることはなかった。こ
れに対し、本実施例の4−5変換回路23は、マイクロ
プロセッサ10からの指示、Ii!24を持ち、この指
示線24が”O″の時は従来と同様の4−5変換を行う
か、指示線24が1′′で、かつ人力データ牛ピットの
うち前半の3ピントか“°0″である時は出力5ビツト
の全てを°l Q 11、即ち通常の4−5変換では未
定義のパターンを出カシ−る。
第5図に、G CR変換図を示す。第5図に示すように
、データoooo〜1111の値は4−5変換回路23
で、11001〜01111のレコード値に変換される
。レコード値は60”が2ビツトしか連続しないので、
N1(Z1方式でテープに書き込んでも、PE方式と同
じように自己同期方式の復調回路7が使用できる。なお
、データイ1i 4ビツトは、各トラックでデータ・サ
ブグループAとBで6ビツトを形成し、サブグループB
の最後のビットをFCCビットにする。トラック4には
パリティ・ビット8ビツトを配列する。また、レコード
(直5ビットは、ストレージ・サブグループAとBで1
0ビツトを形成して、磁気テープに書き込まれる。
、データoooo〜1111の値は4−5変換回路23
で、11001〜01111のレコード値に変換される
。レコード値は60”が2ビツトしか連続しないので、
N1(Z1方式でテープに書き込んでも、PE方式と同
じように自己同期方式の復調回路7が使用できる。なお
、データイ1i 4ビツトは、各トラックでデータ・サ
ブグループAとBで6ビツトを形成し、サブグループB
の最後のビットをFCCビットにする。トラック4には
パリティ・ビット8ビツトを配列する。また、レコード
(直5ビットは、ストレージ・サブグループAとBで1
0ビツトを形成して、磁気テープに書き込まれる。
第3図の実施例では、自己診断時にデータ値のうちケ印
の°’0001”を入力したとき”11011”に変換
されずに”ooooo”に変換されるようにする。
の°’0001”を入力したとき”11011”に変換
されずに”ooooo”に変換されるようにする。
5−4変換回路8は、4−5変換と逆の動作を行い、入
力5ビツトを4ビツトの出力に変換する。
力5ビツトを4ビツトの出力に変換する。
この回路8は、通常でも上記の様な未定義バダーンの5
ビツトを入力した場合には、出力4ビット全てがN0゛
となるパターンを出力し、同時に未定義パターンを入力
した事を後段の誤り検出・訂正回路9へ報告する。
ビツトを入力した場合には、出力4ビット全てがN0゛
となるパターンを出力し、同時に未定義パターンを入力
した事を後段の誤り検出・訂正回路9へ報告する。
上記の様な回路で自己診断を行う場合、マイクロプロセ
ッサ10は、診断用にチャネルバッファ16にセットす
る一連のデータの中で、擬似障害を起したいトラックの
該当個所にたけ°’0001”という4ビツトのパター
ンを予め入れておく。
ッサ10は、診断用にチャネルバッファ16にセットす
る一連のデータの中で、擬似障害を起したいトラックの
該当個所にたけ°’0001”という4ビツトのパター
ンを予め入れておく。
そして、指示線24をl゛′としライ)(WR)の指示
を出す。これにより、チャネルバッファ16のデータが
17〜9を経由する動作か開始されるが、この時+−5
変換回路23は上記の’0001″″というパターンを
入力すると’ ooooo“′なるパターンを11)力
する。このデータ(」、回路4〜7を経由して5−4変
換回路8に与えられ、未定義パターンとして°’ooo
o”なるデータに変換され、同時に未定義パターンを入
力したことか誤り検1jj・訂正回路9に報告される。
を出す。これにより、チャネルバッファ16のデータが
17〜9を経由する動作か開始されるが、この時+−5
変換回路23は上記の’0001″″というパターンを
入力すると’ ooooo“′なるパターンを11)力
する。このデータ(」、回路4〜7を経由して5−4変
換回路8に与えられ、未定義パターンとして°’ooo
o”なるデータに変換され、同時に未定義パターンを入
力したことか誤り検1jj・訂正回路9に報告される。
この場合、書き込まれタパターン゛’0001”と読み
出されたパターン”0000′か異なるので、5−4変
換回路8ならびに誤り検出・訂正回路9が正常であれば
、障害が1トラツクだけの時にはパリティビットとFC
Cを用いて、2トラツクの時にはさらに上記の未定義パ
ターンを入力したという情報をも用いて、回路9により
誤りが検出され訂正されて、マイクロプロセッサ10は
書き込んだデータと全く同じデータを受は取ることがで
きる。
出されたパターン”0000′か異なるので、5−4変
換回路8ならびに誤り検出・訂正回路9が正常であれば
、障害が1トラツクだけの時にはパリティビットとFC
Cを用いて、2トラツクの時にはさらに上記の未定義パ
ターンを入力したという情報をも用いて、回路9により
誤りが検出され訂正されて、マイクロプロセッサ10は
書き込んだデータと全く同じデータを受は取ることがで
きる。
このように指示線24と特定のデータパターンにより、
データ中に擬似的に障害を発生させ、5−4変換回路と
誤り検出・訂正回路の診断を行うことができる。しかも
与えるデータの中に予め特定のパターンを入れておくこ
とで、その部分たけに擬(1ゾ障害を発生させることが
できるため、回路16〜4の間のデータの流れに同期を
とることなく、1つのデータブロック中の任意のトラッ
クの任意の部分に擬似障害を発生させることが可能であ
る。
データ中に擬似的に障害を発生させ、5−4変換回路と
誤り検出・訂正回路の診断を行うことができる。しかも
与えるデータの中に予め特定のパターンを入れておくこ
とで、その部分たけに擬(1ゾ障害を発生させることが
できるため、回路16〜4の間のデータの流れに同期を
とることなく、1つのデータブロック中の任意のトラッ
クの任意の部分に擬似障害を発生させることが可能であ
る。
本実施例における4−5変換回路23は第4図に示ずご
とく、従来の牛−凸変換の部分26に簡単なハードウェ
アを追加するだけで実現できる。
とく、従来の牛−凸変換の部分26に簡単なハードウェ
アを追加するだけで実現できる。
すなわち、第4図において、通常は、マイクロプロセッ
サ10からの指示ODは0゛であるため、人力牛ピッ)
(IN4B)の値にかかわらずナンド回路29の出力
は°1゛′となり、アンド回路27を開くことによって
4−5変換部26で第5図に示すレコード値(OtJT
5B)に変換され、そのまま出力される。自己診断時に
は、マイクロプロセッサ10からの指示Of)は°°l
”となるため、入力4ビツト (IN4B)の前3ビツ
トが”0゛のときのみインバータ28により′1″に逆
転され、ナンド回路29の出力がパO“′となってアン
ド回路27を閉じる。これによって、4−5変換部26
のLE力変挨1直にかかわらず、出力(OUT5B)は
オール″0”となる。
サ10からの指示ODは0゛であるため、人力牛ピッ)
(IN4B)の値にかかわらずナンド回路29の出力
は°1゛′となり、アンド回路27を開くことによって
4−5変換部26で第5図に示すレコード値(OtJT
5B)に変換され、そのまま出力される。自己診断時に
は、マイクロプロセッサ10からの指示Of)は°°l
”となるため、入力4ビツト (IN4B)の前3ビツ
トが”0゛のときのみインバータ28により′1″に逆
転され、ナンド回路29の出力がパO“′となってアン
ド回路27を閉じる。これによって、4−5変換部26
のLE力変挨1直にかかわらず、出力(OUT5B)は
オール″0”となる。
なお、従来の4−5変換部26をI) −ROMで実現
すれば、第4図に示すような論理回路の追加は不要とな
り、単にP−)tOM中の’0001”に対応する値を
°“ooooo″′に設定しておくたけでよい。
すれば、第4図に示すような論理回路の追加は不要とな
り、単にP−)tOM中の’0001”に対応する値を
°“ooooo″′に設定しておくたけでよい。
このようにして、自己診断時に、擬似障害を含むトラッ
クのデータが誤り検出・1正回路9を通って、チャネル
・バッファ16に再び格納されると、マイクロプロセッ
サ10のD [lj+プログラムにより書き込んだデー
タと格納されたデータとを比較し、一致すれば、5−4
変換回路8と誤り検出・訂正回路9の機能が正常である
ことを判別できる。
クのデータが誤り検出・1正回路9を通って、チャネル
・バッファ16に再び格納されると、マイクロプロセッ
サ10のD [lj+プログラムにより書き込んだデー
タと格納されたデータとを比較し、一致すれば、5−4
変換回路8と誤り検出・訂正回路9の機能が正常である
ことを判別できる。
すなわち、6250RPIのチェック・キャラクタには
、ECCCキャラクタuxlliary CRCキャラ
クタおよびCRCキャラクタがある。これらのうち、F
CCキャラクタは各データ・グループの最後のヒ゛ット
(4トラツク目はパリティ・ビットのため除かれる)
を用いて作成され、誤り訂正回路9 it、このFCC
キャラクタと各キャラクタのパリティおよび各トラック
のエラー ポインタにより、2トラツク目時の誤り修正
を行う。したかつて、5−4変換回路8が、未定義パタ
ーンの入力によりこれを’oooo”のデータに変換し
て誤り検出・訂正回路9に報告すると、訂正回路9はそ
の誤りトラック°’oooo”が誤りのため、正しいビ
ット”0001″″に修正してチャネル・バッファ16
に格納するので、比較か一致したときには、両回路8,
9ともに正常動作することになる。
、ECCCキャラクタuxlliary CRCキャラ
クタおよびCRCキャラクタがある。これらのうち、F
CCキャラクタは各データ・グループの最後のヒ゛ット
(4トラツク目はパリティ・ビットのため除かれる)
を用いて作成され、誤り訂正回路9 it、このFCC
キャラクタと各キャラクタのパリティおよび各トラック
のエラー ポインタにより、2トラツク目時の誤り修正
を行う。したかつて、5−4変換回路8が、未定義パタ
ーンの入力によりこれを’oooo”のデータに変換し
て誤り検出・訂正回路9に報告すると、訂正回路9はそ
の誤りトラック°’oooo”が誤りのため、正しいビ
ット”0001″″に修正してチャネル・バッファ16
に格納するので、比較か一致したときには、両回路8,
9ともに正常動作することになる。
これに対し、て、5−4変換回路8が異常のときには、
未定義パターンが入力しても伺らかのデータに変換して
出力する。誤りトラックが1トラツクの時にはそれでも
修正されるので、故障は検出さねないが、同様にして2
トラツクに誤りを生じさせれば、未定義パターンを人力
したという情報が得られないために1正できないことか
ら正しいビット”0001°′に修正されないままチャ
ネル・バッファ1Gに格納される。
未定義パターンが入力しても伺らかのデータに変換して
出力する。誤りトラックが1トラツクの時にはそれでも
修正されるので、故障は検出さねないが、同様にして2
トラツクに誤りを生じさせれば、未定義パターンを人力
したという情報が得られないために1正できないことか
ら正しいビット”0001°′に修正されないままチャ
ネル・バッファ1Gに格納される。
また、5−4変換回路8か正常で”oooo”を出力し
ても、誤り検出・訂正回路9が異常動作すれば、やはり
正しいビット”0001”に修正されない。修止不可能
な」具合、外部に誤り表示を行うことも勿論可能である
。
ても、誤り検出・訂正回路9が異常動作すれば、やはり
正しいビット”0001”に修正されない。修止不可能
な」具合、外部に誤り表示を行うことも勿論可能である
。
このように、チャネル・バッファ16に再び格納された
デ〜りと最初に格納されたデータか不一致のときには、
5−4変換回路8あるいは誤り検出・訂正回路9のいず
れか一方、または両方が障害ないし誤動作したことにな
る。
デ〜りと最初に格納されたデータか不一致のときには、
5−4変換回路8あるいは誤り検出・訂正回路9のいず
れか一方、または両方が障害ないし誤動作したことにな
る。
なお、第3図の磁気テープ制御装置において、通常時、
チャネルCHからのコマンドや書き込みデータが送られ
てくると、セレクタ15をチャネルCH側に1”4’N
択してチャネル・バッファ16にこれを格納する。また
、磁気、テープから読み取ったデータは、b−+変換回
路8、誹り検出・訂正回路9を通り、セレクタ15を誤
り検出・訂正回路9但りに選択することにより、バイパ
スしてチャネル・バッファ16に一旦格納されたケ、チ
ャネルCHに送出される。
チャネルCHからのコマンドや書き込みデータが送られ
てくると、セレクタ15をチャネルCH側に1”4’N
択してチャネル・バッファ16にこれを格納する。また
、磁気、テープから読み取ったデータは、b−+変換回
路8、誹り検出・訂正回路9を通り、セレクタ15を誤
り検出・訂正回路9但りに選択することにより、バイパ
スしてチャネル・バッファ16に一旦格納されたケ、チ
ャネルCHに送出される。
従来は、マイクロプロセッサ10のプログラム制御によ
りデータの流れに外部から同期をとって擬41: 障害
を発生させていたのに対して、本発明では、プログラム
制御によりデータの中にw(l″IIパターン生させて
おき、そのパターンがチャネルバッファ16に格納され
た後、顛次読みB−3される前に、診断動作の開始指示
(Old)を指示線24を介して送出するので、同期を
とることなく、擬(す障害を発生ずることができる。
りデータの流れに外部から同期をとって擬41: 障害
を発生させていたのに対して、本発明では、プログラム
制御によりデータの中にw(l″IIパターン生させて
おき、そのパターンがチャネルバッファ16に格納され
た後、顛次読みB−3される前に、診断動作の開始指示
(Old)を指示線24を介して送出するので、同期を
とることなく、擬(す障害を発生ずることができる。
〔発明の効果)
以上B’ sJ4したように、本発明によれは、データ
の流れに同期をとることなく、一連のデータの任意の箇
所で擬似障害を発生させて、符号変換回路および誤り検
出・訂正回路の診断を行うことができ、かつ勾号変換回
路にP −1(OM等を用いることにより、簡単に実現
することができる。
の流れに同期をとることなく、一連のデータの任意の箇
所で擬似障害を発生させて、符号変換回路および誤り検
出・訂正回路の診断を行うことができ、かつ勾号変換回
路にP −1(OM等を用いることにより、簡単に実現
することができる。
なお、実施例でGj1磁気テープ制御装置に適用した場
合を炉開したが、主メモリ制御装置、他の外部メモリ制
御装作、および通信システム等にも適用可能である。
合を炉開したが、主メモリ制御装置、他の外部メモリ制
御装作、および通信システム等にも適用可能である。
第1図は従来の磁気テープ制御装置のブロック図、芭2
図は第1図の一部を変更したブロック図、第3図は本発
明の実fil1例を示す磁気テープ制御装置のブロック
図、笛4図は第3図の符号変換回路の具体的構成1図、
第5図はCi C)(方式の符号変換例を示す図である
。 1:lcc土成1回路、4:変に3回路、7;復調回路
、8:5−4変換回路、9:誤り検出・1正回路、10
:マイクロプロセッサ、■3:メモリ、2.12.14
.1,5:セレクタ、16:チャネル・バッファ、17
: ECC付加回路、3,23:4−5変換回路、2
6:変換部。 特許H<願人 材式会社 日立製作所 代 f31! 人 弁理士 磯 村 雅
俊1.−第 1 図 20 第2図 第 3 図 第4図
図は第1図の一部を変更したブロック図、第3図は本発
明の実fil1例を示す磁気テープ制御装置のブロック
図、笛4図は第3図の符号変換回路の具体的構成1図、
第5図はCi C)(方式の符号変換例を示す図である
。 1:lcc土成1回路、4:変に3回路、7;復調回路
、8:5−4変換回路、9:誤り検出・1正回路、10
:マイクロプロセッサ、■3:メモリ、2.12.14
.1,5:セレクタ、16:チャネル・バッファ、17
: ECC付加回路、3,23:4−5変換回路、2
6:変換部。 特許H<願人 材式会社 日立製作所 代 f31! 人 弁理士 磯 村 雅
俊1.−第 1 図 20 第2図 第 3 図 第4図
Claims (2)
- (1) E CCが付加されたデータを符号変換して出
力するとともに、入力したデータを符号逆変換して誤り
検出・訂正を行う装置に、おいて、外部からの指示があ
ったときだけ、未定義の符号パターンに変換して出力す
る符号変換回路、および上記出力を符号逆変換の入力側
に戻す回路を設けて、符号逆変換回路と誤り検出・訂正
回路の正常動作の診断を行うことを特徴とする診断方式
。 - (2)前記符号変換回路は、I) −ROMで構成され
ることを特徴とする特許請求の範囲頷1項記載の診断方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57218029A JPS59108150A (ja) | 1982-12-13 | 1982-12-13 | 診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57218029A JPS59108150A (ja) | 1982-12-13 | 1982-12-13 | 診断方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59108150A true JPS59108150A (ja) | 1984-06-22 |
JPS6316776B2 JPS6316776B2 (ja) | 1988-04-11 |
Family
ID=16713517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57218029A Granted JPS59108150A (ja) | 1982-12-13 | 1982-12-13 | 診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59108150A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03260841A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | コード変換装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7046024B2 (ja) * | 2019-02-26 | 2022-04-01 | 日立建機株式会社 | 作業機械 |
-
1982
- 1982-12-13 JP JP57218029A patent/JPS59108150A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03260841A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | コード変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6316776B2 (ja) | 1988-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4048481A (en) | Diagnostic testing apparatus and method | |
US4827478A (en) | Data integrity checking with fault tolerance | |
JPS6226734B2 (ja) | ||
JPS59108150A (ja) | 診断方式 | |
JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
JP4357373B2 (ja) | 高信頼性制御装置 | |
JPS60246066A (ja) | 読取回路の診断方式 | |
JP2513615B2 (ja) | Ecc回路付記憶装置 | |
JPS62246179A (ja) | 情報記録装置 | |
JPS62226353A (ja) | Ras回路付記憶装置 | |
SU940242A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
JPS55162162A (en) | Diagnostic system for error detecting-correcting circuit | |
SU769641A1 (ru) | Устройство дл контрол пам ти | |
JPS58102315A (ja) | 書込み補正回路の故障診断方式 | |
JPH01156834A (ja) | チェック回路の診断装置 | |
SU720719A1 (ru) | Преобразователь кода во временной интервал | |
SU951407A1 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
JPH0746484B2 (ja) | エラ−修正回路の診断方式 | |
SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
JPS6161418B2 (ja) | ||
JPS59139459A (ja) | 論理装置の診断方式 | |
JPH0346047A (ja) | 検査回路 | |
JPH0350637A (ja) | シフトパスチェック回路 | |
JPH04353935A (ja) | 磁気ディスク制御装置 |