JPS59108150A - 診断方式 - Google Patents
診断方式Info
- Publication number
- JPS59108150A JPS59108150A JP57218029A JP21802982A JPS59108150A JP S59108150 A JPS59108150 A JP S59108150A JP 57218029 A JP57218029 A JP 57218029A JP 21802982 A JP21802982 A JP 21802982A JP S59108150 A JPS59108150 A JP S59108150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- code
- pattern
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野）
本発明心ｊ１診断方式に関し、特に符号変換回路と誤り
検出・訂正回路の診断に好適な診断方式に関するもので
ある。
検出・訂正回路の診断に好適な診断方式に関するもので
ある。
〔従来技術）
従来、コンピュータ等の情報処理装置に用いられるメイ
ン・メモリや外部メモリ、あるいはデータ伝送系では、
符号変換回路、誤り検出・訂正回路が用いられており、
信頼性の改善に役立っている。これらの符号変換回路や
誤り検出・訂正回路を診断する方法として、従来から擬
似的な誤りを発生させることにより、符号変換機能、誤
り検出機能および誤り訂正機能をテストする方法が提案
されている。
ン・メモリや外部メモリ、あるいはデータ伝送系では、
符号変換回路、誤り検出・訂正回路が用いられており、
信頼性の改善に役立っている。これらの符号変換回路や
誤り検出・訂正回路を診断する方法として、従来から擬
似的な誤りを発生させることにより、符号変換機能、誤
り検出機能および誤り訂正機能をテストする方法が提案
されている。
従来の診断方式の一例として、磁気テープ制御装置の診
断を、第１図により説明する。
断を、第１図により説明する。
第１図には、磁気テープ制御装置２０の内部データ・バ
スと磁気テープ装Ｍ６が示されている。
スと磁気テープ装Ｍ６が示されている。
６２５０ Ｒ，Ｐ ＩのＧ ＣＲ（Ｇｒｏｕｐ Ｃｏｄ
ｅｄＲｅｃｏｒｄｉｎｇ ）方式では、４ビツトのデー
タを５ビツトのデータに変換し、この５ビツトの記軽情
報をＮＲＺＩ方式で磁気テープ上に書き込む。５ビツト
に変換されたデータ中では、”０”が２ビツトしか連続
しないように構成され、ＰＥ方式と同じように自己同期
方式の撞調回路が使用できるようになっている。
ｅｄＲｅｃｏｒｄｉｎｇ ）方式では、４ビツトのデー
タを５ビツトのデータに変換し、この５ビツトの記軽情
報をＮＲＺＩ方式で磁気テープ上に書き込む。５ビツト
に変換されたデータ中では、”０”が２ビツトしか連続
しないように構成され、ＰＥ方式と同じように自己同期
方式の撞調回路が使用できるようになっている。
書き込みデータＷＤは、セレクタ２を通じてＦＣＣ生成
回路１で発生したエラー修正用のＥＣＣ（Ｅｒｒｏｒ
Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ ）バイトを付加した
後、４−５変換回路５により符号変換され、さらに変調
回路４によりＮＲＺＩ符号に変調されて磁気テープ装置
６に送り込まれる。一方、磁気テープ装＠６で読み取ら
れたデータは、磁気テープ制御袋ｆｌｔ２０の復調回路
７で復調され、５−４変換回路８で逆変換された後、誤
り検出・訂正回路９に送られる。ここで、誤りが検出さ
れた場合には、ＥＣＣを用いて腔り訂正が行われる。６
２５０ＲＰ■のＧｃＲ方式では、７バイトのデータに］
−バイトのＥＣＣを付加し、２トラツクにわたって同時
に発生した練りでも、修正できるようにしている。
回路１で発生したエラー修正用のＥＣＣ（Ｅｒｒｏｒ
Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ ）バイトを付加した
後、４−５変換回路５により符号変換され、さらに変調
回路４によりＮＲＺＩ符号に変調されて磁気テープ装置
６に送り込まれる。一方、磁気テープ装＠６で読み取ら
れたデータは、磁気テープ制御袋ｆｌｔ２０の復調回路
７で復調され、５−４変換回路８で逆変換された後、誤
り検出・訂正回路９に送られる。ここで、誤りが検出さ
れた場合には、ＥＣＣを用いて腔り訂正が行われる。６
２５０ＲＰ■のＧｃＲ方式では、７バイトのデータに］
−バイトのＥＣＣを付加し、２トラツクにわたって同時
に発生した練りでも、修正できるようにしている。
第１図において、誤り検出・訂正回路９の診断を行う場
合、マイクロプロセッサｌＯの出力によりアンド回路９
を制御して、変調回路４の出力を強制的に閉じ、磁気テ
ープ装置６への出力に擬似的に障害を発生させ、これを
入力とすることにより、磁気、テープ装置６、復調回路
７、および５−４変換回路８を経由して、誤り検出・訂
正回路９で上記擬似障害を検出・訂正させている。しか
し、この方法では、（１）変調回路牛の出力側にアンド
回路５を設ける必要があり、ハードウェアが増加する。
合、マイクロプロセッサｌＯの出力によりアンド回路９
を制御して、変調回路４の出力を強制的に閉じ、磁気テ
ープ装置６への出力に擬似的に障害を発生させ、これを
入力とすることにより、磁気、テープ装置６、復調回路
７、および５−４変換回路８を経由して、誤り検出・訂
正回路９で上記擬似障害を検出・訂正させている。しか
し、この方法では、（１）変調回路牛の出力側にアンド
回路５を設ける必要があり、ハードウェアが増加する。
ｅ）アンド回路５を閉じる指示は、診断実行中にマイク
ロプロセッサ１０により行われるが、このマイクロプロ
セッサ１０はプログラム制御で動作するため、マイクロ
プロセッサ８の処理速度がデータ転送速度より遅くなり
、データと同期をとることが幹しく、１つのデータ・ブ
ロック中の任意のデータに対して擬似障害を起すことが
困難である。（３）上記（２）の理由によって、通常は
、データ転送を行う前からアンド回路５を閉じることに
なるが、これではデータ・ブロックの始めから擬似障害
が発生することになる。つまり、障害が発生したトラッ
クについては、全くデータが入力されないので、５−４
変換回路８は動作せず、したがって、５−４変換回路８
の内部の誤り検出に関係する部分の診断ができない。等
の欠点がある。
ロプロセッサ１０により行われるが、このマイクロプロ
セッサ１０はプログラム制御で動作するため、マイクロ
プロセッサ８の処理速度がデータ転送速度より遅くなり
、データと同期をとることが幹しく、１つのデータ・ブ
ロック中の任意のデータに対して擬似障害を起すことが
困難である。（３）上記（２）の理由によって、通常は
、データ転送を行う前からアンド回路５を閉じることに
なるが、これではデータ・ブロックの始めから擬似障害
が発生することになる。つまり、障害が発生したトラッ
クについては、全くデータが入力されないので、５−４
変換回路８は動作せず、したがって、５−４変換回路８
の内部の誤り検出に関係する部分の診断ができない。等
の欠点がある。
また、誤り検出・訂正回路９の診断を行・うイ［口の方
法としては、笛１図の一部を変更して第２図のように構
成し、ＦＣＣを任意にＶ定する方法がある。すなわち、
ｔＰ１図のＥＣＣ！ｉ：戒回路ｌとセレクタ２の間に別
個のセレクタ１２を接続し、診断時には、書き込みデー
タＷＤを入力するとともに、セレクタ１２でＦＣＣレジ
スタｌｌ側を選択し、データＷ Ｄに付加されるＦＣＣ
をデータから生成するかわりに、マイクロプロセッサ１
０で任意に発生し、これをＥＣＣレジスタ１１にセット
してセレクタ２でデータにこれを付加する。このように
、任意にＥＣＣを設定することにより、ＭＵ的に障害を
発生させ診断を行う方法であって、これは、誤り検出・
ｊ正にＦＣＣを用いることを利用したものである。しか
し、この方法では、（１） Ｅ ＣＣを任意に設定する
ためセレクタ１２、ＥＣＣレジスタ１１等のハードウェ
アが必要である。（２）１つのブロック中の任意の部分
で障害を起させるためには、ＥＣＣの付加されるタイミ
ングと同期をとって、ＦＣＣを設定する必要がある。６
）データ自体に擬似障害を起すことができない。等の欠
点がある。
法としては、笛１図の一部を変更して第２図のように構
成し、ＦＣＣを任意にＶ定する方法がある。すなわち、
ｔＰ１図のＥＣＣ！ｉ：戒回路ｌとセレクタ２の間に別
個のセレクタ１２を接続し、診断時には、書き込みデー
タＷＤを入力するとともに、セレクタ１２でＦＣＣレジ
スタｌｌ側を選択し、データＷ Ｄに付加されるＦＣＣ
をデータから生成するかわりに、マイクロプロセッサ１
０で任意に発生し、これをＥＣＣレジスタ１１にセット
してセレクタ２でデータにこれを付加する。このように
、任意にＥＣＣを設定することにより、ＭＵ的に障害を
発生させ診断を行う方法であって、これは、誤り検出・
ｊ正にＦＣＣを用いることを利用したものである。しか
し、この方法では、（１） Ｅ ＣＣを任意に設定する
ためセレクタ１２、ＥＣＣレジスタ１１等のハードウェ
アが必要である。（２）１つのブロック中の任意の部分
で障害を起させるためには、ＥＣＣの付加されるタイミ
ングと同期をとって、ＦＣＣを設定する必要がある。６
）データ自体に擬似障害を起すことができない。等の欠
点がある。
さらに、誤り検出・訂正回路の診断を行う仙の方法とし
ては、第２図のマイクロプロセッサ１０のかわりに保安
パネルより任意のＥＣＣを発生する方法（ゼ１開昭５５
−１６２１６２号公報参照）、あるいは、書き込みデー
タをそのまま読み取り回路にバイパスさせ、媒体を使用
せずに読取り時の回路の診断を行う方法（特開Ｗ！ ５
３−１２２３４１号公報参照）、あるいはＥＣＣ発生回
路に診断データを与えて、エラーを含むＥＣＣを発生さ
せ、誤り検出・訂正回路、ＥＣＣ発生回路の診断を行う
方法（特開昭５２−９４７４４号公報参照）等がある。
ては、第２図のマイクロプロセッサ１０のかわりに保安
パネルより任意のＥＣＣを発生する方法（ゼ１開昭５５
−１６２１６２号公報参照）、あるいは、書き込みデー
タをそのまま読み取り回路にバイパスさせ、媒体を使用
せずに読取り時の回路の診断を行う方法（特開Ｗ！ ５
３−１２２３４１号公報参照）、あるいはＥＣＣ発生回
路に診断データを与えて、エラーを含むＥＣＣを発生さ
せ、誤り検出・訂正回路、ＥＣＣ発生回路の診断を行う
方法（特開昭５２−９４７４４号公報参照）等がある。
しかし、いずれもｎ゛す記と同じ欠点を有しているため
、最良の改善策とは云えない。
、最良の改善策とは云えない。
本発明の目的は、これら従来の欠点を解消するため、デ
ータの流れに同期をとることなく、データ中の任意の箇
所に擬イリ的な障害を起し、符号変換回路および誤り検
出・訂正回路の故１０１を簡坩な回路で霊場できる診断
方式を提供することにある。
ータの流れに同期をとることなく、データ中の任意の箇
所に擬イリ的な障害を起し、符号変換回路および誤り検
出・訂正回路の故１０１を簡坩な回路で霊場できる診断
方式を提供することにある。
本発明の診断方式は、ＥＣＣが付加されたデータを符号
変換して出力するとともに、入力したデータを符号ｊチ
ｖ換して練り検出・訂正を行う装置において、符号変換
回路に外部の指示により未定義の符号パターンに変換し
て出力する１ｒｊｌ路を訃′は、かつ装置の出力を人力
に戻す通路を形成して、符号逆変換回路および誤り検出
・Ｈｒ正回路の診断な行うことに特徴かある。
変換して出力するとともに、入力したデータを符号ｊチ
ｖ換して練り検出・訂正を行う装置において、符号変換
回路に外部の指示により未定義の符号パターンに変換し
て出力する１ｒｊｌ路を訃′は、かつ装置の出力を人力
に戻す通路を形成して、符号逆変換回路および誤り検出
・Ｈｒ正回路の診断な行うことに特徴かある。
〔発明の実施例：１
以下、本発明を磁気テープ制御装置の自己診断に送用し
た場合を例にとって説明する。第３図は、本発明の実施
例を示す磁気テープ制御装置ｒ１内のブロック図である
。
た場合を例にとって説明する。第３図は、本発明の実施
例を示す磁気テープ制御装置ｒ１内のブロック図である
。
第３図において、チャネル・バッファ１６は、自己診断
実行時のライト・データを格納するメモリであって、電
源投入に伴なう起動信号Ｓによりマイクロプロセッサ１
０が診断プロクラムラ実行し、メモリ１３から読み出さ
れたテスト・データがセレクタ１５を通してこのチャネ
ル・バッファ１６に書き込まれる。このテスト・データ
は、チャネル・バッファ１６から順次出されて、ＥＣＣ
付加回路１７でＥＣＣが例月され、４−５変換回路２３
で符号変換された後、変調回路４で変調される。自己診
断時には、変調回路牛の出力をセレクタ１４を通してそ
のまま復調回路７へ入力し、５−４変換回路８、誤り検
出・訂正回路９を経由したデータをマイクロプロセッサ
１０に取り込み、上記チャネル・バッファ１６へ書き込
んだ時のデータとコンベアを行うことで上記各回路の診
断を行い、故障かあれば装置外部へ、ＬＥＤの点滅等に
より報告する。なお、磁気テープでは、９トラツクで記
録するため、３〜９の各回路は、ｌデータ９ピツト （
データ８ピツト＋パリテイ１ビツト）分のデータを並列
に処理できるよう９回路分の論理を備λている。
実行時のライト・データを格納するメモリであって、電
源投入に伴なう起動信号Ｓによりマイクロプロセッサ１
０が診断プロクラムラ実行し、メモリ１３から読み出さ
れたテスト・データがセレクタ１５を通してこのチャネ
ル・バッファ１６に書き込まれる。このテスト・データ
は、チャネル・バッファ１６から順次出されて、ＥＣＣ
付加回路１７でＥＣＣが例月され、４−５変換回路２３
で符号変換された後、変調回路４で変調される。自己診
断時には、変調回路牛の出力をセレクタ１４を通してそ
のまま復調回路７へ入力し、５−４変換回路８、誤り検
出・訂正回路９を経由したデータをマイクロプロセッサ
１０に取り込み、上記チャネル・バッファ１６へ書き込
んだ時のデータとコンベアを行うことで上記各回路の診
断を行い、故障かあれば装置外部へ、ＬＥＤの点滅等に
より報告する。なお、磁気テープでは、９トラツクで記
録するため、３〜９の各回路は、ｌデータ９ピツト （
データ８ピツト＋パリテイ１ビツト）分のデータを並列
に処理できるよう９回路分の論理を備λている。
４−５変換回路２３は、各々のトラックについて、シリ
アルに人力した４ピントのデータｙｅ −＆の規則のも
とに符号変換を行い、５ビツトのデータとしてシリアル
に出力する。この４−５変換には、変換後の５ヒツトに
はＯかδつ以上わ″じくパターンか存在しないという規
則があるため、従来の４−５変換回路においては、０か
５つ以ヒ続くパターンが出力されることはなかった。こ
れに対し、本実施例の４−５変換回路２３は、マイクロ
プロセッサ１０からの指示、Ｉｉ！２４を持ち、この指
示線２４が”Ｏ″の時は従来と同様の４−５変換を行う
か、指示線２４が１′′で、かつ人力データ牛ピットの
うち前半の３ピントか“°０″である時は出力５ビツト
の全てを°ｌ Ｑ １１、即ち通常の４−５変換では未
定義のパターンを出カシ−る。
アルに人力した４ピントのデータｙｅ −＆の規則のも
とに符号変換を行い、５ビツトのデータとしてシリアル
に出力する。この４−５変換には、変換後の５ヒツトに
はＯかδつ以上わ″じくパターンか存在しないという規
則があるため、従来の４−５変換回路においては、０か
５つ以ヒ続くパターンが出力されることはなかった。こ
れに対し、本実施例の４−５変換回路２３は、マイクロ
プロセッサ１０からの指示、Ｉｉ！２４を持ち、この指
示線２４が”Ｏ″の時は従来と同様の４−５変換を行う
か、指示線２４が１′′で、かつ人力データ牛ピットの
うち前半の３ピントか“°０″である時は出力５ビツト
の全てを°ｌ Ｑ １１、即ち通常の４−５変換では未
定義のパターンを出カシ−る。
第５図に、Ｇ ＣＲ変換図を示す。第５図に示すように
、データｏｏｏｏ〜１１１１の値は４−５変換回路２３
で、１１００１〜０１１１１のレコード値に変換される
。レコード値は６０”が２ビツトしか連続しないので、
Ｎ１（Ｚ１方式でテープに書き込んでも、ＰＥ方式と同
じように自己同期方式の復調回路７が使用できる。なお
、データイ１ｉ ４ビツトは、各トラックでデータ・サ
ブグループＡとＢで６ビツトを形成し、サブグループＢ
の最後のビットをＦＣＣビットにする。トラック４には
パリティ・ビット８ビツトを配列する。また、レコード
（直５ビットは、ストレージ・サブグループＡとＢで１
０ビツトを形成して、磁気テープに書き込まれる。
、データｏｏｏｏ〜１１１１の値は４−５変換回路２３
で、１１００１〜０１１１１のレコード値に変換される
。レコード値は６０”が２ビツトしか連続しないので、
Ｎ１（Ｚ１方式でテープに書き込んでも、ＰＥ方式と同
じように自己同期方式の復調回路７が使用できる。なお
、データイ１ｉ ４ビツトは、各トラックでデータ・サ
ブグループＡとＢで６ビツトを形成し、サブグループＢ
の最後のビットをＦＣＣビットにする。トラック４には
パリティ・ビット８ビツトを配列する。また、レコード
（直５ビットは、ストレージ・サブグループＡとＢで１
０ビツトを形成して、磁気テープに書き込まれる。
第３図の実施例では、自己診断時にデータ値のうちケ印
の°’０００１”を入力したとき”１１０１１”に変換
されずに”ｏｏｏｏｏ”に変換されるようにする。
の°’０００１”を入力したとき”１１０１１”に変換
されずに”ｏｏｏｏｏ”に変換されるようにする。
５−４変換回路８は、４−５変換と逆の動作を行い、入
力５ビツトを４ビツトの出力に変換する。
力５ビツトを４ビツトの出力に変換する。
この回路８は、通常でも上記の様な未定義バダーンの５
ビツトを入力した場合には、出力４ビット全てがＮ０゛
となるパターンを出力し、同時に未定義パターンを入力
した事を後段の誤り検出・訂正回路９へ報告する。
ビツトを入力した場合には、出力４ビット全てがＮ０゛
となるパターンを出力し、同時に未定義パターンを入力
した事を後段の誤り検出・訂正回路９へ報告する。
上記の様な回路で自己診断を行う場合、マイクロプロセ
ッサ１０は、診断用にチャネルバッファ１６にセットす
る一連のデータの中で、擬似障害を起したいトラックの
該当個所にたけ°’０００１”という４ビツトのパター
ンを予め入れておく。
ッサ１０は、診断用にチャネルバッファ１６にセットす
る一連のデータの中で、擬似障害を起したいトラックの
該当個所にたけ°’０００１”という４ビツトのパター
ンを予め入れておく。
そして、指示線２４をｌ゛′としライ）（ＷＲ）の指示
を出す。これにより、チャネルバッファ１６のデータが
１７〜９を経由する動作か開始されるが、この時＋−５
変換回路２３は上記の’０００１″″というパターンを
入力すると’ ｏｏｏｏｏ“′なるパターンを１１）力
する。このデータ（」、回路４〜７を経由して５−４変
換回路８に与えられ、未定義パターンとして°’ｏｏｏ
ｏ”なるデータに変換され、同時に未定義パターンを入
力したことか誤り検１ｊｊ・訂正回路９に報告される。
を出す。これにより、チャネルバッファ１６のデータが
１７〜９を経由する動作か開始されるが、この時＋−５
変換回路２３は上記の’０００１″″というパターンを
入力すると’ ｏｏｏｏｏ“′なるパターンを１１）力
する。このデータ（」、回路４〜７を経由して５−４変
換回路８に与えられ、未定義パターンとして°’ｏｏｏ
ｏ”なるデータに変換され、同時に未定義パターンを入
力したことか誤り検１ｊｊ・訂正回路９に報告される。
この場合、書き込まれタパターン゛’０００１”と読み
出されたパターン”００００′か異なるので、５−４変
換回路８ならびに誤り検出・訂正回路９が正常であれば
、障害が１トラツクだけの時にはパリティビットとＦＣ
Ｃを用いて、２トラツクの時にはさらに上記の未定義パ
ターンを入力したという情報をも用いて、回路９により
誤りが検出され訂正されて、マイクロプロセッサ１０は
書き込んだデータと全く同じデータを受は取ることがで
きる。
出されたパターン”００００′か異なるので、５−４変
換回路８ならびに誤り検出・訂正回路９が正常であれば
、障害が１トラツクだけの時にはパリティビットとＦＣ
Ｃを用いて、２トラツクの時にはさらに上記の未定義パ
ターンを入力したという情報をも用いて、回路９により
誤りが検出され訂正されて、マイクロプロセッサ１０は
書き込んだデータと全く同じデータを受は取ることがで
きる。
このように指示線２４と特定のデータパターンにより、
データ中に擬似的に障害を発生させ、５−４変換回路と
誤り検出・訂正回路の診断を行うことができる。しかも
与えるデータの中に予め特定のパターンを入れておくこ
とで、その部分たけに擬（１ゾ障害を発生させることが
できるため、回路１６〜４の間のデータの流れに同期を
とることなく、１つのデータブロック中の任意のトラッ
クの任意の部分に擬似障害を発生させることが可能であ
る。
データ中に擬似的に障害を発生させ、５−４変換回路と
誤り検出・訂正回路の診断を行うことができる。しかも
与えるデータの中に予め特定のパターンを入れておくこ
とで、その部分たけに擬（１ゾ障害を発生させることが
できるため、回路１６〜４の間のデータの流れに同期を
とることなく、１つのデータブロック中の任意のトラッ
クの任意の部分に擬似障害を発生させることが可能であ
る。
本実施例における４−５変換回路２３は第４図に示ずご
とく、従来の牛−凸変換の部分２６に簡単なハードウェ
アを追加するだけで実現できる。
とく、従来の牛−凸変換の部分２６に簡単なハードウェ
アを追加するだけで実現できる。
すなわち、第４図において、通常は、マイクロプロセッ
サ１０からの指示ＯＤは０゛であるため、人力牛ピッ）
（ＩＮ４Ｂ）の値にかかわらずナンド回路２９の出力
は°１゛′となり、アンド回路２７を開くことによって
４−５変換部２６で第５図に示すレコード値（ＯｔＪＴ
５Ｂ）に変換され、そのまま出力される。自己診断時に
は、マイクロプロセッサ１０からの指示Ｏｆ）は°°ｌ
”となるため、入力４ビツト （ＩＮ４Ｂ）の前３ビツ
トが”０゛のときのみインバータ２８により′１″に逆
転され、ナンド回路２９の出力がパＯ“′となってアン
ド回路２７を閉じる。これによって、４−５変換部２６
のＬＥ力変挨１直にかかわらず、出力（ＯＵＴ５Ｂ）は
オール″０”となる。
サ１０からの指示ＯＤは０゛であるため、人力牛ピッ）
（ＩＮ４Ｂ）の値にかかわらずナンド回路２９の出力
は°１゛′となり、アンド回路２７を開くことによって
４−５変換部２６で第５図に示すレコード値（ＯｔＪＴ
５Ｂ）に変換され、そのまま出力される。自己診断時に
は、マイクロプロセッサ１０からの指示Ｏｆ）は°°ｌ
”となるため、入力４ビツト （ＩＮ４Ｂ）の前３ビツ
トが”０゛のときのみインバータ２８により′１″に逆
転され、ナンド回路２９の出力がパＯ“′となってアン
ド回路２７を閉じる。これによって、４−５変換部２６
のＬＥ力変挨１直にかかわらず、出力（ＯＵＴ５Ｂ）は
オール″０”となる。
なお、従来の４−５変換部２６をＩ） −ＲＯＭで実現
すれば、第４図に示すような論理回路の追加は不要とな
り、単にＰ−）ｔＯＭ中の’０００１”に対応する値を
°“ｏｏｏｏｏ″′に設定しておくたけでよい。
すれば、第４図に示すような論理回路の追加は不要とな
り、単にＰ−）ｔＯＭ中の’０００１”に対応する値を
°“ｏｏｏｏｏ″′に設定しておくたけでよい。
このようにして、自己診断時に、擬似障害を含むトラッ
クのデータが誤り検出・１正回路９を通って、チャネル
・バッファ１６に再び格納されると、マイクロプロセッ
サ１０のＤ ［ｌｊ＋プログラムにより書き込んだデー
タと格納されたデータとを比較し、一致すれば、５−４
変換回路８と誤り検出・訂正回路９の機能が正常である
ことを判別できる。
クのデータが誤り検出・１正回路９を通って、チャネル
・バッファ１６に再び格納されると、マイクロプロセッ
サ１０のＤ ［ｌｊ＋プログラムにより書き込んだデー
タと格納されたデータとを比較し、一致すれば、５−４
変換回路８と誤り検出・訂正回路９の機能が正常である
ことを判別できる。
すなわち、６２５０ＲＰＩのチェック・キャラクタには
、ＥＣＣＣキャラクタｕｘｌｌｉａｒｙ ＣＲＣキャラ
クタおよびＣＲＣキャラクタがある。これらのうち、Ｆ
ＣＣキャラクタは各データ・グループの最後のヒ゛ット
（４トラツク目はパリティ・ビットのため除かれる）
を用いて作成され、誤り訂正回路９ ｉｔ、このＦＣＣ
キャラクタと各キャラクタのパリティおよび各トラック
のエラー ポインタにより、２トラツク目時の誤り修正
を行う。したかつて、５−４変換回路８が、未定義パタ
ーンの入力によりこれを’ｏｏｏｏ”のデータに変換し
て誤り検出・訂正回路９に報告すると、訂正回路９はそ
の誤りトラック°’ｏｏｏｏ”が誤りのため、正しいビ
ット”０００１″″に修正してチャネル・バッファ１６
に格納するので、比較か一致したときには、両回路８，
９ともに正常動作することになる。
、ＥＣＣＣキャラクタｕｘｌｌｉａｒｙ ＣＲＣキャラ
クタおよびＣＲＣキャラクタがある。これらのうち、Ｆ
ＣＣキャラクタは各データ・グループの最後のヒ゛ット
（４トラツク目はパリティ・ビットのため除かれる）
を用いて作成され、誤り訂正回路９ ｉｔ、このＦＣＣ
キャラクタと各キャラクタのパリティおよび各トラック
のエラー ポインタにより、２トラツク目時の誤り修正
を行う。したかつて、５−４変換回路８が、未定義パタ
ーンの入力によりこれを’ｏｏｏｏ”のデータに変換し
て誤り検出・訂正回路９に報告すると、訂正回路９はそ
の誤りトラック°’ｏｏｏｏ”が誤りのため、正しいビ
ット”０００１″″に修正してチャネル・バッファ１６
に格納するので、比較か一致したときには、両回路８，
９ともに正常動作することになる。
これに対し、て、５−４変換回路８が異常のときには、
未定義パターンが入力しても伺らかのデータに変換して
出力する。誤りトラックが１トラツクの時にはそれでも
修正されるので、故障は検出さねないが、同様にして２
トラツクに誤りを生じさせれば、未定義パターンを人力
したという情報が得られないために１正できないことか
ら正しいビット”０００１°′に修正されないままチャ
ネル・バッファ１Ｇに格納される。
未定義パターンが入力しても伺らかのデータに変換して
出力する。誤りトラックが１トラツクの時にはそれでも
修正されるので、故障は検出さねないが、同様にして２
トラツクに誤りを生じさせれば、未定義パターンを人力
したという情報が得られないために１正できないことか
ら正しいビット”０００１°′に修正されないままチャ
ネル・バッファ１Ｇに格納される。
また、５−４変換回路８か正常で”ｏｏｏｏ”を出力し
ても、誤り検出・訂正回路９が異常動作すれば、やはり
正しいビット”０００１”に修正されない。修止不可能
な」具合、外部に誤り表示を行うことも勿論可能である
。
ても、誤り検出・訂正回路９が異常動作すれば、やはり
正しいビット”０００１”に修正されない。修止不可能
な」具合、外部に誤り表示を行うことも勿論可能である
。
このように、チャネル・バッファ１６に再び格納された
デ〜りと最初に格納されたデータか不一致のときには、
５−４変換回路８あるいは誤り検出・訂正回路９のいず
れか一方、または両方が障害ないし誤動作したことにな
る。
デ〜りと最初に格納されたデータか不一致のときには、
５−４変換回路８あるいは誤り検出・訂正回路９のいず
れか一方、または両方が障害ないし誤動作したことにな
る。
なお、第３図の磁気テープ制御装置において、通常時、
チャネルＣＨからのコマンドや書き込みデータが送られ
てくると、セレクタ１５をチャネルＣＨ側に１”４’Ｎ
択してチャネル・バッファ１６にこれを格納する。また
、磁気、テープから読み取ったデータは、ｂ−＋変換回
路８、誹り検出・訂正回路９を通り、セレクタ１５を誤
り検出・訂正回路９但りに選択することにより、バイパ
スしてチャネル・バッファ１６に一旦格納されたケ、チ
ャネルＣＨに送出される。
チャネルＣＨからのコマンドや書き込みデータが送られ
てくると、セレクタ１５をチャネルＣＨ側に１”４’Ｎ
択してチャネル・バッファ１６にこれを格納する。また
、磁気、テープから読み取ったデータは、ｂ−＋変換回
路８、誹り検出・訂正回路９を通り、セレクタ１５を誤
り検出・訂正回路９但りに選択することにより、バイパ
スしてチャネル・バッファ１６に一旦格納されたケ、チ
ャネルＣＨに送出される。
従来は、マイクロプロセッサ１０のプログラム制御によ
りデータの流れに外部から同期をとって擬４１： 障害
を発生させていたのに対して、本発明では、プログラム
制御によりデータの中にｗ（ｌ″ＩＩパターン生させて
おき、そのパターンがチャネルバッファ１６に格納され
た後、顛次読みＢ−３される前に、診断動作の開始指示
（Ｏｌｄ）を指示線２４を介して送出するので、同期を
とることなく、擬（す障害を発生ずることができる。
りデータの流れに外部から同期をとって擬４１： 障害
を発生させていたのに対して、本発明では、プログラム
制御によりデータの中にｗ（ｌ″ＩＩパターン生させて
おき、そのパターンがチャネルバッファ１６に格納され
た後、顛次読みＢ−３される前に、診断動作の開始指示
（Ｏｌｄ）を指示線２４を介して送出するので、同期を
とることなく、擬（す障害を発生ずることができる。
〔発明の効果）
以上Ｂ’ ｓＪ４したように、本発明によれは、データ
の流れに同期をとることなく、一連のデータの任意の箇
所で擬似障害を発生させて、符号変換回路および誤り検
出・訂正回路の診断を行うことができ、かつ勾号変換回
路にＰ −１（ＯＭ等を用いることにより、簡単に実現
することができる。
の流れに同期をとることなく、一連のデータの任意の箇
所で擬似障害を発生させて、符号変換回路および誤り検
出・訂正回路の診断を行うことができ、かつ勾号変換回
路にＰ −１（ＯＭ等を用いることにより、簡単に実現
することができる。
なお、実施例でＧｊ１磁気テープ制御装置に適用した場
合を炉開したが、主メモリ制御装置、他の外部メモリ制
御装作、および通信システム等にも適用可能である。
合を炉開したが、主メモリ制御装置、他の外部メモリ制
御装作、および通信システム等にも適用可能である。
第１図は従来の磁気テープ制御装置のブロック図、芭２
図は第１図の一部を変更したブロック図、第３図は本発
明の実ｆｉｌ１例を示す磁気テープ制御装置のブロック
図、笛４図は第３図の符号変換回路の具体的構成１図、
第５図はＣｉ Ｃ）（方式の符号変換例を示す図である
。 １：ｌｃｃ土成１回路、４：変に３回路、７；復調回路
、８：５−４変換回路、９：誤り検出・１正回路、１０
：マイクロプロセッサ、■３：メモリ、２．１２．１４
．１，５：セレクタ、１６：チャネル・バッファ、１７
： ＥＣＣ付加回路、３，２３：４−５変換回路、２
６：変換部。 特許Ｈ＜願人 材式会社 日立製作所 代 ｆ３１！ 人 弁理士 磯 村 雅
俊１．−第 １ 図 ２０ 第２図 第 ３ 図 第４図
図は第１図の一部を変更したブロック図、第３図は本発
明の実ｆｉｌ１例を示す磁気テープ制御装置のブロック
図、笛４図は第３図の符号変換回路の具体的構成１図、
第５図はＣｉ Ｃ）（方式の符号変換例を示す図である
。 １：ｌｃｃ土成１回路、４：変に３回路、７；復調回路
、８：５−４変換回路、９：誤り検出・１正回路、１０
：マイクロプロセッサ、■３：メモリ、２．１２．１４
．１，５：セレクタ、１６：チャネル・バッファ、１７
： ＥＣＣ付加回路、３，２３：４−５変換回路、２
６：変換部。 特許Ｈ＜願人 材式会社 日立製作所 代 ｆ３１！ 人 弁理士 磯 村 雅
俊１．−第 １ 図 ２０ 第２図 第 ３ 図 第４図
Claims (2)
- （１） Ｅ ＣＣが付加されたデータを符号変換して出
力するとともに、入力したデータを符号逆変換して誤り
検出・訂正を行う装置に、おいて、外部からの指示があ
ったときだけ、未定義の符号パターンに変換して出力す
る符号変換回路、および上記出力を符号逆変換の入力側
に戻す回路を設けて、符号逆変換回路と誤り検出・訂正
回路の正常動作の診断を行うことを特徴とする診断方式
。 - （２）前記符号変換回路は、Ｉ） −ＲＯＭで構成され
ることを特徴とする特許請求の範囲頷１項記載の診断方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57218029A JPS59108150A (ja) | 1982-12-13 | 1982-12-13 | 診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57218029A JPS59108150A (ja) | 1982-12-13 | 1982-12-13 | 診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59108150A true JPS59108150A (ja) | 1984-06-22 |
| JPS6316776B2 JPS6316776B2 (ja) | 1988-04-11 |
Family
ID=16713517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57218029A Granted JPS59108150A (ja) | 1982-12-13 | 1982-12-13 | 診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03260841A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | コード変換装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7046024B2 (ja) * | 2019-02-26 | 2022-04-01 | 日立建機株式会社 | 作業機械 |
-
1982
- 1982-12-13 JP JP57218029A patent/JPS59108150A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03260841A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | コード変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6316776B2 (ja) | 1988-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048481A (en) | Diagnostic testing apparatus and method | |
| US4827478A (en) | Data integrity checking with fault tolerance | |
| JPS6226734B2 (ja) | ||
| JPS59108150A (ja) | 診断方式 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP4357373B2 (ja) | 高信頼性制御装置 | |
| JPS60246066A (ja) | 読取回路の診断方式 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JPS62246179A (ja) | 情報記録装置 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| SU940242A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
| JPS55162162A (en) | Diagnostic system for error detecting-correcting circuit | |
| SU769641A1 (ru) | Устройство дл контрол пам ти | |
| JPS58102315A (ja) | 書込み補正回路の故障診断方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| SU720719A1 (ru) | Преобразователь кода во временной интервал | |
| SU951407A1 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH0746484B2 (ja) | エラ−修正回路の診断方式 | |
| SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
| JPS6161418B2 (ja) | ||
| JPS59139459A (ja) | 論理装置の診断方式 | |
| JPH0346047A (ja) | 検査回路 | |
| JPH0350637A (ja) | シフトパスチェック回路 | |
| JPH04353935A (ja) | 磁気ディスク制御装置 |