JPS59139459A - 論理装置の診断方式 - Google Patents
論理装置の診断方式Info
- Publication number
- JPS59139459A JPS59139459A JP58013302A JP1330283A JPS59139459A JP S59139459 A JPS59139459 A JP S59139459A JP 58013302 A JP58013302 A JP 58013302A JP 1330283 A JP1330283 A JP 1330283A JP S59139459 A JPS59139459 A JP S59139459A
- Authority
- JP
- Japan
- Prior art keywords
- diagnosed
- section
- shift
- diagnosis
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
不発明は論理装置の診断方式に関する。
従来技術
近年の論理装置では、故障により誤ったデータで処理を
続け、サービスに擾乱を与えたりすることがないように
、故障発生時に故障を検出するチェック回路全具備して
いる。
続け、サービスに擾乱を与えたりすることがないように
、故障発生時に故障を検出するチェック回路全具備して
いる。
＾４第１図を参照すると、チェック回路２は、前後のレ
ジスタのパリティビットが正しいか否か全判断するもの
である。このチェック回路２の出力はエラー・インディ
ケータ・フラグ（以下ＥＩＦ）と呼ばれるフリップフロ
ップ等を介して故障検出通知機構（図示せず）Ｋ与えら
れる。前記チェック回路２１はその機能上、正しく動作
することが必要であり、その診断は欠くことのできない
ものである。
ジスタのパリティビットが正しいか否か全判断するもの
である。このチェック回路２の出力はエラー・インディ
ケータ・フラグ（以下ＥＩＦ）と呼ばれるフリップフロ
ップ等を介して故障検出通知機構（図示せず）Ｋ与えら
れる。前記チェック回路２１はその機能上、正しく動作
することが必要であり、その診断は欠くことのできない
ものである。
従来のチェック回路の診断では、チェック回路毎にその
入力となるレジスタにシフトパスヲ介シて診断データが
設定され、クロック歩進でチェック回路が動作され、そ
の出力であるＥＩＦｉ含むシフトパスの内容が読出され
、該ＥＩＦＯ値が正しく設定されたかが判断される。
入力となるレジスタにシフトパスヲ介シて診断データが
設定され、クロック歩進でチェック回路が動作され、そ
の出力であるＥＩＦｉ含むシフトパスの内容が読出され
、該ＥＩＦＯ値が正しく設定されたかが判断される。
しかし、入力となるレジスタは実装上や性能上の理由な
どから必ずしもシフトパス上に連続されていない。この
ため、診断データの設定動作においては被診断回路の各
入力レジスタ毎に、そのレジスタを構成するビラトラ含
む総てのシフトパスの内容が読出され、その内容のうち
該当レジスタＶｔＪＲ応するビットのみが診断データに
変更され。
どから必ずしもシフトパス上に連続されていない。この
ため、診断データの設定動作においては被診断回路の各
入力レジスタ毎に、そのレジスタを構成するビラトラ含
む総てのシフトパスの内容が読出され、その内容のうち
該当レジスタＶｔＪＲ応するビットのみが診断データに
変更され。
さらにシフトパスに書戻丁という複雑な処理が必要でち
り、多くの時間がかかるという欠点がある。
り、多くの時間がかかるという欠点がある。
さらに、１つのシフトパス＋Ｃは複数のチェック回路の
入力レジスタが含１れていることから、異なる入力レジ
スタに対する診断データ設定（Ｃ対しても同一のシフト
パスの内容を何回も読出して書戻丁ことが必要となり、
診断に膨大な時間を必要とする欠点がある。
入力レジスタが含１れていることから、異なる入力レジ
スタに対する診断データ設定（Ｃ対しても同一のシフト
パスの内容を何回も読出して書戻丁ことが必要となり、
診断に膨大な時間を必要とする欠点がある。
本発明の目的は、上述の診断データの設定に手間がかか
る欠点、および、１シフトパスに何回も設定動作を行う
ことから診断時間が膨大どなるという欠点を除去するよ
うにした論理装置の診断方式を提供することにある。
る欠点、および、１シフトパスに何回も設定動作を行う
ことから診断時間が膨大どなるという欠点を除去するよ
うにした論理装置の診断方式を提供することにある。
発明の構成
本発明による論理装置の診断方式は、組合せ回路からな
る複数の被診断部と、診断時に前記被診断部への入力と
なる値を格納する入力記憶部および出力となる出力記憶
部と、前記入力記憶部と前記出力記憶部とを連鎖状に接
続し、診断時にシフトレジスタとなるよう１つ以上に分
割されて形成されたシフトパス部と、前記被診断部のク
ロック全歩進するクロック歩進部と、前記被診断部の入
力記憶部ＶＣＧ定丁べき診断データを格納する記憶部と
、前記各被診断部に対応して動作し該被診断部の入力記
憶部全有する前記シフトノくス部の内容を読出し該被診
断部の入力記憶部に対応する部分のみ書替えて該シフト
パス部に書戻丁診断データ設定部と、前記各被診断部に
対応して動作し、該被診断部の出力記憶部を有するシフ
トノ（ス部の内容を読出し該当出力記憶部の値が相対す
る値に一致するかを判断する判断部と、診断データ作成
時に前記入力記憶部の内容と前記出力記憶部の内容が排
他的で、かつ、同一クロック°歩進数で該出力記憶部の
内容全観測できる複数の前記被診断部に対応する前記診
断データ設定部の内容を順次動作させ、少なくとも関連
する総てのシフトパス部の内容を読出して前記記憶手段
に格納する診断データ発生部と、診断時、前記記憶部か
ら診断データｋｍ出し、前記診断データ発生部と同一の
前記シフトパス部に書込み、クロックを歩進し、前記判
断部で順次被診断部の正常性を判断する診断実行部と金
含む。
る複数の被診断部と、診断時に前記被診断部への入力と
なる値を格納する入力記憶部および出力となる出力記憶
部と、前記入力記憶部と前記出力記憶部とを連鎖状に接
続し、診断時にシフトレジスタとなるよう１つ以上に分
割されて形成されたシフトパス部と、前記被診断部のク
ロック全歩進するクロック歩進部と、前記被診断部の入
力記憶部ＶＣＧ定丁べき診断データを格納する記憶部と
、前記各被診断部に対応して動作し該被診断部の入力記
憶部全有する前記シフトノくス部の内容を読出し該被診
断部の入力記憶部に対応する部分のみ書替えて該シフト
パス部に書戻丁診断データ設定部と、前記各被診断部に
対応して動作し、該被診断部の出力記憶部を有するシフ
トノ（ス部の内容を読出し該当出力記憶部の値が相対す
る値に一致するかを判断する判断部と、診断データ作成
時に前記入力記憶部の内容と前記出力記憶部の内容が排
他的で、かつ、同一クロック°歩進数で該出力記憶部の
内容全観測できる複数の前記被診断部に対応する前記診
断データ設定部の内容を順次動作させ、少なくとも関連
する総てのシフトパス部の内容を読出して前記記憶手段
に格納する診断データ発生部と、診断時、前記記憶部か
ら診断データｋｍ出し、前記診断データ発生部と同一の
前記シフトパス部に書込み、クロックを歩進し、前記判
断部で順次被診断部の正常性を判断する診断実行部と金
含む。
発明の実施例
次に本発明について図面を参照して詳細に説明する。
第２図全参照すると、本発明の一実施例は、診断実行部
１１、この診断実行部１１に接続された局所記憶１２、
外部記憶１３、および診断制御部１４を有する診断処理
装置１０と診断インタフェース部２１、この診断インタ
フェース部２１に接続されるクロック制御部２２、シフ
トパス制御部２３、被診断回路２４〜２８．この被診断
回路２４〜２８に接続され、その入出力となる記憶素子
３１〜３６および４１〜４６とを有する被診断装置２０
とを含む。前記記憶素子３１〜３６は被診断回路２４〜
２８との間の結線とは別の結線で連鎖状に接続すれ、１
つのシフトレジスタとして動作するシフトパス３０が形
成される。前記記憶素子４１〜４６も前記記憶素子３１
〜３６と同様に連鎖状に接続され、１つのシフトレジス
タとして動作するシフトパス４０が形成される。さらに
、前記シフトパス３０および前記シフトパス４０は前記
シフ）パス制御部２３に接続されている。前記診断制御
部１４は診断インタフェース部２１と接続されている。
１１、この診断実行部１１に接続された局所記憶１２、
外部記憶１３、および診断制御部１４を有する診断処理
装置１０と診断インタフェース部２１、この診断インタ
フェース部２１に接続されるクロック制御部２２、シフ
トパス制御部２３、被診断回路２４〜２８．この被診断
回路２４〜２８に接続され、その入出力となる記憶素子
３１〜３６および４１〜４６とを有する被診断装置２０
とを含む。前記記憶素子３１〜３６は被診断回路２４〜
２８との間の結線とは別の結線で連鎖状に接続すれ、１
つのシフトレジスタとして動作するシフトパス３０が形
成される。前記記憶素子４１〜４６も前記記憶素子３１
〜３６と同様に連鎖状に接続され、１つのシフトレジス
タとして動作するシフトパス４０が形成される。さらに
、前記シフトパス３０および前記シフトパス４０は前記
シフ）パス制御部２３に接続されている。前記診断制御
部１４は診断インタフェース部２１と接続されている。
前記診断実行部１１は診断制御部１４に指令を与えるこ
とによシ、診断インタフェース部２１全介してクロック
制御部２２′ｔ−動作させ、被診断回路２４〜２８のク
ロック全任意のクロック歩進数だけ歩進させる。これと
ともに前記診断実行部はシフトパス制御部２３を動作さ
せ、シフトパス３０またはシフトパス４０のいずれか一
方を選択した上で、選択したシフトパスをシフトし、該
シフトハスの値を局所記憶１２に読出しかつ局所記憶１
２内の任意のデータに’ｔＥシフトパスに書込むことが
可能である。
とによシ、診断インタフェース部２１全介してクロック
制御部２２′ｔ−動作させ、被診断回路２４〜２８のク
ロック全任意のクロック歩進数だけ歩進させる。これと
ともに前記診断実行部はシフトパス制御部２３を動作さ
せ、シフトパス３０またはシフトパス４０のいずれか一
方を選択した上で、選択したシフトパスをシフトし、該
シフトハスの値を局所記憶１２に読出しかつ局所記憶１
２内の任意のデータに’ｔＥシフトパスに書込むことが
可能である。
本発明による診断方式を説明する前に従来の診断方式に
ついて説明する。従来の診断方式で被診断装置２０を診
断する場合、まず、被診断回路２４の入力レジスタの一
部である記憶索子３１の属するシフトパス３０の内容が
局所記憶１２に読出され、読出データのうち記憶索子３
１に相当する部分が診断データで置換されてシフトパス
３（１（書戻される。次に被診断回路２４の入力レジス
タの残りの部分を形成する記憶素子４１についても、シ
フトパス４０の読出動作、データ変更動作、書戻動作の
手順で診断データが設定され、クロック制御部２２によ
りクロックが進められる。次に被診断回路２４の出力レ
ジスタ全形成する記憶索子３４および４６のそれぞれ属
するシフトパス３０および４０の内容が読出され、その
値が調べられることで被診断回路２４が診断される。以
下、同様ＶＣ（、て被診断回路２５〜２８が１回路ずつ
、次々に診断されている。
ついて説明する。従来の診断方式で被診断装置２０を診
断する場合、まず、被診断回路２４の入力レジスタの一
部である記憶索子３１の属するシフトパス３０の内容が
局所記憶１２に読出され、読出データのうち記憶索子３
１に相当する部分が診断データで置換されてシフトパス
３（１（書戻される。次に被診断回路２４の入力レジス
タの残りの部分を形成する記憶素子４１についても、シ
フトパス４０の読出動作、データ変更動作、書戻動作の
手順で診断データが設定され、クロック制御部２２によ
りクロックが進められる。次に被診断回路２４の出力レ
ジスタ全形成する記憶索子３４および４６のそれぞれ属
するシフトパス３０および４０の内容が読出され、その
値が調べられることで被診断回路２４が診断される。以
下、同様ＶＣ（、て被診断回路２５〜２８が１回路ずつ
、次々に診断されている。
ところで、第２図を参照すると、前記記憶索子３４は前
記被診断回路２４の出力となっているとともに前記被診
断回路２７の入力ともなっており、前記被診断回路２４
と前記被診断回路２７に共有されている。一方、前記被
診断回路２５と前記被診断回路２７との間ＶＣは共有す
る記憶素子は全くなく、前記被診断回路２５と前記被診
断回路２７とは互いに独立である。ここで、前記被診断
回路２５と前記被診断回路２７が、同一クロック歩進数
で、その動作結果がそれぞれの出力となる前記記憶素子
３３と前記記憶素子３５に設定されるものとする。まず
、前記被診断回路２５の入力となる記憶素子３１および
４２に、前記従来と同じシフトパスの操作で診断データ
が設定される。さらに、被診断回路２７の入力となる前
記記憶索子３４および４５Ｖｃも同様に診断データが設
定され、次にクロックが進められ被診断回路２５の出力
である記憶素子３３および被診断回路２７の出力である
記憶索子３５を含むシフトパス３ｏの内容が局所記憶１
２＋Ｃ読出される。このあと、記憶索子３３および３５
の値を吟味することで、同時に被診断回路２５と被診断
回路２７とが診断できる。
記被診断回路２４の出力となっているとともに前記被診
断回路２７の入力ともなっており、前記被診断回路２４
と前記被診断回路２７に共有されている。一方、前記被
診断回路２５と前記被診断回路２７との間ＶＣは共有す
る記憶素子は全くなく、前記被診断回路２５と前記被診
断回路２７とは互いに独立である。ここで、前記被診断
回路２５と前記被診断回路２７が、同一クロック歩進数
で、その動作結果がそれぞれの出力となる前記記憶素子
３３と前記記憶素子３５に設定されるものとする。まず
、前記被診断回路２５の入力となる記憶素子３１および
４２に、前記従来と同じシフトパスの操作で診断データ
が設定される。さらに、被診断回路２７の入力となる前
記記憶索子３４および４５Ｖｃも同様に診断データが設
定され、次にクロックが進められ被診断回路２５の出力
である記憶素子３３および被診断回路２７の出力である
記憶索子３５を含むシフトパス３ｏの内容が局所記憶１
２＋Ｃ読出される。このあと、記憶索子３３および３５
の値を吟味することで、同時に被診断回路２５と被診断
回路２７とが診断できる。
本発明による診断方式では、このような互いに独立な被
診断回路が同時ＶＣ診断できるという原理を利用し、前
記互いに独立な複数の被診断回路の、総ての入力記憶素
子に診断データが設定された状−態から関連する全シフ
トパスの内容が読出され。
診断回路が同時ＶＣ診断できるという原理を利用し、前
記互いに独立な複数の被診断回路の、総ての入力記憶素
子に診断データが設定された状−態から関連する全シフ
トパスの内容が読出され。
該読出データが外部記憶に予め格納さ五、以後の診断時
Ｖｃｉｄ前記格納済データを用いる。つまり、第２図の
互いに独立な被診断回路２５および２７において、その
入力となる総ての記憶素子３１゜４２．３４および４５
に診断データが設定され、その状態でシフトハス３０お
よび４０の内容が読出され、該読出データがさらに外部
記憶１３に格納される処理を予め実行しておく。以後、
診断を行うときｖｃは、外部記憶１３から前記格納済デ
ータが読出され、該読出データがそのままシ７トパス３
０および４０に書込まれる。次にクロルツクが進められ
、シフトパス３０の内容が読出され、記憶素子３３およ
び３５の値が吟味される。第２図の被診断回路２５およ
び２７以外の被診断回路について￥′ｉ、被診断回路２
４．２６および２８で互いに共有する記憶素子がなく、
独立である。被診断回路２４．２６および２８の動作結
果が、同一クロック歩進数で記憶素子３４，３６．４４
および４６に設定されるとすれば、被診断回路２４゜２
６および２８も被診断回路２５および２７と同様に診断
すれば良い。結局、被診断装置２０の診断では、被診断
回路２４．２６および２８の組合せと被診断回路２５お
よび２７０組合せに対する診断データの設定で、シフト
パス３０および４０の各々に２回ずつ書込むのみで済む
。また、シフトパスの内容の読出動作では、被診断回路
２４゜２６および２８の組合せと被診断回路２５および
２７の組合せの診断結果の読出動作をシフトパス３０ｖ
ｃ対して計２回、被診断回路２４．２６および２８の組
合せの診断結果の読出動作をシフトパス４０に１回行う
だけで済む。さらＶＣ，１度読出したシフトパスのデー
タの１部分を診断データテ置換する処理は一切不要であ
る。以上説明した処理の簡素化は直接診断に要する時間
の短縮となって現れる。
Ｖｃｉｄ前記格納済データを用いる。つまり、第２図の
互いに独立な被診断回路２５および２７において、その
入力となる総ての記憶素子３１゜４２．３４および４５
に診断データが設定され、その状態でシフトハス３０お
よび４０の内容が読出され、該読出データがさらに外部
記憶１３に格納される処理を予め実行しておく。以後、
診断を行うときｖｃは、外部記憶１３から前記格納済デ
ータが読出され、該読出データがそのままシ７トパス３
０および４０に書込まれる。次にクロルツクが進められ
、シフトパス３０の内容が読出され、記憶素子３３およ
び３５の値が吟味される。第２図の被診断回路２５およ
び２７以外の被診断回路について￥′ｉ、被診断回路２
４．２６および２８で互いに共有する記憶素子がなく、
独立である。被診断回路２４．２６および２８の動作結
果が、同一クロック歩進数で記憶素子３４，３６．４４
および４６に設定されるとすれば、被診断回路２４゜２
６および２８も被診断回路２５および２７と同様に診断
すれば良い。結局、被診断装置２０の診断では、被診断
回路２４．２６および２８の組合せと被診断回路２５お
よび２７０組合せに対する診断データの設定で、シフト
パス３０および４０の各々に２回ずつ書込むのみで済む
。また、シフトパスの内容の読出動作では、被診断回路
２４゜２６および２８の組合せと被診断回路２５および
２７の組合せの診断結果の読出動作をシフトパス３０ｖ
ｃ対して計２回、被診断回路２４．２６および２８の組
合せの診断結果の読出動作をシフトパス４０に１回行う
だけで済む。さらＶＣ，１度読出したシフトパスのデー
タの１部分を診断データテ置換する処理は一切不要であ
る。以上説明した処理の簡素化は直接診断に要する時間
の短縮となって現れる。
発明の効果
不発明には、独立で同時に診断可能な複数の被診断回路
に関する診断データを外部記憶ＶＣ用意しておき５診断
時には該診断データをそのままシフトパスに書込む診断
を行なうことにより、診断の手続全簡単にし、診断時間
全短かくできるという効果がある。
に関する診断データを外部記憶ＶＣ用意しておき５診断
時には該診断データをそのままシフトパスに書込む診断
を行なうことにより、診断の手続全簡単にし、診断時間
全短かくできるという効果がある。
【図面の簡単な説明】
第１図は論理装置の一般的なチェック回路の構成全示す
図および第２図は本発明の一実施例を示す図である。 第１図および第２図において、１・・・・レジスタ、２
・・・・・・パリティチェック回路、３・・・・・・エ
ラー・インジケータ・フラグ（ＥＩＦ）、 １０・・
・・・・診断処理装置％ １１・・・・・・診断実行部
、１２・・・・・・局所記憶、１３・・・・・・外部記
憶、１４・・印・診断制御部、２０・・・・・・被診断
装置、２１・・・・・・診断インタフェース部、２２・
・・・・・クロック制御部、２３・・山・シフトパス制
御部、２４〜２８・・印・被診断回路、３０・・・・・
・シフ）パス、３１〜３６・・・・・・記憶素子％ ４
０・・川・シフトパス、４１〜４６・・・・・・記憶素
子。
図および第２図は本発明の一実施例を示す図である。 第１図および第２図において、１・・・・レジスタ、２
・・・・・・パリティチェック回路、３・・・・・・エ
ラー・インジケータ・フラグ（ＥＩＦ）、 １０・・
・・・・診断処理装置％ １１・・・・・・診断実行部
、１２・・・・・・局所記憶、１３・・・・・・外部記
憶、１４・・印・診断制御部、２０・・・・・・被診断
装置、２１・・・・・・診断インタフェース部、２２・
・・・・・クロック制御部、２３・・山・シフトパス制
御部、２４〜２８・・印・被診断回路、３０・・・・・
・シフ）パス、３１〜３６・・・・・・記憶素子％ ４
０・・川・シフトパス、４１〜４６・・・・・・記憶素
子。
Claims (1)
- 【特許請求の範囲】 組合せ回路からなる複数の被診断部と、診断時に前記被
診断部に入力される値を格納する入力記憶部および前記
被診断部から出力される値を記憶する出力記憶部と。 前記入力記憶部と前記出力記憶部とを連鎖状に接続し診
断時にシフトレジスタを構成するように形成されたシフ
トパス部と、 前記被診断部のクロックを歩進させるクロック歩進部と
、 前記被診断部の入力記憶部に設定すべき診断データを格
納する記憶部と、 前記各被診断部に対応して動作し該被診断部の入力記憶
部を有する前記シフトパス部の内容を読出し前記被診断
部の前記入力記憶部に対応する部設定部と、 前記各被診断部に対応して動作し該被診断部の出力記憶
部を有する前記シフトバス部の内容を読出し該当出力記
憶部の値が期待する値に一致するかを判断する判断部と
、 診断データ作成時に前記入力記憶部の内容と前記出力記
憶部の内容が排他的でかつ同一クロック歩進数で前記出
力記憶部の内容全観測できる複数の前記被診断部に対応
する前記診断データ設定部の内容を順次動作させ関連す
る前記シフトバス部の内容を読出して前記記憶部に格納
する診断データ発生部と、 診断時に前記記憶部から診断データを読出し前させ前記
判断部で順次被診断部の正常性を判断する診断実行部と
を含むことを特徴とする診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013302A JPS59139459A (ja) | 1983-01-28 | 1983-01-28 | 論理装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013302A JPS59139459A (ja) | 1983-01-28 | 1983-01-28 | 論理装置の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139459A true JPS59139459A (ja) | 1984-08-10 |
Family
ID=11829384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013302A Pending JPS59139459A (ja) | 1983-01-28 | 1983-01-28 | 論理装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008247164A (ja) * | 2007-03-30 | 2008-10-16 | Kyosan Electric Mfg Co Ltd | 電気転てつ機 |
-
1983
- 1983-01-28 JP JP58013302A patent/JPS59139459A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008247164A (ja) * | 2007-03-30 | 2008-10-16 | Kyosan Electric Mfg Co Ltd | 電気転てつ機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249893B1 (en) | Method and structure for testing embedded cores based system-on-a-chip | |
| US4320509A (en) | LSI Circuit logic structure including data compression circuitry | |
| US5959914A (en) | Memory controller with error correction memory test application | |
| JP2504892B2 (ja) | 電子回路の検査方法および内蔵自己検査回路 | |
| JP3216449B2 (ja) | 半導体メモリの故障自己診断装置 | |
| US6249889B1 (en) | Method and structure for testing embedded memories | |
| JPH03501660A (ja) | 記憶装置への部分書き込み操作における誤り検出 | |
| US4224681A (en) | Parity processing in arithmetic operations | |
| US3999053A (en) | Interface for connecting a data-processing unit to an automatic diagnosis system | |
| JPS5833577B2 (ja) | 集積回路 | |
| EP0198568A2 (en) | Data capture logic system | |
| JP2002100738A (ja) | 半導体集積回路及びテスト容易化回路の自動挿入方法 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JPS59139459A (ja) | 論理装置の診断方式 | |
| JPS6227479B2 (ja) | ||
| US4171765A (en) | Error detection system | |
| US20030154434A1 (en) | Self testing-and-repairing data buffer and method for operating the same | |
| JP2820016B2 (ja) | 電子回路 | |
| US7024618B2 (en) | Transmission error checking in result forwarding | |
| US5689634A (en) | Three purpose shadow register attached to the output of storage devices | |
| JPH0432349B2 (ja) | ||
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| TW200915330A (en) | Method for performing memory diagnostics using a programmable diagnostic memory module | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPS6316776B2 (ja) |