JPS6226734B2 - - Google Patents

Info

Publication number
JPS6226734B2
JPS6226734B2 JP57109605A JP10960582A JPS6226734B2 JP S6226734 B2 JPS6226734 B2 JP S6226734B2 JP 57109605 A JP57109605 A JP 57109605A JP 10960582 A JP10960582 A JP 10960582A JP S6226734 B2 JPS6226734 B2 JP S6226734B2
Authority
JP
Japan
Prior art keywords
circuit
scan
group
check bit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57109605A
Other languages
English (en)
Other versions
JPS58225453A (ja
Inventor
Minoru Etsuno
Yasuo Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57109605A priority Critical patent/JPS58225453A/ja
Priority to KR1019830002836A priority patent/KR870000114B1/ko
Priority to AU16208/83A priority patent/AU547305B2/en
Priority to DE8383303647T priority patent/DE3381152D1/de
Priority to CA000431172A priority patent/CA1208795A/en
Priority to US06/507,495 priority patent/US4698754A/en
Priority to BR8303397A priority patent/BR8303397A/pt
Priority to EP83303647A priority patent/EP0102150B1/en
Priority to ES523596A priority patent/ES8405178A1/es
Publication of JPS58225453A publication Critical patent/JPS58225453A/ja
Publication of JPS6226734B2 publication Critical patent/JPS6226734B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は計算機システムの診断方式に係り、特
にスキヤンアウト機能を用いた診断回路の誤り検
出方式に関する。
(b) 従来技術と問題点 計算機システムを構成する各種装置の回路内部
の状態を出力して表示等を行なうための一般的な
手段としてスキヤンアウト機能がある。回路内部
のフリツプフロツプとかゲート等に対し、１点の
アドレスを与える。該アドレスは複数のフリツプ
フロツプやゲート等の必要とする個所全てを選択
するのに十分なビツト数を持つており、該アドレ
スを選択信号の組合せにより選択し、所定の回路
の状態を出力する機能であつて、該アドレスを順
次更新することにより、全個所の回路状態を出力
し得る。該回路状態は表示されたり、誤りが発生
した場合はロギング情報として記録されたり、又
命令代行等に於る命令制御情報として活用されて
いる。
第１図はスキヤンアウト機能を有する計算機シ
ステムの概略的な構成例を示す。１はサービスプ
ロセツサ（以後SVPと略す）、２はシステムコン
ソールインタフエース装置（以後SCIと略す）、
３は中央処理装置（以後CPVと略す）、５は記憶
制御装置（以後MCUと略す）、６は主記憶装置
（以後MSUと略す）である。CPU３、CHP４、
MCU５、MSU６及びSCI２にはスキヤンアウト
回路が設けられており、該スキヤンアウト回路を
選択する複数の選択信号を受信して、該選択信号
の組合せにより指定されたアドレスをもつスキヤ
ンアウト回路の状態に示す出力をSCI２に送出す
る。SVP１はスキヤンアウト回路のアドレスを設
定してSCI２に送出し、SCI２に入つた該スキヤ
ンアウト回路の出力を使用目的に従つて、夫々の
出力を処理する。SCI２はSVP１と他のCPU３、
CHP４、MCU５及びMSU６との間にあつて前記
スキヤンアウト回路のアドレスをSCI２内のスキ
ヤンアウト回路も含めて送出し、該スキヤンアウ
ト回路の出力を中継してSVP１へ送る機能を持つ
ている。SVP１は該スキヤンアウト回路の出力を
デイスプレイに表示したり、プリンタで印刷した
り、フアイルに記録したり又は命令代行制御等に
使用する。
最近の計算機システムのスキヤンアウト回路の
出力は計算機システムに故障が発生した場合は障
害箇所を識別するための重要な情報であり、該情
報が誤つていた場合は適切な保守が不可能となる
ばかりでなく、SVP１に割込んだ情報により命令
の代行を行なう制御情報としても用いるため、該
制御情報としてのデータに誤りがあると、その命
令の実行結果は予期出来ないものとなり、致命的
な結果をもたらす等の欠点がある。
(c) 発明の目的 本発明の目的は上記欠点を除くため、SCIにス
キヤンアウトアドレスに基づきチエツクビツトを
作成しておき、スキヤンアウトアドレスを受信し
た各装置は該スキヤンアウトアドレスに基づき所
望回路の状態をスキヤンアウトデータとして出力
すると共にチエツクビツトを作成してスキヤンア
ウトデータと同様にSCIに送出し、前記SCIで作
成したチエツクビツトと比較して誤りを検出する
診断回路の誤り検出方式を提供することにある。
(d) 発明の構成 本発明の構成は回路を診断するための複数の選
択信号を受信し、複数の所定回路の状態を該選択
信号の組合せにより選択して送出する回路を備え
た第１の装置又は装置群と、該第１の装置又は装
置群に対し、該複数の所定回路を診断するための
複数の選択信号を送信し、該選択信号により選択
された所定回路の出力信号を受信する第２の装置
と、該第２の装置に対し診断を指示し、該指示結
果を判断するための第３の装置を備えた計算機シ
ステムに於て、第１の装置又は装置群に前記受信
した複数の選択信号に基づき作成される誤りチエ
ツクビツトを作成する誤りチエツクビツト作成回
路と該チエツクビツトを第２の装置へ送出するた
めの送出回路を設け、第２の装置は第１の装置又
は装置群から受信したチエツクビツトを、少なく
とも第１の装置又は装置群より受信した診断デー
タを取込む迄に第１の装置又は装置群に送出する
選択信号に基づき誤りチエツクビツトを作成して
おき、該チエツクビツトと前記第１の装置又は装
置群より受信したチエツクビツトとを相互に比較
し、誤り検出を行なつて第３の装置に該結果を送
出するようにしたものである。
(e) 発明の実施例 第１図に於て、スキヤンアウトデータを読取る
ためSVP１はSCI２経由でスキヤンアウトアドレ
スを各装置に送出する。SCI２は該スキヤンアウ
トアドレスに、基づきチエツクビツトを作成して
おく。スキヤンアウトアドレスを受信した各装置
は該スキヤンアウトアドレスに基づきチエツクビ
ツトを作成し、選択された所定回路即ちスキヤン
アウト回路の状態をスキヤンアウトデータとして
出力すると共に該チエツクビツトをSCI２へ送
る。これ等のチエツクビツト、スキヤンアウトア
ドレス及びスキヤンアウトデータはSCI２がスキ
ヤンアウトアドレスを保持している間有効であ
る。
SCI２は受信したスキヤンアウトデータを所定
のタイミングで取込む。該タイミングと同一タイ
ミングで受信したチエツクビツトとSCI２内部で
作成したチエツクビツトとを比較し、不一致であ
れば誤りとし、受信したスキヤンアウトデータは
内容が保証されていないと判断する。これ等の誤
りデータは該当装置対応に夫々SCI２内部でエラ
ーラツチとして保持される。該エラーラツチは
SVP１より任意に読出し可能で該当装置の誤りと
して表示及び制御が行なわれる。
第２図は本発明の一実施例を示す回路のブロツ
ク図である。SVP１よりバスＡを経てスキヤンア
ドレスレジスタ７にデータが設定される。スキヤ
ンアドレスレジスタ７はカウンタで構成されてお
り、全装置のスキヤンアウト回路のアドレス設定
又は一部特定のスキヤンアウト回路のアドレス設
定が可能である。スキヤンアドレスレジスタ７の
データは切替器９によりパリテイ作成回路８を経
てパリテイチエツク回路１１に入り、SVP１より
バスＡを経て来たデータはチエツクビツト作成回
路１０によりチエツクビツトが作成され切替器１
２によりパリテイチエツク回路１１に入り、夫々
比較されてスキヤンアドレスレジスタ７のデータ
が正しく格納されたかチエツクされ、若し誤りが
あればエラーラツチ回路１３にラツチされ端子Ｂ
よりSVP１へ送出される。スキヤンアドレスレジ
スタ７より14ビツトで構成された各スキヤンアウ
ト回路のアドレスは切替器９によりパリテイ作成
回路８に入りパリテイチエツク回路１１に送られ
る。それと同時に該アドレスはSCI２、CPU３、
CHP４、MCU５、MSU６の各装置内に設けられ
たチエツクビツト作成回路の１つであるパリテイ
作成回路１５に切替器１４を経て入力し、該スキ
ヤンアウトアドレスに基づきパリテイチエツクビ
ツトがパリテイ作成回路１５に於て作成されSCI
２のパリテイチエツク回路１１に入る。ここで前
記パリテイ作成回路８より入つたパリテイチエツ
クビツトと比較され、誤りがあればエラーラツチ
回路１３にラツチされ端子ＢよりSVP１へ報告さ
れる。端子Ｅは他のパリテイ作成回路１５への分
岐を行なう。又端子ＣはSCI２が他に存在する場
合のパリテイチエツクビツトの入力端子で端子Ｄ
は他のSCI２へのパリテイチエツクビツト送出端
子である。
スキヤンアウトアドレスを受信した各装置は、
該信号を多数分岐し、多数の回路に供給する。従
つて夫々の分岐先に於て、チエツクビツト作成回
路（上記実施例ではパリテイ作成回路１５）を多
数設けることにより、診断回路の誤り検出機能を
より充実させることが出来る。
(f) 発明の効果 以上説明した如く本発明はスキヤンアウト回路
の出力データの誤りを検出することが可能である
ため、適切な保守業務が遂行出来るのみならず、
誤つたデータによる命令代行に伴う致命的な結果
を防止出来る等、その効果は大なるものがある。
【図面の簡単な説明】
第１図はスキヤンアウト機能を有する計算機シ
ステムの概略的な構成例を示す図、第２図は本発
明の一実施例を示す回路のブロツク図である。 １はサービスプロセツサ、２はシステムコンソ
ールインタフエース装置、３は中央処理装置、４
はチヤンネル処理装置、５は記憶制御装置、６は
主記憶装置、７はスキヤンアドレスレジスタ、
８，１５はパリテイ作成回路、１０はチエツクビ
ツト作成回路、１１はパリテイチエツク回路、１
３はエラーラツチ回路である。

Claims (1)

    【特許請求の範囲】
  1. １ 回路を診断するための複数の選択信号を受信
    し、複数の所定回路の状態を該選択信号の組合せ
    により選択して送出する回路を備えた第１の装置
    又は装置群と、該第１の装置又は装置群に対し、
    該複数の所定回路を診断するための複数の選択信
    号を送信し、該選択信号により選択された所定回
    路の出力信号を受信する第２の装置と、該第２の
    装置に対し診断を指示し、該指示結果を判断する
    ための第３の装置を備えた計算機システムに於
    て、第１の装置又は装置群に前記受信した複数の
    選択信号に基づき作成される誤りチエツクビツト
    を作成する誤りチエツクビツト作成回路と該チエ
    ツクビツトを第２の装置へ送出するための送出回
    路を設け、第２の装置は第１の装置又は装置群か
    ら受信したチエツクビツトを、少なくとも第１の
    装置又は装置群より受信した診断データを取込む
    迄に第１の装置又は装置群に送出する選択信号に
    基づき誤りチエツクビツトを作成しておき、該チ
    エツクビツトと前記第１の装置又は装置群より受
    信したチエツクビツトとを相互に比較し、誤り検
    出を行なつて第３の装置に該結果を送出すること
    を特徴とする診断回路の誤り検出方式。
JP57109605A 1982-06-25 1982-06-25 診断回路の誤り検出方式 Granted JPS58225453A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP57109605A JPS58225453A (ja) 1982-06-25 1982-06-25 診断回路の誤り検出方式
KR1019830002836A KR870000114B1 (ko) 1982-06-25 1983-06-23 데이타 처리 시스템
AU16208/83A AU547305B2 (en) 1982-06-25 1983-06-24 Data processing system
DE8383303647T DE3381152D1 (de) 1982-06-25 1983-06-24 Datenverarbeitungssystem mit fehlersuchfunktion.
CA000431172A CA1208795A (en) 1982-06-25 1983-06-24 Data processing scan-art system
US06/507,495 US4698754A (en) 1982-06-25 1983-06-24 Error detection of scan-out in a diagnostic circuit of a computer
BR8303397A BR8303397A (pt) 1982-06-25 1983-06-24 Sistema de processamento de dados
EP83303647A EP0102150B1 (en) 1982-06-25 1983-06-24 Data processing system with diagnosis function
ES523596A ES8405178A1 (es) 1982-06-25 1983-06-25 Sistema de procesado de datos.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57109605A JPS58225453A (ja) 1982-06-25 1982-06-25 診断回路の誤り検出方式

Publications (2)

Publication Number Publication Date
JPS58225453A JPS58225453A (ja) 1983-12-27
JPS6226734B2 true JPS6226734B2 (ja) 1987-06-10

Family

ID=14514516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57109605A Granted JPS58225453A (ja) 1982-06-25 1982-06-25 診断回路の誤り検出方式

Country Status (9)

Country Link
US (1) US4698754A (ja)
EP (1) EP0102150B1 (ja)
JP (1) JPS58225453A (ja)
KR (1) KR870000114B1 (ja)
AU (1) AU547305B2 (ja)
BR (1) BR8303397A (ja)
CA (1) CA1208795A (ja)
DE (1) DE3381152D1 (ja)
ES (1) ES8405178A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660198A (en) * 1985-04-15 1987-04-21 Control Data Corporation Data capture logic for VLSI chips
US4799222A (en) * 1987-01-07 1989-01-17 Honeywell Bull Inc. Address transform method and apparatus for transferring addresses
US4823347A (en) * 1987-05-18 1989-04-18 International Business Machines Corporation Deferred parity checking of control signals across a bidirectional data transmission interface
US4872172A (en) * 1987-11-30 1989-10-03 Tandem Computers Incorporated Parity regeneration self-checking
JPH02232736A (ja) * 1989-02-03 1990-09-14 Digital Equip Corp <Dec> システムモジュール間のｄｒａｍ制御信号のエラー検査を行なう方法及び手段
US5153882A (en) * 1990-03-29 1992-10-06 National Semiconductor Corporation Serial scan diagnostics apparatus and method for a memory device
WO1992005486A1 (en) * 1990-09-14 1992-04-02 Digital Equipment Corporation Method and means for error checking of dram-control signals between system modules
JP2654272B2 (ja) * 1991-07-10 1997-09-17 富士通株式会社 論理回路試験装置
GB2265736B (en) * 1992-04-04 1996-05-15 Motorola Israel Ltd Bus analyser for modular computer system
US6128758A (en) * 1998-05-20 2000-10-03 National Semiconductor Corporation Modular re-useable bus architecture
KR100300861B1 (ko) * 1998-06-27 2001-09-06 박종섭 에러 검출 장치
CN113204446B (zh) * 2020-02-03 2022-09-23 瑞昱半导体股份有限公司 寄存器资料检查装置与方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735351A (en) * 1971-06-29 1973-05-22 Hydril Co Remote station address verification using address conditioned encoding
GB1403527A (en) * 1971-11-12 1975-08-28 Plessey Co Ltd Data transmission systems
JPS5352029A (en) * 1976-10-22 1978-05-12 Fujitsu Ltd Arithmetic circuit unit
JPS5853774B2 (ja) * 1978-12-29 1983-12-01 株式会社日立製作所 情報処理装置
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
US4486883A (en) * 1982-02-03 1984-12-04 Clarion Co., Ltd. Address check system

Also Published As

Publication number Publication date
ES523596A0 (es) 1984-05-16
CA1208795A (en) 1986-07-29
EP0102150B1 (en) 1990-01-24
KR870000114B1 (ko) 1987-02-11
DE3381152D1 (de) 1990-03-01
JPS58225453A (ja) 1983-12-27
AU547305B2 (en) 1985-10-17
ES8405178A1 (es) 1984-05-16
US4698754A (en) 1987-10-06
BR8303397A (pt) 1984-02-07
KR840005229A (ko) 1984-11-05
AU1620883A (en) 1984-01-05
EP0102150A3 (en) 1985-10-09
EP0102150A2 (en) 1984-03-07

Similar Documents

Publication Publication Date Title
US4433413A (en) Built-in apparatus and method for testing a microprocessor system
JPS5851292B2 (ja) 診断／デバツク計算システム
US4620302A (en) Programmable digital signal testing system
JPS6226734B2 (ja)
US3988579A (en) System for testing a data processing unit
US4335425A (en) Data processing apparatus having diagnosis function
US3387262A (en) Diagnostic system
JPS5833576B2 (ja) 計算機システムの故障診断装置
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
US3999053A (en) Interface for connecting a data-processing unit to an automatic diagnosis system
US5689634A (en) Three purpose shadow register attached to the output of storage devices
JPH01155452A (ja) データ処理システムの接続確認方式
JPH08278924A (ja) アダプタ診断システム
JPS6055457A (ja) チヤネルアダプタ診断方式
JPS5844523A (ja) インタ−フエイスアダプタ装置
JPS63174141A (ja) 情報処理装置の試験診断方式
RU2072788C1 (ru) Устройство для контроля и восстановления технических средств медицинского назначения
JPS63140342A (ja) エラ−検出回路の試験方式
JPS6134176B2 (ja)
JP3179388B2 (ja) 情報処理装置の診断回路および診断方法
JPS62226353A (ja) Ｒａｓ回路付記憶装置
JPS6135517B2 (ja)
JPH06208479A (ja) 情報処理装置の診断方式
JPS60101649A (ja) 電子計算機の診断装置