JPH0346047A - 検査回路 - Google Patents
検査回路Info
- Publication number
- JPH0346047A JPH0346047A JP1182082A JP18208289A JPH0346047A JP H0346047 A JPH0346047 A JP H0346047A JP 1182082 A JP1182082 A JP 1182082A JP 18208289 A JP18208289 A JP 18208289A JP H0346047 A JPH0346047 A JP H0346047A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- write data
- test
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title abstract description 15
- 238000001514 detection method Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、誤り検出訂正回路を有する主記憶装置の障害
を検出する検査回路に関する。
を検出する検査回路に関する。
[従来の技術]
従来、この種の検査回路は、ある書込みデータを検査デ
ータとしてそのまま利用し、この検査データに誤り訂正
符号生成回路からのハミングビットを付加し、記憶部に
記憶させた後読み出し、誤り検出を行なって、記憶部の
障害の有無を検査している。
ータとしてそのまま利用し、この検査データに誤り訂正
符号生成回路からのハミングビットを付加し、記憶部に
記憶させた後読み出し、誤り検出を行なって、記憶部の
障害の有無を検査している。
[発明が解決しようとする課題]
しかしながら、従来の検査回路では障害が記憶部で発生
したのか、誤り訂正符号生成回路、誤り訂正符号検出回
路等の他の回路で発生したのか分らないという問題点が
ある。
したのか、誤り訂正符号生成回路、誤り訂正符号検出回
路等の他の回路で発生したのか分らないという問題点が
ある。
また、記憶部で障害が発生した場合は、障害が発生じた
記憶素子の出力の極性と、検査データの極性とが一致し
ている場合はその障害を検出できない、即ち、論理の片
側(論理“0゛又は論理“1”)のみしか検査できない
という問題点もある。
記憶素子の出力の極性と、検査データの極性とが一致し
ている場合はその障害を検出できない、即ち、論理の片
側(論理“0゛又は論理“1”)のみしか検査できない
という問題点もある。
本発明の目的は、障害の発生が記憶部が、その他の回路
かの判断ができ、記憶部の障害を確実に検出する検査回
路の提供を目的とする。
かの判断ができ、記憶部の障害を確実に検出する検査回
路の提供を目的とする。
[課題を解決するための手段コ
本発明は記憶部と、入力データを書込みデータとして誤
り訂正符号を付加し誤り訂正符号付書込みデータとする
書込みデータ回路と、該誤り訂正符号付書込みデータを
前記記憶部へ与える供給手段と前記記憶部から読み取っ
た読取りデータの誤りを前記誤り訂正符号に基づいて検
出して訂正し。
り訂正符号を付加し誤り訂正符号付書込みデータとする
書込みデータ回路と、該誤り訂正符号付書込みデータを
前記記憶部へ与える供給手段と前記記憶部から読み取っ
た読取りデータの誤りを前記誤り訂正符号に基づいて検
出して訂正し。
読出しデータとする誤り検出訂正回路とを有する主記憶
装置において。
装置において。
前記書込みデータを予め定められた手順で変換して検査
データを生成する検査データ生成回路と。
データを生成する検査データ生成回路と。
前記入力データと検査データとのどちらか一方を選択し
、書込みデータとして前記書込みデータ回路に与える書
込みデータ選択手段と、前記誤り訂正符号付書込みデー
タと前記読取りデータとのどちらか一方を選択し1選択
データとして前記誤り検出訂正回路に与える読出しデー
タ選択回路とを設け、前記書込みデータ及び前記読出し
データに基づいて前記記憶部の障害を検出するようにし
たことを特徴とする。
、書込みデータとして前記書込みデータ回路に与える書
込みデータ選択手段と、前記誤り訂正符号付書込みデー
タと前記読取りデータとのどちらか一方を選択し1選択
データとして前記誤り検出訂正回路に与える読出しデー
タ選択回路とを設け、前記書込みデータ及び前記読出し
データに基づいて前記記憶部の障害を検出するようにし
たことを特徴とする。
[実施例コ
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック構成図である
。
。
本実施例は、制御回路9より出力される書込みデータ変
換信号8に基づき、入力データ1又は入力データ1を変
換したデータのいずれか一方を選択し、検査データ3と
して出力する検査データ生成回路4と、制御回路9から
出力される書込みデータ選択信号7に基づき入力データ
1又は検査データ3のどちらか一方を選択する書込みデ
ータ選択回路2と、制御回路9から出方される読出しデ
ータ選択信号13に基づきハミングビット付書込みデー
タ14又は記憶部6からの読取りデル夕16のいずれか
一方を選択する読出しデータ選択回路10を有している
。
換信号8に基づき、入力データ1又は入力データ1を変
換したデータのいずれか一方を選択し、検査データ3と
して出力する検査データ生成回路4と、制御回路9から
出力される書込みデータ選択信号7に基づき入力データ
1又は検査データ3のどちらか一方を選択する書込みデ
ータ選択回路2と、制御回路9から出方される読出しデ
ータ選択信号13に基づきハミングビット付書込みデー
タ14又は記憶部6からの読取りデル夕16のいずれか
一方を選択する読出しデータ選択回路10を有している
。
次に本実施例の動作について説明する。
$IJ御回路9は書込みデータ選択回路2.検査データ
生成回路4.及び読出しデータ選択回路1゜の制御を行
う。
生成回路4.及び読出しデータ選択回路1゜の制御を行
う。
通常動作時、$!制御回路9は、書込みデータ選択回路
2に論理“0°を、読出しデータ選択回路10に論理“
1”を出力している。これによって書込みデータ選択回
路2は書込みデータ1を選択。
2に論理“0°を、読出しデータ選択回路10に論理“
1”を出力している。これによって書込みデータ選択回
路2は書込みデータ1を選択。
保持するように、読出しデータ選択回路1oは記憶部か
らの読取りデータを選択するようになっている。即ち、
データの書込み、読出しが行える状態になっている。こ
の状態では、書込みデータ選択回路2は外部からの入力
データ1を書込みデータとして出力し誤り訂正符号生成
回路5を含む書込みデータ回路15においてハミングビ
ットを付加して記憶部6に書込む。そして読出しの際に
は読出しデータ選択回路10が読取りデータ16を選択
して誤り検出訂正回路11で誤りを検出、訂正して外部
へ読出しデータ12を出力している。
らの読取りデータを選択するようになっている。即ち、
データの書込み、読出しが行える状態になっている。こ
の状態では、書込みデータ選択回路2は外部からの入力
データ1を書込みデータとして出力し誤り訂正符号生成
回路5を含む書込みデータ回路15においてハミングビ
ットを付加して記憶部6に書込む。そして読出しの際に
は読出しデータ選択回路10が読取りデータ16を選択
して誤り検出訂正回路11で誤りを検出、訂正して外部
へ読出しデータ12を出力している。
検査を行うときは、制御回路9は書込みデータ選択回路
2に論理“1”を出力して、書込みデータ選択回路2が
検査データ生成回路4で生成された検査データ3を選択
して保持するようにする。
2に論理“1”を出力して、書込みデータ選択回路2が
検査データ生成回路4で生成された検査データ3を選択
して保持するようにする。
検査データ生成回路4は、制御回路9より送出される書
込みデータ変換信号8が論理“0”のとき、書込みデー
タ選択回路2に保持されている入力データlをそのまま
検査データ3として出力する。また、上記変換信号8が
論理“1”のとき人力データlの反転データを検査デー
タ3として出力するようにしである。つまり、制御回路
9より送出される書込みデータ選択信号7によって、検
査状態にし、書込みデータ変換信号8を適宜切換えるこ
とにより、障害検査時に入カデ゛−夕1をそのまま検査
データ3として用いたり人力データ1の反転データを検
査データ3として用いることができる。
込みデータ変換信号8が論理“0”のとき、書込みデー
タ選択回路2に保持されている入力データlをそのまま
検査データ3として出力する。また、上記変換信号8が
論理“1”のとき人力データlの反転データを検査デー
タ3として出力するようにしである。つまり、制御回路
9より送出される書込みデータ選択信号7によって、検
査状態にし、書込みデータ変換信号8を適宜切換えるこ
とにより、障害検査時に入カデ゛−夕1をそのまま検査
データ3として用いたり人力データ1の反転データを検
査データ3として用いることができる。
入力データ1と、入力データ1の反転データの2つのデ
ータを検査データ3として用いることにより、記憶部6
の障害の発生している記憶素子の出力の極性と2つの検
査データのうちどちらか一方の極性とは一致しないので
障害の検出を確実に行える。
ータを検査データ3として用いることにより、記憶部6
の障害の発生している記憶素子の出力の極性と2つの検
査データのうちどちらか一方の極性とは一致しないので
障害の検出を確実に行える。
読出しデータ選択回路10は、制御回路9より送出され
る読出しデータ選択信号13が論理“O”のとき、ハミ
ングゼット付書込みデータ14を選択し、上記選択信号
13が論理“l”のとき、記憶部6からの読出しデータ
16を選択する。
る読出しデータ選択信号13が論理“O”のとき、ハミ
ングゼット付書込みデータ14を選択し、上記選択信号
13が論理“l”のとき、記憶部6からの読出しデータ
16を選択する。
ハミングビット付書込みデータ14を選択したときは、
誤り訂正符号生成回路5及び誤り検出訂正回路11の障
害の有無を検査できる。
誤り訂正符号生成回路5及び誤り検出訂正回路11の障
害の有無を検査できる。
また、読出しデータ15を選択したときは記憶部6の障
害の有無を検査できる。
害の有無を検査できる。
この検査は検査データ3と誤り検出訂正回路11に人力
されるデータとが一致しているかどうかを見ることによ
って行なわれる(一致を見る診断回路は図示せず)。
されるデータとが一致しているかどうかを見ることによ
って行なわれる(一致を見る診断回路は図示せず)。
すなわち、障害診断時に上記選択信号13を適宜切換え
ることにより、上記検査データ生成回路4で変換された
検査データを用いて、検査回路の障害か、記憶部6の障
害かを別々に検査することができる。
ることにより、上記検査データ生成回路4で変換された
検査データを用いて、検査回路の障害か、記憶部6の障
害かを別々に検査することができる。
[発明の効果]
以上説明したように本発明は、検査データ生成回路を設
けたことにより、検査データ゛生成回路で生成された検
査データを用いて検査することができ、障害を確実に検
出することができる。
けたことにより、検査データ゛生成回路で生成された検
査データを用いて検査することができ、障害を確実に検
出することができる。
また読出しデータ選択回路を設けたことにより検査回路
の障害か、記憶部の障害かを別々に検査することができ
る。
の障害か、記憶部の障害かを別々に検査することができ
る。
第1図は1本発明の一実施例を示すブロック構成図であ
る。 1・・・人力データ、2・・・書込みデータ選択回路。 3・・・検査データ、4・・・検査データ生成回路、5
・・・誤り訂正符号生成回路、6・・・記憶部、7・・
・書込みデータ選択信号、8・・・書込みデータ変換信
号。 9・・・制御回路、10・・・読出しデータ選択回路。 11・・・誤り検出・訂正回路、12・・・読出しデー
タ。 13・・・読出しデータ選択信号、14・・・ハミング
ビット付書込みデータ、15・・・書込みデータ回路。 16・・・読取りデータ。
る。 1・・・人力データ、2・・・書込みデータ選択回路。 3・・・検査データ、4・・・検査データ生成回路、5
・・・誤り訂正符号生成回路、6・・・記憶部、7・・
・書込みデータ選択信号、8・・・書込みデータ変換信
号。 9・・・制御回路、10・・・読出しデータ選択回路。 11・・・誤り検出・訂正回路、12・・・読出しデー
タ。 13・・・読出しデータ選択信号、14・・・ハミング
ビット付書込みデータ、15・・・書込みデータ回路。 16・・・読取りデータ。
Claims (1)
- 【特許請求の範囲】 1、記憶部と、入力データを書込みデータとして誤り訂
正符号を付加し誤り訂正符号付書込みデータとする書込
みデータ回路と、該誤り訂正符号付書込みデータを前記
記憶部へ与える供給手段と、前記記憶部から読み取った
読取りデータの誤りを前記誤り訂正符号に基づいて検出
して訂正し、読み出しデータとする誤り検出訂正回路と
を有する主記憶装置において、 前記書込みデータを予め定められた手順で変換して検査
データを生成する検査データ生成回路と、前記入力デー
タと前記検査データとのどちらか一方を選択し、書込み
データとして前記書込みデータ回路に与える書込みデー
タ選択手段と、前記誤り訂正符号付書込みデータと前記
読取りデータとのどちらか一方を選択し選択データとし
て前記誤り検出訂正回路に与える読出しデータ選択回路
とを設け、前記書込みデータ及び前記読出しデータに基
づいて前記記憶部の障害を検出するようにしたことを特
徴とする検査回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182082A JPH0346047A (ja) | 1989-07-14 | 1989-07-14 | 検査回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182082A JPH0346047A (ja) | 1989-07-14 | 1989-07-14 | 検査回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0346047A true JPH0346047A (ja) | 1991-02-27 |
Family
ID=16112041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1182082A Pending JPH0346047A (ja) | 1989-07-14 | 1989-07-14 | 検査回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0346047A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017004588A (ja) * | 2015-06-10 | 2017-01-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | 誤り訂正能力をテストするための回路および方法 |
-
1989
- 1989-07-14 JP JP1182082A patent/JPH0346047A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017004588A (ja) * | 2015-06-10 | 2017-01-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | 誤り訂正能力をテストするための回路および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5959914A (en) | Memory controller with error correction memory test application | |
JPH0212445A (ja) | 記憶装置 | |
EP0793173B1 (en) | Non-volatile semiconductor storage unit having a correction coding circuit | |
JP2008176828A (ja) | エラー検出訂正回路のテスト回路およびテスト方法 | |
JP3986898B2 (ja) | メモリ擬似故障注入装置 | |
JPH0346047A (ja) | 検査回路 | |
JPH01171047A (ja) | メモリ素子のチップ交替制御装置 | |
JPS62299000A (ja) | 半導体メモリ | |
JPH04119434A (ja) | パリティ・エラー検出装置 | |
JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
JPS61110243A (ja) | 誤り訂正及び検出回路の診断方式 | |
JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
JP3045532B2 (ja) | メモリ装置 | |
JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
JPH10228389A (ja) | 故障検出診断装置 | |
JPH01156834A (ja) | チェック回路の診断装置 | |
TW202314503A (zh) | 資料記憶體的自我診斷的電子電路及方法 | |
JP2998282B2 (ja) | メモリ装置 | |
JPS62226353A (ja) | Ras回路付記憶装置 | |
JPS61143860A (ja) | 半導体記憶装置 | |
JPS61226852A (ja) | 半導体メモリにおける誤り検出訂正機能不良点検回路 | |
JPS6142304B2 (ja) | ||
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPS60191350A (ja) | メモリ装置 | |
JPH05134938A (ja) | メモリ制御装置 |