JPS61161762A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS61161762A JPS61161762A JP274285A JP274285A JPS61161762A JP S61161762 A JPS61161762 A JP S61161762A JP 274285 A JP274285 A JP 274285A JP 274285 A JP274285 A JP 274285A JP S61161762 A JPS61161762 A JP S61161762A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- ion implantation
- type
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関し、％にパイ
ボー２トランジスタからなる半導体装置及びその製造方
法に関する。
ボー２トランジスタからなる半導体装置及びその製造方
法に関する。
一般に、バイポーラトランジスタの不純物領域（例えば
、ベース、エミッタ領域ンは熱拡散法かイオン注入法に
より基板あるいはエビタキクヤル層中に不純物をドープ
することによシ形成される。
、ベース、エミッタ領域ンは熱拡散法かイオン注入法に
より基板あるいはエビタキクヤル層中に不純物をドープ
することによシ形成される。
熱拡散法では高温熱処理が長時間必要であシ浅い接合形
成は困難である。またイオン注入法では低エネルギーの
注入に於いても単結晶に注入する限シ、チャンネリング
効果を無視しえず浅い接合形成は困難である。
成は困難である。またイオン注入法では低エネルギーの
注入に於いても単結晶に注入する限シ、チャンネリング
効果を無視しえず浅い接合形成は困難である。
第５図〜第８図は従来の半導体集積回路（以下、ＩＣと
い５）の１例の製造方法を説明するためのＩＣの工程順
の要部を示す断面図で、ＮＰＮ）？ンジスタについて表
わしである。先ず、第５図に示すように％Ｐ型シリコン
基板１１を酸化し、シリコン酸化！Ｘ１２を形成する。
い５）の１例の製造方法を説明するためのＩＣの工程順
の要部を示す断面図で、ＮＰＮ）？ンジスタについて表
わしである。先ず、第５図に示すように％Ｐ型シリコン
基板１１を酸化し、シリコン酸化！Ｘ１２を形成する。
次に第６図に示すよ５に選択的にシリコン酸化膜１２を
開孔した後、Ｐ型シリ；／基板１−１１’ｔ’ｌＫ選択
的にＮ量高濃度不純物層１３（Ｎ生型コレクタ埋込領域
）を形成する。
開孔した後、Ｐ型シリ；／基板１−１１’ｔ’ｌＫ選択
的にＮ量高濃度不純物層１３（Ｎ生型コレクタ埋込領域
）を形成する。
次に、第７図に示すようにシリコン酸化［１２な全面的
にエツチング除去した後、Ｎ型不純物層１４ （Ｎｕコ
レクタ領域）ｆｔエピタヤンヤル成長法により形成する
。
にエツチング除去した後、Ｎ型不純物層１４ （Ｎｕコ
レクタ領域）ｆｔエピタヤンヤル成長法により形成する
。
次に、第８図に示すようにいわゆるＬＯＣＯ３法を用い
て厚いシリコン酸化膜１５を形成し、しかる後にＰ捜高
濃度不純物層１７（ペース部）、Ｎ型窩濃度不純物ｆｆ
１１８ （エミッタ部）を熱拡散法かイオン注入法かの
いずれかの方法によ＃）選択的に形成する。
て厚いシリコン酸化膜１５を形成し、しかる後にＰ捜高
濃度不純物層１７（ペース部）、Ｎ型窩濃度不純物ｆｆ
１１８ （エミッタ部）を熱拡散法かイオン注入法かの
いずれかの方法によ＃）選択的に形成する。
しかし、上述した従来の方法な用いて浅い接合な有する
トランジスタ構造を実現しようとしても、熱拡散法では
長時間の高温熱処理を必要とするため浅い接合形成は困
難であ）、またイオン注入法でもチャンネリング効果や
イオン注入後の高温アニールによる拡散のため浅い接合
形成は困難であるという欠点があった。
トランジスタ構造を実現しようとしても、熱拡散法では
長時間の高温熱処理を必要とするため浅い接合形成は困
難であ）、またイオン注入法でもチャンネリング効果や
イオン注入後の高温アニールによる拡散のため浅い接合
形成は困難であるという欠点があった。
本発明の目的は、上述した欠点を解消し浅い接合を有す
るトランジスタ構造な形成する際に長時間の高温熱処理
を必要としない高信頼性の半導体装置を歩留シ良く製造
できるところの半導体装置及びその製造方法を提供する
ことにある。
るトランジスタ構造な形成する際に長時間の高温熱処理
を必要としない高信頼性の半導体装置を歩留シ良く製造
できるところの半導体装置及びその製造方法を提供する
ことにある。
本発明の半導体装置及びその製造方法は、イオン注入法
によりポリシリコン層に不純物をドープする工程と、短
時間の熱処理によシネ鈍物ドープしたポリシリコン層を
単結晶化する工程とを含むことから構成される。
によりポリシリコン層に不純物をドープする工程と、短
時間の熱処理によシネ鈍物ドープしたポリシリコン層を
単結晶化する工程とを含むことから構成される。
次に１本発明について図面を用いて説明する。
第１図〜第４図は本発明の一実施例を説明するためのＩ
Ｃの製造工程順の要部を示す断面図であシ、ｇ１図は本
発明の特徴を表わしている能動領域形成後の断面図であ
る。
Ｃの製造工程順の要部を示す断面図であシ、ｇ１図は本
発明の特徴を表わしている能動領域形成後の断面図であ
る。
先ず、第２図に示すよ５ＫＰＭシリコン基板１上ＫＮ型
コレクタ領域２．クリコン酸化膜４．シリコン窒化膜５
を従来と同じ方法で形成する。次にシリコン窒化膜５を
選択的にエツチング除去した後、いわゆるＬＯＣＯ８法
を用いて厚いシリコン酸化膜３を形成する。次にシリコ
ン窒化［５，シリコン酸化膜４を選択的にエツチング除
去し、コレクタ領域２の一主表面を露出し露出部２ａを
形成する。
コレクタ領域２．クリコン酸化膜４．シリコン窒化膜５
を従来と同じ方法で形成する。次にシリコン窒化膜５を
選択的にエツチング除去した後、いわゆるＬＯＣＯ８法
を用いて厚いシリコン酸化膜３を形成する。次にシリコ
ン窒化［５，シリコン酸化膜４を選択的にエツチング除
去し、コレクタ領域２の一主表面を露出し露出部２ａを
形成する。
次に、第３図に示すように厚いシリコン酸化膜３、シリ
コン窒化膜５．コレクタ領域２の露出部２ａの上ＫＬＰ
ＣＶＤ法（減圧気相成長法）を用いて、ポリシリコン層
６を形成する。欠にポリシリコン層６上にＣＶＤ法（気
相成長法）によシリコン酸化膜７を形成した後、選択的
にシリコン酸化１ｉ７を除去する。しかる後にイオン注
入法によりＮ凰工ｉツタ領域８を形成する。
コン窒化膜５．コレクタ領域２の露出部２ａの上ＫＬＰ
ＣＶＤ法（減圧気相成長法）を用いて、ポリシリコン層
６を形成する。欠にポリシリコン層６上にＣＶＤ法（気
相成長法）によシリコン酸化膜７を形成した後、選択的
にシリコン酸化１ｉ７を除去する。しかる後にイオン注
入法によりＮ凰工ｉツタ領域８を形成する。
次に、第４図に示すようにシリコン酸化Ｍａｋ選択的に
除去し、イオン注入法によ６ｐ型ペース領域９を形成す
る。
除去し、イオン注入法によ６ｐ型ペース領域９を形成す
る。
次に第１図に示すようにシリコン酸化膜７を全面的にエ
ツチング除去した後、Ｐ ＣＶ Ｄ＠（プラズマ気相成
長法）によシリコン酸化膜１０を形成した後、選択的に
シリコン窒化膜ｌＯをエツチング除去する。しかる後に
ポリシリコン層６を選択的にエツチング除去し配線パタ
ーンを形成する。
ツチング除去した後、Ｐ ＣＶ Ｄ＠（プラズマ気相成
長法）によシリコン酸化膜１０を形成した後、選択的に
シリコン窒化膜ｌＯをエツチング除去する。しかる後に
ポリシリコン層６を選択的にエツチング除去し配線パタ
ーンを形成する。
しかる後に全面に、高融点金属をスパッタ法によυ形成
し、短時間アニールを行ない、ポリシリコ −ン層６と
高融点金属とのシリサイド形成、Ｎ！エミッタ領域８、
Ｐ型ベース領域９を活性化し単結晶化する。欠に１シリ
サイド形成されていない領域の高融点金属をエツチング
除去する。この後、通常の工程に従って所定の眉間膜、
配線、保ＷＬ膜膜の形成等を行なうことによｃ本実雄側
のＩＣが得られる。
し、短時間アニールを行ない、ポリシリコ −ン層６と
高融点金属とのシリサイド形成、Ｎ！エミッタ領域８、
Ｐ型ベース領域９を活性化し単結晶化する。欠に１シリ
サイド形成されていない領域の高融点金属をエツチング
除去する。この後、通常の工程に従って所定の眉間膜、
配線、保ＷＬ膜膜の形成等を行なうことによｃ本実雄側
のＩＣが得られる。
以上、詳細に説明したとおシ、本発明によればポリシリ
コン層にイオン注入した領域を能動領域として使用する
ため、チャンネリング効果が無視できさらに短時間アニ
ールを用いるため浅い接合を形成できる。さらに能動領
域を形成した後は低温プロセスを用いることＫより高信
頼性の半導体装置を歩留や良く得ることができる。
コン層にイオン注入した領域を能動領域として使用する
ため、チャンネリング効果が無視できさらに短時間アニ
ールを用いるため浅い接合を形成できる。さらに能動領
域を形成した後は低温プロセスを用いることＫより高信
頼性の半導体装置を歩留や良く得ることができる。
第１図〜第４図は本発明の一実施例を説明する丸めのＩ
Ｃの製造工程順の要部を示す断面図、第５図〜第８図は
従来の半導体集積回路の１例の製造方法を説明するため
のＩＣの工程順の要部な示す断面図である。 １・・・Ｐｆｉシリコン基板、２・・・Ｎ！コレクタ領
域、２！・・・露出部、 ３・・・厚いシリコン酸化膜
、４・・・シリコン酸化膜％ ５・・・クリーン菫化膜
、６・・・ポリシリ；ン層、７・・・シリコン酸化膜、
８・・・Ｎ型エミッタ領域、９・・・Ｐ型ベース領域、
ｌＯ・・・シリコン窒化膜、１１・・・Ｐ型シリコン基
板、１２・・・シリコン酸化膜％ １３・・・Ｎｆｆ１
高濃度不純物層、１４・・・Ｎ型不純物Ｍ、 １５・
・・厚いクリーン酸化度、１６・・・厚いシリコン酸化
膜、１７・・・Ｐ凰高濃夏不純物層、１８・・・Ｎ凰高
濃度不純物層、１９・・・シリコン酸化膜。
Ｃの製造工程順の要部を示す断面図、第５図〜第８図は
従来の半導体集積回路の１例の製造方法を説明するため
のＩＣの工程順の要部な示す断面図である。 １・・・Ｐｆｉシリコン基板、２・・・Ｎ！コレクタ領
域、２！・・・露出部、 ３・・・厚いシリコン酸化膜
、４・・・シリコン酸化膜％ ５・・・クリーン菫化膜
、６・・・ポリシリ；ン層、７・・・シリコン酸化膜、
８・・・Ｎ型エミッタ領域、９・・・Ｐ型ベース領域、
ｌＯ・・・シリコン窒化膜、１１・・・Ｐ型シリコン基
板、１２・・・シリコン酸化膜％ １３・・・Ｎｆｆ１
高濃度不純物層、１４・・・Ｎ型不純物Ｍ、 １５・
・・厚いクリーン酸化度、１６・・・厚いシリコン酸化
膜、１７・・・Ｐ凰高濃夏不純物層、１８・・・Ｎ凰高
濃度不純物層、１９・・・シリコン酸化膜。
Claims (2)
- （１）バイポーラトランジスタを含む半導体装置におい
て、イオン注入法によりポリシリコン層に不純物をドー
ピングする工程と、前記ポリシリコン層を短時間アニー
ル法により単結晶化する工程とを含むことを特徴とする
半導体装置の製造方法。 - （２）イオン注入法によりポリシリコン層に不純物をド
ーピングし、次いで該ポリシリコン層を短時間アニール
法により単結晶化して得られる不純物ドープポリシリコ
ン層を、バイポーラトランジスタの能動領域として有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP274285A JPS61161762A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP274285A JPS61161762A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161762A true JPS61161762A (ja) | 1986-07-22 |
Family
ID=11537797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP274285A Pending JPS61161762A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161762A (ja) |
-
1985
- 1985-01-11 JP JP274285A patent/JPS61161762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPS62104051A (ja) | 集積回路のアイソレ−シヨン構造およびその形成方法 | |
| JPS61161762A (ja) | 半導体装置及びその製造方法 | |
| JPS6143858B2 (ja) | ||
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH0579186B2 (ja) | ||
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPS6239538B2 (ja) | ||
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPS62281367A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH03278568A (ja) | 半導体装置の製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPS5848440A (ja) | 半導体装置の製造方法 | |
| JPH04162718A (ja) | 半導体装置の製造方法 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6376374A (ja) | 半導体装置の製造方法 |