JPH03131037A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 第１の、実施例の工程断面図（第２図）第２の実施例の
工程断面図（第３図） 第３の実施例の工程断面図（第４図） 発明の効果 〔概　要〕 ベースとエミッタがベース引出し電極のサイドウオール
絶縁膜により分離されたベース−エミッタ自己整合型の
バイポーラトランジスタの製造方法の改良に関し、 上記トランジスタの一層の高速化及び歩留り向上に寄与
することを目的とし、 単結晶シリコンからなる一導電型コレクタ領域上に、該
コレクタ領域の一部を表出する第１の開孔を有する多結
晶シリコン層からなり、且つ上面のみに選択的に第１の
絶縁膜を有する反対導電型ベース引出し電極を形成する
工程、エピタキシャル成長手段により、該第１の開孔の
底面に表出する該一導電型コレクタ領域上に単結晶シリ
コン層からなる反対導電型内部ベース領域を成長せしめ
、且つ同時に該第１の開孔の側面に表出する該反対導電
型ベース引出し電極の端面に、該内部ベース領域と一体
の多結晶シリコン層からなる反対導電型ベース接続領域
を成長せしめる工程、該ベース接続領域を有する第１の
開孔の側面に該側面を覆う第２の絶縁膜サイドウオール
を被着して、該第１の開孔内に該第２の絶縁膜サイドウ
オールにより画定された該反対導電型内部ベース領域面
を表出する第２の開孔を形成する工程、該第２の開孔上
に一導電型多結晶シリコン層を形成し、該一導電型多結
晶シリコン層からの固相拡散により該内部ベース領域内
に一導電型エミッタ領域を形成するか、或いは該第２の
開孔内に表出する内部ベース領域上にエピタキシャル成
長手段により単結晶シリコン若しくは該内部ベース領域
に対してヘテロ接合を形成する半導体単結晶層からなる
一導電型エミッタ領域を積層形成する工程を有して構成
される。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特にベースとエミッタ
がベース引出し電極のサイドウオール絶縁膜により分離
された自己整合型のバイポーラトランジスタの製造方法
の改良に関する。

半導体ＩＣの高集積化、高速化の要望により、ＩＣを構
成するバイポーラ型トランジスタの微細化、高速化が進
められており、その一形態としてベースとエミッタがベ
ース引出し電極のサイドウオール絶縁膜により分離され
たベース／エミッタ自己整合型のバイポーラトランジス
タが提供されているが、このトランジスタにおいてベー
スの深さをより浅（且つ精度良く均一に形成することが
一層の高速化を図るために極めて重要である。

（従来の技術） 従来上記ベース／エミッタ自己整合型のバイポーラトラ
ンジスタは、以下に第５図（ａ）〜（ｄ）に示す工程断
面図を参照して説明する方法を用いて形成されていた。

第５図（ａ）参照 即ち、例えばｐ型シリコン（Ｓｉ）基板ｌ上に選択的に
ｎ゛型埋込みＮ２が形成され、この基板上にコレクタ領
域となるｎ型エピタキシャル５ｉｊｉ１０３が形成され
、上記ｎ型エピタキシャルＳｔ層１０３の上面からＰ型
Ｓｉ基板１内に達する素子間分離絶縁膜４によって素子
形成領域５が画定分離された被加工基板上に、先ずベー
ス引出し電極となるｐ゛型の多結晶Ｓｉ層１０６を形成
し、この多結晶Ｓｉ層１０６上に被覆用の第１の二酸化
シリコン（ＳｉＯｚ）膜７を形成し、通常のりソグラフ
ィにより上記ＳｉＯ□膜７とその下部の多結晶Ｓｔ層１
０６に前記ｎ型エピタキシャルＳｔ層１０３からなるｎ
型コレクタ領域３面の内部ベースを形成する領域を表出
する第１の開孔８を形成し、且つ同時に図示しない周辺
部のパターニングを行って、上部に被覆用ＳｉＯ□膜７
を有するｐ゛型多結晶Ｓｉベース引出し電極６を形成す
る。

第５図（ｂ）参照 次いで上記基板上に第２のＳｉ０ｇ膜を形成し、リアク
ティブイオンエツチングによる全面エツチングを行い前
記ベース形成領域を表出する開孔８の側面にＳｉｎ、サ
イドウオール９を形成する。ここで形成されるＳｉＯ！
サイドウオール９に囲まれた開孔を第２の開孔１０と称
する。そして更に上記サイドウオール９の形成の後また
は前に、所定の熱処理を行ってベース引出し電極６から
コレクタ領域３内に不純物を拡散させ、ｐ゛梨型外ベー
ス領域１１を形成する。

第５図（Ｃ）参照 次いで上記第２の開孔１０を介しコレクタ領域３内へ浅
く硼素（Ｂ゛）をイオン注入し、所定の熱処理により注
入不純物の活性化を行ってｐ型内部ベース領域１２を形
成する。

第５図（ｄ）参照 次いで第２の開孔１０上にｎ゛型の多結晶シリコンパタ
ーン１３を形成し、この開孔１０を介し上記ｎ゛型の多
結晶シリコンパターン１３から不純物を固相拡散させて
、内部ベース領域１２内にｎ゛型エミッタ領域１４を形
成する方法である。

〔発明が解決しようとする課題〕

しかし上記従来の方法においては内部ベース領域の形成
がイオン注入によってなされるため、第６図に示すよう
に、素子の微細化が進んでエミツタ幅を間接的に規定す
る第１の開孔８の幅１が微細化され、それに伴って内部
ベース形成用不純物がイオン注入される第２の開孔１０
の幅−２が更に微細化した際には、チャネリングを避け
るために通常行われるイオンの入射角度を垂直方向から
θ＝７°程度傾けた斜め方向からのイオン注入（１，１
）によると、開孔１０の側面によって生ずる影の影響即
ちシャドー効果によって規定の不純物濃度を有する内部
ベース領域１２の位置が偏って形成されるので、同じ第
２の開孔１０を介して固相拡散によって正規の位置に形
成されるエミッタ領域１４が規定濃度の内部ベース領域
１２からはみだして形成され、そのために、エミッター
コレクタ間のパンチスルーを生じてトランジスタの性能
が劣化するという問題を生ずる。

また、上記シャドー効果をなくすために垂直方向からの
イオン注入を行った際には、注入不純物原子のチャネル
ンリングが著しくなって、均一な深さを有する浅い内部
ベース領域を安定して形成することが困難になる。

更にまた従来方法においては、外部ベース領域の横方向
への拡散深さのばらつきによって、エミッタ領域と高不
純物濃度の外部ベース領域が直に接して、エミッターベ
ース間の耐圧が劣化するという問題もあった。

そこで本発明は、エミツタ幅が極度に微細化されるベー
ス／エミッタ自己整合型のバイポーラトランジスタを形
成する際に、均一な深さを有し且つエミッタ領域との位
置ずれかない浅いベース接合を安定して形成でき、且つ
エミッタ領域と高濃度のベース領域が直に接することの
ない製造方法を提供し、上記バイポーラトランジスタの
一層の高速化及び歩留り向上に寄与することを目的とす
る。

〔課題を解決するための手段〕

上記課題は、多結晶シリコンからなるベース引出し電極
を有し、該ベース引出し電極を基準にしてベース領域と
エミッタ領域が自己整合的に形成されるバイポーラ型半
導体装置の製造方法において、単結晶シリコンからなる
一導電型コレクタ領域上に、該コレクタ領域の一部を表
出する第１の開孔を有する多結晶シリコン層からなり、
且つ上面のみに選択的に第１の絶縁膜を有する反対導電
型ベース引出し電極を形成する工程、エピタキシャル成
長手段により、該第１の開孔の底面に表出する該一導電
型コレクタ領域上に単結晶シリコン層からなる反対導電
型内部ベース領域を成長せしめ、且つ同時に該第１の開
孔の側面に表出する該反対導電型ベース引出し電極の端
面に、該内部ベース領域の多結晶シリコン層からなる反
対導電型ベース接続領域を成長せしめる工程、該ベース
接続領域を有する第１の開孔の側面に該側面を覆う第２
の絶縁膜サイドウオールを被着して、該第１の開孔内に
該第２の絶縁膜サイドウオールにより画定された該反対
導電型内部ベース領域面を表出する第２の開孔を形成す
る工程、該第２の開孔上に一導電型多結晶シリコン層を
形成し、該一導電型多結晶シリコン層からの固相拡散に
より該内部ベース領域内に一導電型エミッタ領域を形成
するか、或いは該第２の開孔内に表出する内部ベース領
域上にエピタキシャル成長手段により単結晶シリコン若
しくは該内部ベース領域に対しへテロ接合を形成する半
導体単結晶層からなる一導電型エミッタ領域を積層形成
する工程を有する本発明による半導体装置の製造方法に
より解決される。

〔作　用〕

第１図は本発明の原理説明用側断面図で、図中、１はｐ
型Ｓｔ基板、２はｎ＋型埋込み層、３はエピタキシャル
層からなるｎ型コレクタ領域、４は素子間分離絶縁膜、
６はｐ゛型多結晶Ｓｔベース引出し電極、７は被覆用の
第１のＳｉｎ、膜、８は第１の開孔、９はＳｉｎ、サイ
ドウオール、１５Ａはエピタキシャル成長によるｐ型車
結晶Ｓｔ内部ベース領域、１５Ｂは内部ベース領域と同
時に成長するＰ型多結晶Ｓｉベース接続領域を示す。

本発明の方法においては同図に示されるように、ベース
引出し電極６で画定された例えばｎ型コレクタ領域３上
にエピタキシャル成長手段によりｐ型車結晶からなり所
定の薄い厚さを有する内部ベース領域１５＾を成長させ
る。この際、成長領域を画定し表出しているｐ゛型多結
晶Ｓｉベース引出し電極６の端面には前記ｐ型車結晶内
部ベース領域１５Ａと一体のｐ型多結晶Ｓｉが成長し、
この部分がベース接続領域１５Ｂとして機能する。

このように内部ベース領域がエピタキシャル成長により
形成されるので、ベース引出し電極６で画定されたサブ
ミクロン幅（Ｗ）を有する微細な凹部内においても、厚
さの制御精度が高く、且つシャドー効果を生ぜずに均一
な厚さを有する内部ベース領域１５Ａを再現性良く形成
することができる。そのためより狭いベース幅を有する
トランジスタを形成することが可能になって、−層の遮
断周波数の向上が図れる。

また、内部ベース領域１５Ａの幅（ＷＳ　）は前記ベー
ス引出し電極６で画定される第１の開孔８の幅（讐）か
ら内部ベース領域１５Ａの厚さに相当するベース接続領
域１５Ｂの厚さ（ｄｔ）のほぼ２倍に相当する幅だけ狭
く形成され、それに伴って、エミッタ領域１４の幅（Ｗ
、）も更にＳｉ島ササイドウオール９厚さ（ｄりの２倍
に相当する分だけ狭く形成されるので、極微細幅を有し
寄生容量の小さいエミッタ領域１４が形成でき、動作速
度の向上が図れる。

そしてまた、ｐ型車結晶Ｓｉからなる内部ベース領域１
５Ａと同時に成長したベース引出し電極６の端面上の内
部ベース領域１５Ａに連続するρ型多結晶Ｓｉ層が、ｐ
０型多結晶Ｓｉベース引出し電極６と内部ベース領域１
５Ａとを直接接続するベース接続領域１５Ｂとして機能
するので、低いベース抵抗が安定して得られて動作速度
の向上が図れる。

更にまた前記のようにシャドー効果が生じないので、内
部ベース領域１５Ａとベース引出し電極６で画定される
第１の開孔８との相対位置が高精度で安定して得られ、
且つ内部ベース領域１５Ａの単結晶Ｓｔから多結晶Ｓｔ
への遷移領域Ｔは開孔８側面に形成されるＳｉ島脱膜サ
イドウオール９よって完全にカバーされるので、サイド
ウオール９を有する第２の開孔１０を介し、例えば固相
拡散によって形成されるｎ゛゛エミッタ領域１４がｐ型
巣結晶Ｓｔ内部ベース領域１５Ａに偏って形成されるこ
とはなくなり、ベース−エミッタ間耐圧は確保されると
共にエミッターコレクタ間パンチスルー障害も皆無にな
る。

〔実施例〕

以下本発明を、図示実施例により具体的に説明する。

第２図（ａ）〜（Ｑは本発明の方法の第１の実施例の工
程断面図、第３図（ａ）〜（ｅ）は本発明の方法の第２
の実施例の工程断面図、第４図は本発明の方法の第３の
実施例の工程断面図である。

企図を通じ同一対象物は同一符合で示す。

第２図（ａ）参照 本発明の方法によりエミッタ／ベースセルファライン構
造のバイポーラトランジスタを形成するに際しては、従
来同様周知の方法により、例えばｐ型Ｓｔ基板！上に選
択的にｎ０型埋込み層２が形成され、その上に、エピタ
キシャル成長により形成され、下部に上記埋込層２を包
含して素子分離絶縁膜４により素子形成領域５ごとに分
離されたｎ型コレクタ領域３が形成されてなる被加工基
板上に、先ず、ベース引出し電極となる厚さ３０００人
程度Ｏ２゛型の多結晶Ｓｉ層１０６を形成し、この多結
晶Ｓｉ層１０６上に被覆用の厚さ３０００人程度Ｏ２１
の５ｉＯ１膜７を形成し、通常のりソグラフィにより上
記Ｓｉ０ｇ膜７とその下部の多結晶５ｉｉｉ１０６にｎ
型コレクタ領域３面の内部ベースを形成する領域を表出
する第１の開孔８を形成すると同時に、図示しない周辺
部のパターニングを行って、上部に被覆用５ｉＱｚ膜７
を有するｐ＋型多結晶Ｓｉベース引出し電極６を形成す
る。ここで第１の開孔８の開孔幅はサブミクロンオーダ
の例えば０．６μｍ程度に形成する。

第２図し）参照 次いで、不純物の再分布が防げる８００°Ｃ以下の温度
でＳｔのエピタキシャル成長が可能な、光エピタキシャ
ル成長法、減圧エピタキシャル成長法、或いは分子線エ
ピタキシャル成長（ＭＢＥ）法等を用い、それぞれの成
長条件を選ぶことによって選択エピタキシャル成長を行
い、第１のＳｉｎｇ膜７０膜面０表面、前記第１の開孔
８の底面に表出するｎ型コレクタ領域３面及び開孔８の
側面に表出するｐ゛型型詰結晶Ｓｉベース引出電極６の
端面に選択的に、厚さ例えば５００〜１０００人程度の
例えばＩＱ”ｃｍ−’程度の不純物濃度を有するｐ型り
ｔ層を成長させる。この成長により、エピタキシャルＳ
ｉ層からなるｎ型コレクタ領域３上には上記不純物濃度
を有する単結晶Ｓｌからなるｐ型内部ベース領域１５Ａ
が、ｐ゛型型詰結晶Ｓｉベース引出電極６の端面には前
記内部ベース領域１５＾と一体の同様不純物濃度を有す
るｐ型多結晶Ｓｉからなるベース接続頭載１５Ｂが形成
される。ここでｐ型内部ベース領域１５Ａは、これと一
体成長されたｐ型子結晶Ｓｉベース接ａ領域１５Ｂを介
して直にｐ゛型型詰結晶Ｓｉベース引出電極６に接続さ
れるので、拡散層を介して接続される従来構造に比べ、
ベースのシリーズ抵抗は大幅に低減される。

また内部ベース領域１５Ａがエピタキシャル成長により
形成されるので、その厚さも高精度に薄く制御でき、且
つチャネリング等のない平坦なコレクターベース間接合
が得られ、またシャドー効果も生じないので内部ベース
１５Ａの位置及び形状を第１の開孔８に高精度に整合し
て形成でき、サブミクロン程度の縮小幅を有する均一濃
度の内部ベース１５＾を高位置精度で安定に形成するこ
とが可能になる。

第２図（Ｃ）参照 次いで、従来同様この基板上に気相成長により厚さ１０
００〜２０００人程度のＳｉＯ□膜を形成し、リアクテ
ィブイオンエツチングによる全面エツチングにより上記
５ｉ０２膜のエツチングバックを行って、ｐ型子結晶Ｓ
ｔベース接続領域１５Ｂを有する第１の開孔８の側面に
ほぼ上記に等しい厚さを有するＳｉＯ□ｉＯ□ウオール
９を残留形成し、第１の開孔８内に上記Ｓｉｎ、サイド
ウオール９で画定されＰ型内部ベース領域１５Ａ面を表
出する第２の開孔１０を形成する。

第２図（ｄ）参照 次いで上記第２の開孔１０上に、周知の気相成長及びパ
ターニング工程を経て、例えば砒素（＾Ｓ）を１０１６
　ｃｍ　−３程度の高濃度に含んだｎ゛型多結晶Ｓｔパ
ターン１３を形成し、例えば１０００’Ｃ、１０〜２０
ｓｅｃの急速アニール手段により上記多結晶Ｓｔパター
ンからＡｓを拡散させて、ｐ型内部ベース領域１５Ａ内
に深す２００〜３００人程度の浅いｎ“型エミッタ領域
１４を形成する。

なおここで前述したように内部ベース領域１５Ａの位置
及び形状は第１の開孔８に高精度に整合して形成されて
いるので、前記Ｓｉ０ｇサイドウオール９を介して第１
の開孔８に自己整合して形成される上記ｎ゛型エミッタ
領域１４はｐ型内部ベース領域１５Ａのほぼ中央領域に
形成されベース接合及び多結晶Ｓｉからなるｐ型ベース
接続領域１５Ｂに極端に接近して形成されることがなく
、従ってエミッターコレクタ間のパンチスルー及びベー
ス−エミッタ間耐圧の劣化は回避される。

そして以後、図示しないが、周知の絶縁膜の形成、コン
タクト窓の形成、配線の形成等がなされ本発明に係るベ
ース／エミッタセルファライン構造のバイポーラトラン
ジスタが完成する。

次ぎに、内部ベース領域のエピタキシャル成長に選択エ
ピタキシャル成長法を用いず、通常のエピタキシャル成
長手段を用いた本発明の第２の実施例について第３図を
参照し説明する。

第３図（ａ）参照 先ず第１の実施例に示した第２図（ａ）の工程を終わっ
て、素子形成領域５上に、内部ベースが形成されるｎ型
コレクタ領域３面を表出する第１の開孔８を有し、上面
に選択的に被覆用の第１の５ｉ０２膜７を有するｐ゛型
多結晶Ｓｉベース引出し電極６が形成されてなる被加工
基板面の、第１の開孔８の内面を含む第１のＳｉｎｇ膜
７上に、前記した通常のＳｉ層の低温エピタキシャル成
長手段により、第１の実施例同様の不純物濃度を有する
厚さ５００〜１０００人程度のｐ型Ｓｉ層を形成する。

ここで単結晶からなるｎ型コレクタ領域３上には単結晶
ＳｉからなるＰ型内部ベース領域１５Ａが、第１の開孔
８側面に表出する多結晶Ｓｉベース引出し電極６の端面
及び第１の５ｉＯｔ膜７上にはｐ型子結晶Ｓｔ層１１５
Ｂが形成される。

第３図（ｂ）参照 次いで上記基板上に、上面が平坦になる例えば１〜２μ
ｍ程度の厚さにレジスト層１６を塗布形成する。

第３図（Ｃ）参照 次いでレジストと多結晶Ｓｔリコンのエツチングレート
がほぼ等しくなるドライエツチング手段によりレジスト
層１６と第１のＳｉＯ□膜７上膜条上晶ＳｉＩ！１１５
Ｂのエッチバックを多少オーバ気味に行う。

これによって、第１の開孔８内に、第１のＳｉＯ□膜７
の上面から５００〜１０００人程度後退した上部端面を
有する多結晶Ｓｉベース接続領域１５Ｂ及びこの多結晶
Ｓｔベース接続領域１５Ｂによって形成される凹部１７
を埋めるレジスト層１６が残留する。

第３図（ｄ）参照 次いで溶剤等により上記凹部１７内のレジスト層１６を
除去する。これにより、第１の開孔８内にＰ型内部ベー
ス領域１５Ａ及びこれと一体の多結晶Ｓｉベース接続領
域１５Ｂが表出される。

第３図（ｅ）参照 次いで第１の実施例同様多結晶Ｓｔベース接続領域１５
Ｂを有する第１の開孔の側面に５ｉＯｚサイドウオール
９を形成し、この５ｉＯ１サイドウオール９で画定され
る第２の開孔１０上にｎ゛型多結晶Ｓｔパターン１３を
形成し、このｎ゛型多結晶Ｓｉパターン１３から不純物
を拡散させてＰ型内部ベース領域１５＾内にｎ゛型エミ
ッタ領域１４を形成する。

この方法による効果も、前記第１の実施例において記載
した効果と同様である。

第４図は、前記実施例に対してエミッタ領域の形成方法
のみが異なる第３の実施例における、工ミッタ領域形成
工程を示す工程断面図である。

この実施例においては、例えば第１の実施例に従って第
１の開孔８内にＳｉｎ、サイドウオール９で画定された
第２の開孔１０を形成した後、前述したのと同様な低温
エピタキシャル成長法による選択成長手段により、上記
第２の開孔１０の底部に表出するＰ型内部ベース領域１
５Ａ上にｎ゛型単結晶Ｓｔエミッタ層１８が形成される
。

この方法においては、ｐ型内部ベース領域１５Ａ内への
エミッタ不純物の拡散がないので、−層ベース幅の小さ
い高遮断周波数を有するバイポーラトランジスタがより
一層安定して形成できる。

第３の実施例においては、ｐ型内部ベース領域１５Ａと
ｎ１型単結晶Ｓ１工ミツタ層１日との接合がホモ接合で
形成されたが、ｐ型ベース層をＳｉよりバンドギャップ
の狭い半導体材料、例えば硼素　（Ｂ）ドープのＳｌ　
１−Ｘ　Ｇｅｘ　（０＜　ｘ≧０．５）等をエピタキシ
ャル成長することによりヘテロ接合を有するベース層と
して形成することも可能であり、これにより一層の遮断
周波数の向上及びベース濃度の上昇によるベース抵抗の
一層の低減が可能になる。

更にエミツタ層を、Ｓｔよリバンドギャップの広い半導
体材料、例えぼりん（Ｐ）や砒素（Ａｓ）ドープのＳｉ
Ｃ等を、エピタキシャル成長したり、あるいはエモルフ
ァス状態で成長して形成することにより、ヘテロ接合を
有するエミツタ層を形成することも可能である。

以上本発明の方法をｎｐｎ型バイポーラトランジスタに
ついて説明したが、本発明の方法は各領域の導電型を変
えることによりｐｎｐ型バイポーラトランジスタの製造
に適用されることは勿論である。

〔発明の効果〕

以上説明のように本発明によれば、ベースとエミッタが
ベース引出し電極のサイドウオール絶縁膜により分離さ
れたベース／エミッタ自己整合型のバイポーラトランジ
スタを製造するに際して、サブミクロン程度の微小幅を
有し、且つ平坦な浅い接合深さを有する低ベース抵抗の
内部ベース領域を、高位置精度で安定に形成することが
可能になるので、上記バイポーラトランジスタの動作速
度及び歩留りの向上が図れる。

【図面の簡単な説明】

第１図は本発明の原理説明用側断面図、第２図（ａ）〜
（ｄ）は本発明の方法の第１の実施例の工程断面図、 第３図（ａ）〜（ｅ）は本発明の方法の第２の実施例の
工程断面図、 第４図は本発明の方法の第３の実施例の工程断面図、 第５図（ａ）〜（ｄ）は従来方法の工程断面図、第６図
は従来方法の問題点を示す模式側断面図である。 図において、 １はｐ型Ｓｔ基板、　　　２はｎ“型埋込み層、３はｎ
型コレクタ領域、４は素子間分離絶縁膜、６はｐ゛型多
結晶Ｓｉベース引出し電極、７は第１の５ｉｎｔ膜、　
　８は第１の開孔、９はＳｉＯ□サイドウオール、 １０は第２の開孔、 １３はｎ４型多結晶Ｓｉパターン、 １４はｎ４型エミツタ領域、 １５Ａはｐ型車結晶ｓｉ内部ベース領域、１５Ｂはｐ型
多結晶Ｓｉベース接続領域、１６はレジスト層、　　　
　１７は凹部、１８はｎ“型単結晶Ｓｉエミツタ層 を示す。 ＄発明ｎ層、理名克明用棚Ｉ］断面図 第　１　閏 木噛５膚のオ埴の第５の実方色分壇ニオ１酢面図第 図 ホ脅ｇＦ４シ方法Ｖ第１べ触也脅１１／ＩＬ、ＩＱσ面
図第 図 Ａ発明司九太を第２の実絶分ｊの肩り訪面図第 図 従来方法の１才り断面図 第　５１２］

Claims (4)

【特許請求の範囲】
1. （１）多結晶シリコンからなるベース引出し電極を有し
   、該ベース引出し電極を基準にしてベース領域とエミッ
   タ領域が自己整合的に形成されるバイポーラ型半導体装
   置の製造方法において、 単結晶シリコンからなる一導電型コレクタ領域上に、該
   コレクタ領域の一部を表出する第１の開孔を有する多結
   晶シリコン層からなり、且つ上面のみに選択的に第１の
   絶縁膜を有する反対導電型ベース引出し電極を形成する
   工程、 エピタキシャル成長手段により、該第１の開孔の底面に
   表出する該一導電型コレクタ領域上に単結晶シリコン層
   からなる反対導電型内部ベース領域を成長せしめ、且つ
   同時に該第１の開孔の側面に表出する該反対導電型ベー
   ス引出し電極の端面に、該内部ベース領域と一体の多結
   晶シリコン層からなる反対導電型ベース接続領域を成長
   せしめる工程、 該ベース接続領域を有する第１の開孔の側面に該側面を
   覆う第２の絶縁膜サイドウォールを被着して、該第１の
   開孔内に該第２の絶縁膜サイドウォールにより画定され
   た該反対導電型内部ベース領域面を表出する第２の開孔
   を形成する工程、該第２の開孔上に一導電型多結晶シリ
   コン層を形成し、該一導電型多結晶シリコン層からの固
   相拡散により該内部ベース領域内に一導電型エミッタ領
   域を形成する工程を有することを特徴とする半導体装置
   の製造方法。
2. （２）請求項（１）に記載された工程により前記第２の
   開孔を形成しな後、該第２の開孔内に表出する内部ベー
   ス領域上にエピタキシャル成長手段により単結晶シリコ
   ンからなる一導電型エミッタ領域を積層形成する工程を
   有することを特徴とする半導体装置の製造方法。
3. （３）請求項（１）に記載された工程により前記第１の
   開孔を形成した後、該第１の開孔内に表出するコレクタ
   領域上にエピタキシャル成長手段により該コレクタ領域
   に対してバンドギャップの狭いヘテロ接合を形成する半
   導体材料の単結晶層からなる一導電型ベース領域を形成
   した後、該ベース領域上に該コレクタ領域と同じ半導体
   材料からなる一導電型のエミッタ領域を積層形成する工
   程を有することを特徴とする半導体装置の製造方法。
4. （４）請求項（１）に記載された工程により前記第２の
   開孔を形成した後、該第２の開孔内に表出する内部ベー
   ス領域上に、エピタキシャル成長手段により、該内部ベ
   ース領域に対しバンドギャップの広いヘテロ接合を形成
   する半導体層からなる一導電型エミッタ領域を積層形成
   する工程を有することを特徴とする半導体装置の製造方
   法。