JPS5852875A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特に７０−ティ
ングゲートに電荷を蓄積することで動作する不揮発性半
導体記憶装置製造工程において寄生ＭＯ８素子防止及び
書き込み効率を上げるためにフィールド酸化膜の下に不
純物を注入する方法に関する。

従来のＮチャンネルＭＯ８による不揮発性半導体装置は
、第１図の平面図に示すように、フローティングゲート
１３．第２ゲート（コントロールグー））１２′を有す
る。さらにＮ型のソース（グランド）１１．チャンネル
領域１５．Ｎ型のドレイン１６．　　フィールド酸化膜
領域１７ｔ−有する。

ま友、書き込み効率を上げる沈めにＰ型の不純物が注入
される領域１４がある。フローティングゲート１３はい
ずれの領域とも電気的に絶縁されている。第２図に、第
１図ｔ−Ａ　−Ａ’　　で切断し、矢印方向から見た断
面図を示す。

図において、シリコンの半導体基板２１に部分的にＰ型
の高濃度不純物領域２４が形成され、これに隣接して、
フィールド酸化膜１７が形成されている。

チャンネル領域１５上にゲート酸化膜２２を介して、フ
ローティンググー）１３が形成され、さらにこの上にゲ
ート酸化１［２３を介して第２ゲート（コントロールゲ
ート）１２が形成されている。

（ＩＥＩ図と同じ部分には、同じ参照数字が付されてい
る。他の図も同様である。） この装置の書き込み動作を説明する。ソース１１と半導
体基板２１に対して、ドレイン１６に正電圧を印加し、
縞２ゲート１２にも正電圧を印加する。この時、このト
ランジスタは、オンし、ドレイン１６からソース１１へ
電流が流れる。この電子ｈ、ドレイン１６に対して急速
に加速され、チャンネル内において、ソフト・ブレーク
ダウンを生じる。この時、多量の電子が発生し、これら
の電子が第２グー）１２に引きつけられてフローティン
グゲート１３に蓄積される。この動作が書き込みである
。

この書き込み動作において、チャンネル領域１５内にお
いて加速される電子の密度を濃くし、書き込み効率を上
げる目的で、第１図及び第２図の領域１４に示すように
、チャンネル領域１５の両側でかつフィールド酸化膜１
７近傍の領域に、Ｐ型の不純物（たとえばボロン）を注
入する必要がある。

この高濃度のＰ型不純物領域を形成するには、インテル
社の米国特許（ＵＳ　４．１１４，２５５）Ｋあるよう
な方法本使用できる。

この方法ｔ−第３図ｔａｇｓ　ａ図ｆｂｌ　Ｋ示す。こ
れら図において、Ｐ型の半導体基板２１に部分的に高濃
度のＰ型不純物領域２４が形成され、表面にゲート酸化
膜２５が形成され、この上にマスクとなるフォトレジス
ト３１　（以後ＰＲと呼ぶ）が形成され、これらの関に
フィールド酸化膜形成時のマスクとなる窒化膜３２など
の絶縁膜が形成される。又半導体基板２１に向かって垂
直に降りる矢印は、Ｐ型の不純物注入を意味するものと
する。

向って、右側は周辺トランジスタ部分、左側はメモリセ
ルトランジスタ部分を示す。

まず第３図１１において、フォ）　ＩＪソゲラフイエ程
により、フォトレジスト３１のように、パターンニング
し、このフォトレジスト３１ｔマスクとして、全面に被
着した窒化膜及びゲート酸化膜を除去し、フィールド酸
化膜１７となるべき部分のシリコン基板をむき出しにさ
せる。この部分に、フォトレジスト３１及びゲート酸化
膜２５ｔ−マスクとして高濃度のＰ型不純物を注入する
。この場合、通常の寄生ＭＯ８素子防止のためのＰ型不
純物注入よりも多量の不純物を注入する。

次に第３図ｆｂｌにおいて、フォトレジス）　３１　ｆ
剥離した後、窒化膜３２をマスクとして、フィールド酸
化膜１７ｔ−成長させる。この時高濃度Ｐ型不純物領域
２４は、フィールド酸化による押し込み効果によって、
チャンネル部側面にも広がり、書き込み効率向上の九め
の高濃度Ｐ型不純物領域１４會形成する。このようにし
て、メモリセルトランジスタのチャンネル領域の両側面
の１ｍｍ高度不純物領域１４によって、書き込み効率を
上げている。

しかしながらこの方法では、メモリセルトランジスタ（
左１１１）だけでなく、他の周辺ＭＯＢ型トランジスタ
（右＠）においても、チャンネル部両側面ＫＰＭ高濃度
不純物領域が形成されてしまう。

不揮発性半導体記憶装置及びその集積回路は、第２ゲー
トをもつメモリセルトランジスタだけでなく、周辺にＭ
Ｏ，Ｓ型トランジスタを備えている。

第４図に不揮発性半導体記憶装置％に集積回路の平面図
を示す。通常、メモリセルトランジスタ部４１のまわり
に、センスアンプやデコーダなどを構成するエンハンス
メント型トランジスタ、負荷ＭＯ８となるディプレッジ
冒ン型トランジスタなどの周辺トランジスタ部４２が並
んでいる。

前記インテル方式においては、メモリセルトランジスタ
部４１も周辺トランジスタ部４２もまったく同様に製造
される［＠３図＋１）第３図（ｂｌに示し九ようＫｌた
め、種々の問題がある。

第１にナローチャンネル効果である。

第５図に１周辺トランジスタの平面図を示す。ソース５
１．　　ドレイン５４　チャンネル領域５３゜フィール
ド酸化膜成長時の押し込み効果により形成されたＰ型高
濃度不純物領域５４からなる。

図かられかるように、不純物領域５４のために、実効チ
ャンネル内Ｗが短かくなり、ナローチャンネル効果を起
こし、エンハンスメント型トランジスタのスレツシエホ
ールド電圧（ｖＴ）が高くすってしまう。又、ディスブ
レッシ曹ン型トランジスタにおいては、チャンネル領域
もＮ型であり、ゲート電圧がＯｖ伺でもソース・ドレイ
ン間に電流が流れるが、前記ＰＷｉ高濃度不純物領域が
チャンネルストッパーの役割如を果たし、ソース・ドレ
イン間に電流が流れにくくなる。

第２に周辺トランジスタにおいて、チャンネル両１Ｉｌ
１面のＰ型高鎖度不純物領域のために、耐圧が下がって
しまうことである。

本発明の目的は、かかる欠点をすべて除去し高性能な不
揮発性半導体記憶装置尋の半導体装置を製造する方法を
提供することにある。

本発明は、フローティングゲートを有するトランジスタ
領域のうちフィールド酸化膜になるべき面に隣接するＩ
ＩＥＩ（Ｄ領域、及び諌トランジスタとは別のトランジ
スタ領域のうちフィールド酸化膜になるべき面Ｋｌｌ接
する第２の領域に、−導電型の不純物を注入する第一の
工程と、前記＠２の領域上にマスクを形成した後に前記
−導電型の不純物を再度注入する縞二の工程とを備えた
半導体装置の製造方法である。

以下本発明を図面を参照してより詳細に説明する。

第６図ｆａｋ第６図ｆｂｌ、第６図ｆｃｌに本発明の一
実施例を示す。

まず＠６図＜ａｌにおいて、＠３図偉）と同様の方法で
、フィールド酸化膜となるべき部分のシリコン半導体基
板２１ｔ−むき出しにし、この部分にフォトレジスト３
１及びゲート酸化１［２５′ｔ−マスクとして、Ｐ型の
不純物を注入する。この場合、寄生ＭＯ８素子防止のた
めにのみ、Ｐ’１ｉＪｉ不純物１ｒ注入するので、前記
インテル方式に比べ、少量の不純物注入となる。次に第
６図ｆｂｌに示すように、フォトリソグラフィ工程によ
ってメモリセルトランジスタ部（左１ＩｉＩ）のみを窓
開けし、周辺トランジスタ部（右ｌ１ｌｌ）は、すべて
フォトレジスタ６２で覆う。

この時、周辺トランジスタの拡散層及びゲート領域は前
記寄生ＭＯ８素子防止の比めの不純物注入のマスクとな
ったフォトレジスト３１がそのまま残っており、その上
にさらにフォトレジスト６２をダブル塗布した形となる
。次にフォトレジスト３１、　　ゲート酸化膜２５及び
フォトレジスト６２をマスクとしてメモリセルトランジ
スタ部近傍のフィールド酸化膜となる領域に再度書き込
み効率向上のためのＰ型不純物注入を行なう。

このようＫして第６図（ｂ）の構造を得る。次に第６図
１ｃ）Ｋ示すように、フォトレジスト３１，６２ｔ４１
Ｊ離した後、前記窒化膜３２をマスクとして、フィール
ド酸化膜１７を成長させる。この時メモリセルとなる領
域のフィールド酸化膜の近傍１４は、Ｐ型不純物注入を
２ｆ重ねて行なっている喪めに１フイールド酸化膜成長
時の押し込み効果により、周辺トランジスタとなる領域
のフィールド酸化膜近傍６３に比べて、不純物の分布す
る領域が広く、ＩＩＩ［４，１１＜’なる。

このようにして、＠６図（Ｃ１の構造を得る。すなわち
、メモリセルトランジスタと隣接するフィールド酸化膜
となる領域には、寄生ＭＯ８素子防止の九めのＰ型不純
物注入と、書き効率向上のためのＰ型不純物注入とを二
度に分けて行い、フィールド酸化膜成長時の押し込み効
果金利用し、前記フィールド酸化膜近傍の不純物濃１ｔ
−濃くしメモリセルトランジスタの書き込み効率を上げ
る一方、周辺トランジスタと隣接するフィールド酸化膜
となる領域には、フォトレジストのダブル塗布を用いて
寄生ＭＯ８素子防止のためのＰ型不純物注入のみが行わ
れており、フィールド酸化膜成長時の押し込み効果によ
っても前記フィールド酸化膜近傍の不純物領域はさほど
広がらず、濃度も濃くない。

換言すると、Ｐ型半導体基板に、互いに離隔してＮ型の
ソース領域とＮ型のドレイン領域とを設け、これらソー
ス、ドレイン領域間の基板上にグー）絶縁１１ｔ−介し
てフローティングゲートを設け、更にこの７０−ティン
グゲート上にゲート絶縁膜を介してコントロールゲート
を設け、このフローティングゲートに電荷を蓄積するこ
とで配憶作用を行わせる不揮発性半導体記憶装置の製造
方法、臀にメモリセルトランジスタの書き込み効率を向
上させるためにフィールド酸化膜近傍の領域に高濃度の
Ｐ型不純物領域を形成する方法において、フィールド酸
化膜となるべき領域に、寄生ＭＯＢ効果防止のための第
１回目のＰ型不純物注入と、書き込み効率向上の九めの
鞘２回目のＰ型不純物注入とを計二回に分けて行い、こ
のさいメモリセルトランジスタ以外のフローティングゲ
ートを有しない周辺のＭＯａ型トランジスタ部分は、フ
ィールド酸化膜となる部分に寄生ＭＯＢ効果防止のため
のＩＥＩ回目のｐＩＩ！不純物注入のみが実質的に行わ
れ、メモリセルトランジスタの書込み効率向上のための
第２回目のＰ型不純物注入時にはマスクで覆われている
ことｔ％像とする。

以上のようＫ、本発明の不純物注入方法を採用すること
により、前述のインテル社のような方式に比べ、メモリ
セルトランジスタ部はＰ機高濃度不純物領域によって書
き込み効率の向上を計れる一方、周辺トランジスタ部は
チャンネル両側面のＰ型不純物領斌が広くないためナロ
ーチャンネル効果が起きず、エンハンスメントトランジ
スタにおいては正常なスレッシェホールド電圧（ｖＴ）
が得られる。

又本発明によれば、周辺のディプレッジ、ントランジス
タにおいては、チャンネル両側面のＰ型不純愉がチャン
ネルストッパーとならず、正常なオン電流を得る。さら
にま喪周辺トランジスタのチャンネル両側面のＰ型不純
物濃度がさほど濃くならない九め、耐圧も下がることは
ない。

以上のように本発明の製造方法を用いることで、高性能
な不揮発性半導体記憶装置が得られる。

【図面の簡単な説明】

第１図は従来の不揮発性半導体記憶装置のメモリセル部
の平面図、 第２図は第１図のＡ　−Ａ’　線に沿って切断し、矢印
の方向から見た断面図、 第３図ｔａｌ、第３図ｔｂｌはＰ型不純物注入の従来の
製造方法を示す断面図、 第４図は不揮発性半導体記憶装置特にその集積回路を示
す平面図、 ｗ、５図は周辺トランジスタ部の平面図、第６図ｉｌｌ
乃至第６図１ｃ＞は本発明の実施例によるＰ型不純物注
入方法を示す断面図である。 同図において、 １１．５１・・・・・・Ｎ型ソース（グランド）、１２
・・・・・・１１Ｅ２ケ−）（コントロールゲ−１）、
１３・・・・・・７−ローティングゲート、１４・・・
・・・書き込み効率向上のためＫＰ型不純物注入する領
域、１５．５３・・・・・・チャンネル領域、１６，５
２・・・・・・Ｎ型ドレイン、１７・・・・・・フィー
ルド酸化膜、２２，２３．２５・・・・・・ゲート酸化
膜、２４・・・・・・ＰｉＩ高濃度不純物領域、３１．
６２・・・・・・フォトレジスト、３２・・・・・・窒
化膜、４１・・・・・・メモリセルトランジスタ部、４
２・・・・・・周辺トランジスタ部、５４・・・・・・
チャンネル両側面のＰ機高ｌＩ！度不純物領域、６１・
・・・・・寄生ＭＯ８素子防止のためのＰ型不純物注入
領域、６３・・・・・チャ早　１７ 第５７Ｂ　を幻 不３ｍ（ｂ） 条ダゾ

Claims (1)

【特許請求の範囲】
1. フローティングゲートを有するトランジスタ領域のうち
   フィールド酸化膜になるべき面Ｋｉｌ接する＠１の領域
   、及び該トランジスタとは別Ｏ）９ンジスタ領域のうち
   フィールド酸化［Ｋなるべき面に隣接する第２の領域に
   、−導電型の不純物を注入する第一の工場と、前記第２
   の領域上にマスク全形成した後に前記−導電型の不純物
   を再度注入する第二の工場とを備えた半導体装置の製造
   方法。