JPS60110171A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は情報の再書換え可能な読出し専用の半導体記憶
装置の製造方法に関する。

〔発明の技術的背景とその問題５点〕 情報の再書換え可能な読出し専用半導体メモリ　（ＥＰ
ＲＯＭ　、　Ｅｒａａａｂｌｅ　Ｐｒｏｇｒａｍｍａｂ
ｌｅ　ＲｅａｄＯｎｌｙ　Ｍｅｍｏｒｙ　）のメモリセ
ルとしては、従来、第１図に示すようなｔノミ造のもの
が知られている。

すなわち、図中１は例えばｐ型シリニ１ン基板であシ、
この基板１表面にはフィールド酸化膜２が形成されてい
る。このフィールド酸化膜２によって囲゛まれた基板１
の素子領域表面には互いに電気的に分離してｎ＋Ｗソー
ス、ドレイン領域３．４が形成されている。また、ソー
ス、ドレイン領域３，４間のチャネル領域上には第１の
ダート酸化膜５を介してフローティングゲート電極６が
、更にこのフローティングゲート電極６上には第２のダ
ート酸化膜７を介してコントロールゲート電極８が形成
されている。更に、全面には層間絶縁膜９が堆積されて
おシ、この層間絶縁膜９上にはそれぞれコンタクトホー
ルを介して前記ソース領域３と接続するソース電極１０
及び前記ドレイン領域４と接続するドレイン電極１１が
形成されている。

こうした構成のメモリセルにおいて、情報の書込みはド
レイン電極１１及びコントロールダート電極８に例えば
＋２０Ｖ以上の高電圧を印加し、チャネル領域を流れる
電子によシードレイ　−ン領域４の近傍でアバランシェ
現象を起こさせ、一部の電子を第１のダート酸化膜６を
通して７０−ティングダート電極６に注入してトラップ
させることによシ行なう。また、情報の読出しはドレイ
ン電極１ノ及びコントロールダート電極８に例えば＋５
ｖ程度の′電圧を印加し、曹込みが行なわれているか否
かによるしきい値電圧の間化に伴うトランジスタのオン
あるいはオフによシ判断する。また、一度省込まれた情
報は、紫外線を照射することによって消去することがで
き、情報消去後は情報の再書込みが可能である。

ところで、現在の半導体装置の分野では素子の微細加工
技術には目覚しいものがあシ、特にスイッチングスピー
ドの改善の観点から、チャネル長の縮小化が推し進めら
れている。このような傾向はＥＰＲＯＭの分野でも例外
ではなく、各メモリセルのチャネル長は益々縮小化され
つつある。しかしながら、チャネル長が縮小化される反
面、特性の点で問題が発生している。すなわち、チャネ
ル長が減少するにつれ、ソース。

ドレイン間に印加される電圧によシチャネル領域内に生
じる電界が強くなる。このため、ＥＰＲＯＭの読出しに
用いられるような比較的低い電圧（＋５ｖ′程度）のド
レイン電圧及びダート電圧を印加した場合でも、ソース
領域からドレイン領域へ向って流れる電子は光分加速さ
れ、ドレイン領域近傍のチャネル領域でアバランシェ現
象を起こし得るエネルギーを持つようになる。

したがって、高集積化されてチャネル長の短かくなった
ＥＰＲＯＭでは、情報の挽出しを行なっている際に、本
来、情報が書込まれていないメモリセルのフローティン
グゲート電極にも電子がトラップされて、遂には情報が
書込まれたときと同様な状態になってしまう。このよう
な現象を通常、情報の誤書込みと称し、第１図のような
購成では高集積化した場合上誤書込みの発生は電源電圧
を低下しない限シ防止できない。

しかし、電源電圧を低下するとメモリセルがらのｆ＃報
読出しスピードが低下してしまう。

そこで、上述したような欠点を解消するために第２図に
示すようなＥＰＲＯＭセルが提案されている。図中２１
は例えばｐｍシリコン基板であシ、この基板２１表面に
はフィールド酸化膜２２が形成されている。このフィー
ルド酸化膜２２によって囲まれた基板２１の素子領域表
面には互いに電気的に分層してソース、ドレイン領域と
なる高濃度（ｎ＋型）拡散層からなるｎ＋型領領域２３
、チャネル領域近傍の低濃度（ｎ型）拡散層２４ａとこ
れに瞬接する高濃度（ｎ＋型）拡散）Ｗｊ２４ｂとから
なるｎ型領域２４が形成されている。前記計型領域２３
及び高濃度（ｎ千葉）拡散Ｋｔ　２４　ｂ　ハソ（Ｄ不
純物濃度１ｔＥ　１０１９〜１０ｃｔｎ　に設定されて
いるのに対し、低濃度（ｎ型）拡散層２４ａの不純物濃
度は１ｏ１７ｃｒｎづ程度に設定されている。また、ｎ
＋型領領域２３ｎ２ｆｉ領域２４との間のチャネル領域
上には第１のダート酸化膜２５を介してフローティング
ダート電極２６が形成されており、更に７０−ティング
ダート電極２６上には第２のダート酸化膜２７を介して
コントロールゲート電極２８が形成されている。また、
全面には層間絶縁膜２９が堆積されておシ、この層間絶
縁膜２９上にはそれぞれコンタクトホールを介して前記
ｎ＋型領領域３と接続する電極３ｏ及び前記ｎ型領域２
４と接続する成極３１が形成されている。

すなわち、第２図に示すＥＰＲＯＭセルはソース。

ドレイン領域となる一方のｎ型領域２４をチャネル領域
近傍の低濃度（ｎ型）拡散層２４ｍと高濃度（ｎ＋型）
拡散層２４ｂとで形成したものである。

なお、第２図に示すＥＰＲＯＭセルのｎ＋型領領域２３
ｎ型領域２４は、例えば第３図（−）に示すように基板
２１上に積層されたコントロールダート電極２８等をマ
スクとして斜め方向から高ドーズ量でｎ型不純物をイオ
ン注入し、同図（ｂ）に示すようにコントロールゲート
電極２８等をマスクとして鉛直方向から低ドーズ量でｎ
型不純物をイオン注入した後、熱処理して不純物を活性
化することによ多形成することができる。

第２図に示したようなＥＰＲＯＭセルにおいて、情報の
、８込みを行なう場合には一方のｎ＋型領領域２３ドレ
イン領域、他方のｎ型領域２４をソース領域としてそれ
ぞれ使用する。すなわち、電極３０をドレイン電極、電
極３１をンニス電極とし、ドレイン電極３０及びコント
ロール電極２８にともに高電圧を印加する。この場合、
チャネル領域における電位はソース領域すなわちｎｍ領
域２４の電位と等しいか、もしくは極めて近い値の電位
になる。このだめ、ソース。

ドレイン間の電界は集中的にドレイン・頭載すなわちｎ
　型領域２３近傍のチャネル領域で強くなシ、この領域
でアバラン７エ現象の発生及びフローティングダート電
極２６への電子の注入が起こシ、情報の書込みが行なわ
れる。

一方、情報の読出しを行なう場合には、情報書込み時と
は逆に一方のｎ＋型領領域２３ソース領域、他方のｎ型
領域２４をドレイン領域としてそれぞれ使用する。すな
わち、電極３０をソース電極、電極３ノをドレイン電極
とし、ドレイン電極３１及びコントロールｒ−）電極２
８にともに＋５ｖ程度の適当な電圧を印加してしきい値
電圧の変化に伴うトランジスタのオン。

オフによシ情報が読出される。このときドレイン領域と
なるｎ型領域２４にはチャネル領域近傍に低濃度（ｎ型
）拡散層２４ａが設けられているので、ソース、ドレイ
ン間に印加される電圧の一部をこの領域で受け持つこと
ができる。

このためドレイン領域近傍のチャネル領域に集中する電
界を著しく弱めることができる。

第４図及び第５図（ａ）　、　（ｂ）を参照して更に詳
細に第１図及び第２図図示のＥＰＲＯＭセルの読出し時
におけるドレイン領域近傍のチャネル領域での電界を比
較する。

第４図は情報読出し時にドレイン領域付近に発生する空
乏層を示す説明図である。図中斜線を施した領域が第２
図図示のＥＰＲＯＭセルで発生する空乏層３２であシ、
低濃度（ｎ型）拡散層２４ｍとチャネル領域との境界面
の両側に延びた状態になる。この際、電界の分布状態は
第５図（ａ）に示すようになる。

これに対して、低濃度（ｎ型）拡散層２４＆を設けない
場合（第１図図示のＥＰＲＯＭセルに対応する）、空乏
層は第４図中一点鎖線で示す領域、すなわちチャネル領
域側にのみ発生する。

これは高濃度（ｎ＋型）拡散層２４ｂの濃度が高く、は
ぼ金属と同じ性質をもっためである。この際、電界の分
布状態は第５図（ｂ）に示すようになる。

第５図（ａ）及び（ｂ）よシ、ソース、ドレイン間の電
位差が同じであれば、電界のピーク値は分布の広い同図
（ａ）の方が同図（ｂ）のものよシ低くなることは明ら
かである。すなわち、ドレイン領域の一部として低濃度
（ｎ型）拡散層２４ｍを設けることによって、ドレイン
領域近傍のチャネル領域に集中する電界を著しく弱める
ことができる。したがって、この領域におけるアバラン
７エ現象によるホットキャリアの発生が抑制され、情報
の誤書込みを防止することができる。

また、情報読出し時に誤書込みの起こるおそれがないた
め、チャネル長を光分に短かくすることができ、これに
よって情報書込み効率が高められる。したがって、情報
書込み時に印加すべきドレイン見比、コントロールゲー
ト電圧等の書込み電圧の値を従来よシも低減化すること
ができ、例えば情報書込み時に印加する電圧及び情報読
出し時に印加する電圧をともに＋５Ｖ程度とすることが
できる。

以上説明したように第３図（ａ）及び（ｂ）ｖｃ示した
ような手法を用いることにょシ、マスク合わせ等の煩雑
な工程を追加することなく、第２図図示の高性能のＥＰ
ＲＯＭセルを製造することができる。

ところで、以上の説明は半導体メモリを構成する素子の
うち、情報を記憶する記憶菓子（ＥＰＲＯＭセル）には
有効であるが、ＬＳＩとじて考慮すると、外部からの信
号を各記憶素子（ＥＰＲＯＭセル）へ伝搬する記憶素子
群周辺のいわゆる周辺回路の素子、特にトランジスタに
はチャネル領域近傍の低濃度（ｎ型）拡散層は必要では
ない。

〔発明の目的〕

本発明は上記事情に鑑みてなされたものであり、記憶素
子のソース、ドレイン領域となる領域のうち一方にのみ
チャネル領域近傍に低濃度拡散層が設けられた半導体記
憶装置を簡便な工程で製造し得る方法を提供しようとす
るものである。

〔発明の概要〕

本発明の半導体記憶装置の製造方法は、記憶素子のダー
ト電極と周辺回路のトランジスタのダート電極とを互い
にダート長方向が直交するように形成し、記憶素子のダ
ート長方向に平行に斜め上方から基板と逆導電型の不純
物を高ドーズ量でイオン注入し、鉛直上方から基板と逆
導電凰の不純物を低ドーズ量でイオン注入することを特
徴とするものである。

このような方法によれば、記憶素子については斜め上方
から高ドーズ量でイオン注入される不純物がダート電極
に遮られて基板に到達しない領域ができ、その領域がチ
ャネル領域近傍の低濃度拡散層となるが、周辺回路のト
ランジスタについてはダート電極が記憶素子のダート電
極と直交する方向に形成されているので高ドーズイオン
注入がダート電極に遮られることがなく、低濃度拡散層
は形成されない。また、このような半導体記憶装置を製
造するのに写真蝕刻工程を追加する必要は全くない。

〔発明の実施例〕

以下、本発明の実施例を図面を参照して説明する。

第６図はＥＰＲＯＭ　ＬＳＩの平面図であシ、通常中央
部がメモリ素子領域４ノ、その外側が周辺回路領域４２
となっている。このメモリ素子領域４１にはＥＰＲＯＭ
セル（図中ＭＣで表示）が、また周辺回路領域４２には
例えばＭＣ８）ランジスタ（図中Ｔｒで表示）がそれぞ
れ形成される。

上記ＥＰＲＯＭセル（ＭＣ）の部分を拡大して８７図に
、ＭＣ８ｌ−ランジスタ（Ｔｒ）の部分を拡大して第８
図にそれぞれ示す。第７図及び第８図に示スようにＥＰ
ＲＯＭセルのコントロールケ”−ト電極及びフローティ
ングゲート電極の二層のダート電極４３とＭＣ８）ラン
ジスタのダート電極４４とは互いに直交するように形成
される。

以下、第７図の■−■、＝に沿う断面を示す第９図（ａ
）〜（ｄ）及び第８図のＸ−Ｘ線に沿う断面を示す＠１
０図（ａ）〜（ｄ）を参照して本発明方法を詳細に説明
する。

まず、ｐ型シリコン基板５１表面にフィールド酸化膜５
２を形成する。次に、常法に従い、メモリ素子領域では
フィールド酸化膜５２によって囲まれた基板５ノ上に第
１のダート酸化膜５３を介してフローティングダート電
極５４を形成し、更にフローティングｒ−）電極５４上
に第２のダート酸化膜５５を介してコントロールダート
電極５６を形成する。また、周辺回路領域ではフィール
ド酸化膜５２によって囲まれた基板５１上にダート酸化
膜５７を介してダート電極５８を形成する。なお、ＭＯ
Ｓトランジスタのｆ−ト電極５８は第１層のｒ−ト電極
材料（例えば多結晶シリコン）で形成してもよいし、第
２層のダート電極材料で形成してもよい（第９図（ａ）
及び第１０図（、）図示）。

次いで、ＥＰＲＯＭセルのコントロールダート電極５６
等及びＭＣ８）ランジスタのダート電極５８をマスクト
シてＥＰＲＯＭセルのコントロールダート電極５６等の
ダート長方向と平行に（゛第６図〜第８図に矢印で図示
）斜め上方から例えば砒素をソース、ドレイン形成のた
めに高ドーズ量でイオン注入する。この際、メモリ素子
領域ではコントロールダート電極５６等に遮られてソー
ス、ドレイン領域となる領域の一方でチャネル領域近傍
に砒素がイオン注入されない。

これに対して、周辺回路領域ではダート電極ｓ　ｓ　カ
ＥＦＲＯＭセルのコントロールダート電極５６等と直交
するように設けられているので、砒素イオンがダート電
極５８に遮られることはない（第９図（ｂ）及び第１０
図（ｂ）図示）。

次いで、　ＥＰＲＯＭセルのコントロールゲート電極５
６等及びＭＯＳ　）ランジスタのダート電極５８をマス
クとして、例えば砒素を鉛直方向から低ドーズ量でイオ
ン注入する（第９図（Ｃ）及び第１０図（Ｃ）図示）。

次いで、熱処理によシネ細物を活性化し、メモリ素子領
域ではチャネル領域近傍の低濃度（ｎ型）拡散層５９ｍ
及びこれに隣接する高濃度（ｎ＋型）拡散層５９ｂから
なるｎ型領域５９と、高濃度（ｎ＋型）拡散層からなる
計型領域６０とを形成する。また、周辺回路領域では層
型ソース、ドレイン領域６１．６２を形成する。つづい
て、全面に眉間絶縁膜６３を堆積した後、コンタクトホ
ールを開孔する。つづいて、全面にＡｔ膜を堆積した後
、パターニングしてＡｔ配線６４．・・・を形成し、Ｅ
ＰＲＯＭセル及びＭＯＳ　）ランジスタを有するＥＰＲ
ＯＭ　ＬＳＩを製造する（第９図（ｄ）及び第１０図（
ｄ）図示）。

しかして、本発明方法によれば、ＥＰＲＯＭセルのコン
トロールゲート電極５６等とＭＯＳ　）ランジスタのダ
ート電極５８とを直交するように形成しておき、コント
ロールゲート電極５６等のダート長方向に平行な斜め上
方からの高ドーズイオン注入と、鉛直上方からの低ドー
ズイオン注入とを行なうことにより、写真蝕刻工程を追
加することな（、ＥＰＲＯＭセルのソース、ドレイン領
域となる領域の一方、すなわちｎ型領域５９にのみチャ
ネル領域近傍に低濃度（ｎ型）拡散層５９ｈを設けるこ
とができる。したがって、誤書込みを有効に防止できる
ＥＰＲＯＭセルと通常のＭＯＳ　）う／ジスタとを極め
て簡便な工程で形成することができる。

なお、上記実施例では砒素の尚ドーズイオン注入を行な
った後、低ドーズイオン注入を行なったが、この順序は
逆でもよい。

また、以上の説明ではｎチャネルのものについて述べだ
が、ｐチャネルのものでも同様な効果が得られることは
勿論である。

〔発明の効果〕

以上詳述した如く、本発明によれば記憶素子のソース、
ドレイン領域となる領域のうち一方にのみチャネル領域
近傍に低濃度拡散層が設けられた高性能かつ高集積度の
半導゛体記憶装置を簡便な工程で製造し得る方法を提供
できるものである。

【図面の簡単な説明】

第１図は従来のＥＰＲＯＭセルの断面図、第２図は改良
されたＥＰＲＯＭセルの断面図、第３図（、）及び（ｂ
）は第２図図示のＥＰＲＯＭセルの製造方法を示す断面
図、第４図はＥＰＲＯＭセルの読出し時に発生する空乏
層の説明図、第５図（、）及び（ｂ）はそれぞれ第１図
及び第２図図示のＥＰＲＯＭセルの電界の分布状態図、
第６図はＥＦＲＯＭ　ＬＳＩの平面図、第７図及び第８
図はそれぞれ本発明の実施例において製造されるＥＰＲ
ＯＭセル及びＭＯＳ　）ランノスタの平面図、第９図（
、）〜（ｄ）は本発明の実施例におけるＥＰＲＯＭセル
部分の製造工程を示す断面図、第１０図＜＝＞〜（ｄ）
は本発明の実施例におけるＭＯＳ　）ランジスタ部分の
製造工程を示す断面図でおる。 ４１・・・メモリ素子領域、４２・・・周辺回路領域、
４３・・・ＥＰＲＯＭセルのｆ−）電極、４４・・・Ｍ
ＯＳ　）ランジスタのダート電極、５１・・・ｐ型シリ
コン基板、５２・・・フィールド敵化膜、５３・・・第
１のダート酸化膜、５４・・・フローティングｒ−）電
極、５５・・・第２のダート酸化膜、５６・・・コント
ロールゲート電極、５７・・・ダート酸化膜、５８・・
・ダート電極、５９ａ・・・低濃度（ｎ氾）拡散層、５
９ｂ・・・高濃度（ｎ＋型）拡散層、５９・・・ｎ型゛
領域、６０・・・層型領域、６１．６２・・・ｎ＋型ン
ソー。 ドレイン領域、６３・・・層間絶縁膜、６４・・・Ａｔ
配線。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図 第３図 Ｓ３ ＼　＼　＼　＼　＼　＼　＼　＼　＼ 第４図 ４ 第５図 第６図 第７図　第８図 Ｘ

Claims (1)

【特許請求の範囲】
1. 情報の再書換え可能な読出し専用の半導体記憶装置を製
   造するにあたシ、記憶素子のダート電極と周辺回路のト
   ランジスタのダート電極とを互いにダート長方向が直交
   するように形成する工程と、記憶素子のダート長方向に
   平行に斜め上方から基板と逆導電型の不純物を高ドーズ
   最でイオン注入する工程と、鉛直上方から基板と逆導電
   型の不純物を低ドーズ量でイオン注入する工程とを具備
   したことを特徴とする半導体記憶装置の製造方法。