JPS58212171A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58212171A JPS58212171A JP9312782A JP9312782A JPS58212171A JP S58212171 A JPS58212171 A JP S58212171A JP 9312782 A JP9312782 A JP 9312782A JP 9312782 A JP9312782 A JP 9312782A JP S58212171 A JPS58212171 A JP S58212171A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- region
- emitter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000000605 extraction Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 11
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 241000219781 Pueraria montana var. lobata Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明a、半導体集積回路装置(以下工0)、WICM
化膜分離によるザフストレー)pnp)ランジスタ技術
に関する。
化膜分離によるザフストレー)pnp)ランジスタ技術
に関する。
17 =アエCの倣細化孜術として第1図に示す工うに
エピタキシャルn型半纏体層2を部分的に融化してアイ
ソレーション(隔離化)4に利用するアイソプレーナ方
式が従来採用されている。この方式によってp−基板1
−コレクタに使用するサブストレートpnp)ランジス
タを形成する場合、コレクタr表面に取り出すために同
図のようにp−基板l上にpnp)ランジスタのチャネ
ルストッパでめるp埋込領域3r形成し、エピタキシャ
ル層成長時の不純物(ボロン)の湧き一上シとコレクタ
形成時のp+拡散で、上記p#に接触させコレクタ取り
出しp+層5を形成している。しかしこの場合ベースと
なるエピタキシャルn I@ 2か2μm程度と澹いた
め、サブストレートpnpのエミッタp +is 6と
コレクタp−基板1間が基板からのp小純物誘き上シに
よって短絡し易いという欠点かめった。又、p−基板1
に高比抵抗層であるためコレクタ抵抗か大きくなること
も問題でめったO 本発明に上記した欠点tRLり除くためになされπもの
でるり、七の目的とするところに耐圧夛留りの向上した
アイソプレーナプロセスによるサブストレートpnpト
ランジスタ技術の提供にある。
エピタキシャルn型半纏体層2を部分的に融化してアイ
ソレーション(隔離化)4に利用するアイソプレーナ方
式が従来採用されている。この方式によってp−基板1
−コレクタに使用するサブストレートpnp)ランジス
タを形成する場合、コレクタr表面に取り出すために同
図のようにp−基板l上にpnp)ランジスタのチャネ
ルストッパでめるp埋込領域3r形成し、エピタキシャ
ル層成長時の不純物(ボロン)の湧き一上シとコレクタ
形成時のp+拡散で、上記p#に接触させコレクタ取り
出しp+層5を形成している。しかしこの場合ベースと
なるエピタキシャルn I@ 2か2μm程度と澹いた
め、サブストレートpnpのエミッタp +is 6と
コレクタp−基板1間が基板からのp小純物誘き上シに
よって短絡し易いという欠点かめった。又、p−基板1
に高比抵抗層であるためコレクタ抵抗か大きくなること
も問題でめったO 本発明に上記した欠点tRLり除くためになされπもの
でるり、七の目的とするところに耐圧夛留りの向上した
アイソプレーナプロセスによるサブストレートpnpト
ランジスタ技術の提供にある。
第2図は本発明によるアイソブレーナ技術を用いたサブ
ストレートpnp)ランジスタの一つの実施f11 ?
!−示す。
ストレートpnp)ランジスタの一つの実施f11 ?
!−示す。
このサブストレー)pnp トランジスタi、p−s1
基板11の上に形成さ九たエピタキシャルn−8i層1
2にアイソレーション酸化膜13により領域I、領域U
、領域■に分離し、このうち領域1表面にn+拡散#1
4に設けるとともにその直下のエピタキシャル層とp−
基板との間にn 埋込層15に形成してベース取り出し
部とし、領域■の表面の一部にp 拡散#16に形成し
てエミッタとし、エミッタ直下に前記n+埋込層15に
酸化膜の直下を経て張り出させ、一方領域■の表向にp
拡散層17に形成し、かつこのp 拡散1 層17とp−基板との間ttp+埋込層1B’に形成し
てコレクタ取り出し部としその一部にアイソレーション
酸化膜の直下r経て領域n側へ張り出させるとともに、
領域■のコレクタ側に近り@域の一部表面に高濃度のn
拡散層19に形成したものである、 このようなサブストレー)pnp)ランジスタ構造にお
いて、領域■のn 拡散層19はアイソレーション酸化
膜形成時にその側壁のp反転を防止し、ベース側から張
り出したn 埋込#15iエミッタ直下のベース・ガン
メル数を増加さ?p−基板11よりのB(ボロン)不純
物の湧き上りによるコレクタ・ベース間の灼絡r防止す
る効果ヶもつ。しかもこの構造でエピタキシャル層の#
葛は薄くできるので実効ベース幅は同一でWBで決める
ことができ、電流増幅率を低下することにならない。又
、コレクタ取9出しはp″″″基板11に経るこyがな
いためコレクタ抵抗も大きくならない。
基板11の上に形成さ九たエピタキシャルn−8i層1
2にアイソレーション酸化膜13により領域I、領域U
、領域■に分離し、このうち領域1表面にn+拡散#1
4に設けるとともにその直下のエピタキシャル層とp−
基板との間にn 埋込層15に形成してベース取り出し
部とし、領域■の表面の一部にp 拡散#16に形成し
てエミッタとし、エミッタ直下に前記n+埋込層15に
酸化膜の直下を経て張り出させ、一方領域■の表向にp
拡散層17に形成し、かつこのp 拡散1 層17とp−基板との間ttp+埋込層1B’に形成し
てコレクタ取り出し部としその一部にアイソレーション
酸化膜の直下r経て領域n側へ張り出させるとともに、
領域■のコレクタ側に近り@域の一部表面に高濃度のn
拡散層19に形成したものである、 このようなサブストレー)pnp)ランジスタ構造にお
いて、領域■のn 拡散層19はアイソレーション酸化
膜形成時にその側壁のp反転を防止し、ベース側から張
り出したn 埋込#15iエミッタ直下のベース・ガン
メル数を増加さ?p−基板11よりのB(ボロン)不純
物の湧き上りによるコレクタ・ベース間の灼絡r防止す
る効果ヶもつ。しかもこの構造でエピタキシャル層の#
葛は薄くできるので実効ベース幅は同一でWBで決める
ことができ、電流増幅率を低下することにならない。又
、コレクタ取9出しはp″″″基板11に経るこyがな
いためコレクタ抵抗も大きくならない。
第3図1al〜ldlはアイソプレーナプロセスにより
上記のサブストレー1::“”jp n p トランジ
スタを形成する場合のプロセスの一部工程を示すもので
ある。
上記のサブストレー1::“”jp n p トランジ
スタを形成する場合のプロセスの一部工程を示すもので
ある。
(a) p−型81基板11の上lcn 81層1
2にエピタキシャル成長させ、n一層12と基板11と
の間の一部にn 埋込層15に形成する。このn一層の
表面の一部に5102J1jl”弁し、5LlN4膜2
0’に形成し、これをマスクとしてアイソレーション部
となるべき部分にp−基板11に達する凹陥部21ケ形
成する。この後、凹陥部21表面にチャネルストッパα
樽形成のためのB(ボロン)會拡散する。
2にエピタキシャル成長させ、n一層12と基板11と
の間の一部にn 埋込層15に形成する。このn一層の
表面の一部に5102J1jl”弁し、5LlN4膜2
0’に形成し、これをマスクとしてアイソレーション部
となるべき部分にp−基板11に達する凹陥部21ケ形
成する。この後、凹陥部21表面にチャネルストッパα
樽形成のためのB(ボロン)會拡散する。
(b) 5LsN4膜20勿マスクとして凹陥部21
(7)Sir選択酸化し、アイソレーション酸化膜ta
h形成する。この酸化膜形成の際にその側辺にp埋込層
18が形成される。
(7)Sir選択酸化し、アイソレーション酸化膜ta
h形成する。この酸化膜形成の際にその側辺にp埋込層
18が形成される。
(c)コレクタ取り出しp 層17と工ばツタp+層1
6形成のためB(ボロン)を拡散する。
6形成のためB(ボロン)を拡散する。
(d) ベース取り出し部n 層14と、工ばツタp
+Ni1Bの形成された領域のコレクタ引き出し側に近
い領域にn+層11−形成するためp(IJン)又はA
11(ヒ素)を拡散する。
+Ni1Bの形成された領域のコレクタ引き出し側に近
い領域にn+層11−形成するためp(IJン)又はA
11(ヒ素)を拡散する。
この後、パッシベイション膜、コンタクトホトエッチ、
)、tlhN、パターニングエラチェ程r経て第2図に
示すごときサブストレートpnp)ランジスタr傅る。
)、tlhN、パターニングエラチェ程r経て第2図に
示すごときサブストレートpnp)ランジスタr傅る。
旬上実施u1で述べた本発明によればエミッタ領域に接
してn+層’fr設けるとともにエミッタ直下にベース
取り出しのn+埋込層に51出丁ことにより、を流増幅
名の低下を起こすことなくコレクタ・エミッタ間耐圧を
確保することかでき、耐圧歩留夛の向上とともに、アイ
ソプレーナプロセスのサブストレートpnp)ランジス
タの実現を可能とする効果?得るものである。
してn+層’fr設けるとともにエミッタ直下にベース
取り出しのn+埋込層に51出丁ことにより、を流増幅
名の低下を起こすことなくコレクタ・エミッタ間耐圧を
確保することかでき、耐圧歩留夛の向上とともに、アイ
ソプレーナプロセスのサブストレートpnp)ランジス
タの実現を可能とする効果?得るものである。
本発明は特に高周波リニアエOの出力段のトランジスタ
に適用してきわめて有効である。
に適用してきわめて有効である。
第1図はこれまでのサブストレー)pnp)ランジスタ
の−flJk示す断面図、 第2図は本発明によるサブストレートpnp)ランジス
タの実施ft1k示す断面図、第3図1al〜ldlは
第2図のサブストレー11nl)トランジスタを製造す
るアイソプレーナプロセスの一部工程断面図である。 l・・・p−基板、2・・・n−エピタキシャル層、3
・・・p埋込層、4・・・アイソレーション酸化膜、5
・・・コレフタル+拡散層、6.・・・エミッタp十拡
散層、11・・・pM板、12・・・n−エピタキシャ
ル層、13・・・アイソレーション酸化i、14・・・
ペース取り出しn+拡散層、15・・・n+埋込層、1
6・・・工εツタp+層、17・・・コレクタ取り出し
p+拡散層、18・・・p+埋込層、19・・・n+拡
散層。
の−flJk示す断面図、 第2図は本発明によるサブストレートpnp)ランジス
タの実施ft1k示す断面図、第3図1al〜ldlは
第2図のサブストレー11nl)トランジスタを製造す
るアイソプレーナプロセスの一部工程断面図である。 l・・・p−基板、2・・・n−エピタキシャル層、3
・・・p埋込層、4・・・アイソレーション酸化膜、5
・・・コレフタル+拡散層、6.・・・エミッタp十拡
散層、11・・・pM板、12・・・n−エピタキシャ
ル層、13・・・アイソレーション酸化i、14・・・
ペース取り出しn+拡散層、15・・・n+埋込層、1
6・・・工εツタp+層、17・・・コレクタ取り出し
p+拡散層、18・・・p+埋込層、19・・・n+拡
散層。
Claims (1)
- 1、半導体基板上に半導体酸化膜によって分離された初
数の半導体領域を有し、このうち第1の半導体知識に第
1導可型拡散l−及びその11下に一部1$111:型
埋iA IWI k形成してベース取り出し部とし、第
2の牛辱体領域表曲の一部に第2導ll、型拡散層を形
成して工ばツタとし、エミッタ直下に前記第1導電型埋
込#r張り出させ、第3の牛導体穎域表面[第2導電型
拡散層及びその直下に第2専電型埋込Sr形成してコレ
クタ取9出し部とするとともに、第2の半導体領域のコ
レクタ側に近い領域の表面に第1導WL型拡散層髪形成
したことr%徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9312782A JPS58212171A (ja) | 1982-06-02 | 1982-06-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9312782A JPS58212171A (ja) | 1982-06-02 | 1982-06-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58212171A true JPS58212171A (ja) | 1983-12-09 |
Family
ID=14073849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9312782A Pending JPS58212171A (ja) | 1982-06-02 | 1982-06-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58212171A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5974672A (ja) * | 1982-10-20 | 1984-04-27 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1982
- 1982-06-02 JP JP9312782A patent/JPS58212171A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5974672A (ja) * | 1982-10-20 | 1984-04-27 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
US5218227A (en) | Semiconductor device and method of manufacturing same | |
JPS58212171A (ja) | 半導体装置 | |
JPS61245573A (ja) | 半導体装置 | |
JPS59124153A (ja) | 半導体集積回路装置 | |
JP2715494B2 (ja) | 半導体装置の製造方法 | |
JPS63175463A (ja) | バイmos集積回路の製造方法 | |
JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
JP2764988B2 (ja) | 半導体装置 | |
JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
JPS641933B2 (ja) | ||
JPH0256935A (ja) | 半導体集積回路装置 | |
JPS63136660A (ja) | 半導体装置とその製造法 | |
JPH0574790A (ja) | 半導体装置及びその製造方法 | |
JPH01253272A (ja) | バイポーラトランジスタ | |
JPS639667B2 (ja) | ||
JPS62274769A (ja) | 半導体装置の製造方法 | |
JPS60160164A (ja) | 半導体装置およびその製造方法 | |
JPS6211511B2 (ja) | ||
JPS6214949B2 (ja) | ||
JPH01196173A (ja) | 半導体装置 | |
JPS639150A (ja) | 半導体装置の製造方法 | |
JPH08153800A (ja) | 半導体集積回路装置 | |
JPH0424866B2 (ja) |