JPH01253272A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高速化が可能のバイポーラトランジスタに関す
る。

［従来の技術］ 従来のバイポーラトランジスタにおいては、例えば、第
４図に示すようにＮＰＮ型バイポーラトランジスタの場
合、ｎ型シリコン基板１とその上に設けられたｎ型のエ
ピタキシャル層４との境界にコレクタ引き出しのための
高濃度のｎ型埋込層２が設けられており、コレクタ領域
となるｎ型エピタキシャル層４にはウェハ表面からの不
純物拡散により、ｎ型のベース拡散層１０及びｎ型のエ
ミッタ拡散層１１が設けられている。これにより、基板
１の表面に垂直な方向にＮＰＮの接合が形成される。ま
た、通常、バイポーラトランジスタが形成される領域の
外側を取り囲んで、高濃度のｎ型埋込層３と、このｎ型
埋込層３上のｎ型拡散層６と、このｎ型拡散層６上のフ
ィールド酸化膜７とが夫々設けられ、これにより素子分
離領域が形成されている。

この場合に、バイポーラトランジスタの特性は、エミッ
タ拡散層１１とコレクタ領域（ｎ型エビタキシャル層４
）とに挾まれたベース拡散１１０の幅に大きく依存して
いる。

［発明が解決しようとする課題］ しかしながら、上述した従来のバイポーラトランジスタ
は、その特性及び性能がコレクタ及びエミッタ領域に挾
まれたベース拡散層１０の幅に大きく依存しているため
に、トランジスタ動作時に大きな電流が流れた場合、ベ
ース拡散層１０の底部において少数キャリアが蓄積され
、これがコレクタ領域（ｎ型エピタキシャル層４）へ拡
がるため、所謂カーク効果によりベース拡散層の幅が増
加してしまい、バイポーラトランジスタの性能が著しく
シく低下してしまうという欠点がある。

なお、これを防止するために、エピタキシャル層４の不
純物濃度を上げたり、又はエピタキシャル層４の厚さを
薄くすることによって、高濃度のｎ型埋込層２をベース
拡散層１０の直下近傍に配置する方法が考えられる。し
かしながら、これらの方法ではコレクタ領域の不純物濃
度が高くなり、上述のカーク効果は抑制することができ
るものの、ベース拡散層１０及び外部ベース拡散層９に
大きな接合容量を付帯させてしまうため、バイポーラト
ランジスタの動作スピードを遅らせてしまうという難点
がある。

本発明はかかる問題点に鑑みてなされたものであって、
ベース、コレクタ接合の接合容量を増大させることなく
カーク効果を抑制し、高速性能を安定して得ることがで
きるバイポーラトランジスタを提供することを目的とす
る。

［課題を解決するための手段］ 本発明に係るバイポーラトランジスタは、第１導電型の
半導体基板と、この半導体基板上に設けられた第２導電
型半導体層と、前記半導体基板及び第２導電型半導体層
の境界に設けられた第２導電型の高濃度埋込領域と、前
記第２導電型半導体層の表面側に設けられた第１導電型
ベース領域と、この第１導電型ベース領域内に設けられ
た第２導電型エミツタ領域とを有するバイポーラトラン
ジスタにおいて、前記エミッタ領域の直下域のコレクタ
領域となる前記第２導電型半導体層内に、前記第２導電
型の高濃度埋込領域に電気的に接続し　−た第２導電型
の高濃度埋込拡散層を有することを特徴とする。

［作用］ 本発明においては、エミッタ領域の直下域のコレクタ領
域内に、コレクタ引き出しのための高濃度埋込領域に電
気的に接続された同型の高濃度の埋込拡散層が配置され
ている。このような構造により、前記高濃度埋込拡散層
によってカーク効果が抑制されると共に、ベース領域と
半導体層との間のベース・コレクタ間の接合容量の増加
は回避することができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の実施例に係るバイポーラトランジスタ
を示す断面図である。

ｐ型シリコン基板１上にｎ型エピタキシャル層４が形成
されており、この基板１とエピタキシャル層４との境界
に高濃度ｐ型埋込層３及びこのｎ型埋込層３に囲まれた
高濃度ｎ型埋込層２が設けられている。ｎ型埋込層３上
には高濃度ｐ型拡散層６が形成されており、このｐ型拡
散層６上にはフィールド酸化膜７が設けられている。こ
のｎ型埋込層３、ｐ型拡散層６及びフィールド酸化膜７
により、素子分離領域が形成される。

この素子分離領域に囲まれた部分のｎ型エピタキシャル
層４はコレクタ領域となるものであり、その表面には、
外部ベース拡散層９及びベース拡散層１０が形成されて
おり、ベース拡散層１０内にはエミッタ拡散層１１が設
けられている。また、ｎ型エピタキシャル層４には、そ
の表面とｎ型埋込層２との間にコレクタ引出し用のｎ＋
拡散Ｍ８が形成されている。そして、ｎ型エピタキシャ
ル層４及びフィールド酸化膜７上の全面には層間膜１３
が形成されており、この眉間膜１３に形成されたコンタ
クト孔を介して外部ベース拡散層９、エミッタ拡散層１
１及びｎ＋拡散層８に接続されたアルミニウム配線層１
４が夫々パターン形成されている。

これらの各層構成は従来のバイポーラトランジスタ（第
４図参照）と同様のものであり、本発明においては、ベ
ース拡散層１０内のエミッタ拡散層１１の直下域に高濃
度のｎ＋埋込拡散層５が配設されている点が従来のバイ
ポーラトランジスタと異なる。この高濃度ｎ＋埋込拡散
層５はｎ型エピタキシャル層４内において高濃度のｎ型
埋込層２と電気的に接続するようにして形成されている
。

このように、ｎ型埋込層２と接触するｎ＋埋込拡散層５
を設けたことにより、大電流が流れた場合のカーク効果
を抑制することができる。一方、このｎ＋埋込拡散層５
はエミッタ拡散層１１の直下域にのみ形成しであるから
、外部ベース拡散層９及びベース拡散層１０とｎ型エピ
タキシャル層４との間の接合容量の増大は回避される、
次に、上述のバイポーラトランジスタを製造する方法に
ついて説明する。

第２図（ａ）乃至（ｄ）は本発明の実施例に係るバイポ
ーラトランジスタの製造方法を工程順に示す断面図であ
る。

先ず、第２図（ａ）に示すように、ｐ型のシリコン基板
１の表面に、拡散マスク用絶縁膜として例えば、熱酸化
膜１５ａを形成し、これをパターニングした後、Ａｓ又
はｓｂ等のｎ型不純物を選択的にドープして高濃度のｎ
型埋込層２となる領域を形成する。

次に、第２図（ｂ）に示すように、上述のパターン形成
された熱酸化膜１５ａを除去した後、再び基板上に熱酸
化膜１５ｂを形成し、これをパターニングした後、ボロ
ン等のｎ型不純物を選択的にドープして高濃度のｎ型埋
込層３となる領域を形成する。この場合にｎ型及びｐ型
の不純物のドーピングは、不純物を含むシリカガラス膜
からの熱拡散又は不純物のイオン注入等の方法により行
うことができる。

次に、第２図（Ｃ）に示すように、フォトレジスト１６
をパターン形成して、前述のｎ型高濃度埋込層２のうち
、エミッタを形成すべき領域の直下にあたる領域の熱酸
化膜１５ｂを除去して開孔部１７を設ける。そして、こ
のフォトレジスト１６及び熱酸化膜１５ｂをマスクにし
てリンをイオン注入することにより、開孔部１７にリン
をドーピングする。これにより、ｎ型高濃度埋込層２に
おける開孔部１７に面する領域を更に高濃度（ｎ＋＋）
のものとする。

次に、第２図（ｄ）に示すように、フォトレジスト１６
及び熱酸化膜１５ｂ等を除去し、基板表面を露出させた
後、全面に厚さが約１乃至３μｍのｎ型のエピタキシャ
ル層４を堆積させる。このエピタキシャル成長の際に、
各高濃度埋込層２゜３から不純物がエピタキシャル層４
内に拡散されるため、高濃度埋込層２，３はエピタキシ
ャル層４内へせり上がった形となる。また、前述したｎ
型の高濃度埋込層２のうち、開孔部１７を介してリンを
追加してドープした部分では、リンの拡散係数が大きく
且つ高濃度であるため、リンがエピタキシャル層４内の
更に上部に拡散されて、後にエミッタ拡散層１１が形成
される領域の直下のエピタキシャル層４内に高濃度のｎ
型埋込層２に接続された高濃度のｎ＋型埋込拡散層５が
形成される。

爾後、従来のバイポーラトランジスタの製造方法と同様
にして、素子分離のためのｐ＋拡散層６及びフィールド
酸化膜７をエピタキシャル層４の表面に形成した後、コ
レクタ引き出し用のｎ“拡散層８、外部ベース拡散層９
、ベース拡散層１０及びエミッタ拡散層１１を形成する
。その後、層間膜１３をウェハ全面に堆積させた後、こ
の眉間膜１３にコンタクト孔を開孔し、アルミニウム配
線層１４を形成してバイポーラトランジスタを含む半導
体集積回路装置を完成する。

このように、上述のバイポーラトランジスタの製造方法
においては、半導体基板であるｐ型シリコン基板１の表
面にｎ型高濃度埋込層２を形成し、このｎ型埋込層２に
おけるエミッタ形成領域の直下となる領域にｎ型埋込Ｎ
２にドープされた不純物（Ａｓ又はＳｂ）よりも拡散係
数が大きい同型の不純物であるリンを選択的にドープす
る。その後、基板全面をエピタキシャル成長させ、ｎ÷
型埋込拡散層５をエピタキシャル層４内に形成する。

これにより、本製造方法においては、エピタキシャル層
４の表面の不純物濃度を実質的に変化させることなく、
ｎ生型埋込拡散層５を均一に形成することができる。

次に、第３図を参照して上記構成のバイポーラトランジ
スタの他の製造方法について説明する。

先ず、第２図（ａ）、（ｂ）に示す工程により、ｐ型シ
リコン基板１にｎ型及びｐ型の高濃度埋込層２，３を形
成した後、熱酸化膜１５ｂを除去する０次いで、第３図
に示すように新たに熱酸化膜１５ｃを形成し、これをバ
ターニングしてエミッタ形成領域に整合する位置に開孔
部１７を設ける。

その後、基板全面にリンを含むシリカガラス膜（ＰＳＧ
ＪＩｉ）１８を成長させて、このＰＳＧ膜１８から開孔
部１７を介してｎ型埋込層２内にリンをドープさせる。

その後、ＰＳＧ膜１８を除去した後、第２図（ｄ）に示
す工程により、基板全面にｎ型のエピタキシャルシリコ
ン層を成長させ、これによりバイポーラトランジスタを
含む半導体集積回路装置が製造される。この方法におい
ても、前述の第２図（ａ）乃至（ｄ）に示す方法と同様
の効果を奏する。

［発明の効果］ 以上説明したように本発明によれば、エミッタ形成領域
直下域のコレクタ領域（第２導電型半導体層）内のみに
、コレクタ引き出しのための第２導電型高濃度埋込領域
に接続された同型の高濃度埋込拡散層を形成することに
より、ベース・コレクタ接合容量を増加させることなく
、カーク効果を抑制し、高速で動作するバイポーラトラ
ンジスタの性能を安定化させることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るバイポーラトランジスタ
を示す断面図、第２図（ａ）乃至（ｄ）はこのバイポー
ラトランジスタの製造方法を工程順に示す断面図、第３
図は同じくこのバイポーラトランジスタの他の製造方法
の一部の工程を示す断面図、第４図は従来のバイポーラ
トランジスタを示す断面図である。

Claims (1)

【特許請求の範囲】
1. （１）第１導電型の半導体基板と、この半導体基板上に
   設けられた第２導電型半導体層と、前記半導体基板及び
   第２導電型半導体層の境界に設けられた第２導電型の高
   濃度埋込領域と、前記第２導電型半導体層の表面側に設
   けられた第１導電型ベース領域と、この第１導電型ベー
   ス領域内に設けられた第２導電型エミッタ領域とを有す
   るバイポーラトランジスタにおいて、前記エミッタ領域
   の直下域のコレクタ領域となる前記第２導電型半導体層
   内に、前記第２導電型の高濃度埋込領域に電気的に接続
   した第２導電型の高濃度埋込拡散層を有することを特徴
   とするバイポーラトランジスタ。