JPS58132839A - 障害回復装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理装置における障害回復装置に関するも
ので、特にマイクロプログラム制御情報の障害回復装置
に関するものである。

従来この種の障害回復装置では、あとに詳しく説明する
が、たとえば次のような方式が用いられている。その１
つの例は、制御記憶からのマイクロプログラム制御情報
をいったんエラー訂正回路に格納し、このマイクロプロ
グラム制御情報の訂正可能エラーをエラー検出回路が検
出すると、上記エラー訂正回路でエラー訂正された制御
情報がコマンドレジスタに設定される方式である。また
別の例は、制御記憶からのマイクロプログラム制御情報
がいったんコマンドレジスタに設定され。

エラー検出回路でマイクロプログラム制御情報の訂正可
能エラーが検出されたときだけエラー訂正回路でエラー
を訂正し、この訂正された制御情報が上記コマンドレジ
スタに再設定される方式である。

しかしながら第１の例では、エラーの有無にかかわらず
マイクロプログラム制御情報がエラー訂正回路を経由し
てコマンドレジスタに設定されるため遅延時間が長く、
システムクロックの高速性が要求される高速情報処理装
置には使用できないという欠点があった。また、第２の
例では、マイクロプログラム制御情報にエラーがない場
合は遅延時間が短くてすむが、マイクロノログラム制御
情報にエラーが検出された場合、コマンドレジスタの実
行を抑止し、エラー訂正回路で訂正された制御情報をコ
マンドレジスタに再設定しなければならないので遅延時
間が長くなり、エラー発生頻度が大きいと総計の遅延時
間が長くなるという欠点があった。

本発明の目的は、上記欠点を解決し、エラー発生による
総計の遅延時間を短くすることのできる障害回復装置を
提供することにある。

本発明によれば、制御記憶と、該制御記憶のマイクロプ
ログラム制御情報のエラーを検出し、エラー通知信号を
発するエラー検出回路と、前記エラー通知信号を受けて
前記マイクロノログラム制御情報のエラーを訂正するエ
ラー訂正回路と、これらの動作を制御するマイクロプロ
グラム制御回路を備えた障害回復装置において、前記マ
イクロプログラムの情報のエラー発生状況に関する情報
を受けると該モラー発生状況から前記制御記憶のエラー
を修正すべきであるか否かを診断し、修正すべきである
と判断したときに修正情報を発する診断手段を設け、ま
た前記マイクロプログラム制御回路に、前記エラー通知
信号を受けると前記エラー発生状況についての情報を前
記診断手段に送出すると共に、との診断手段から前記修
正情報を受けると前記制御記憶に対し前記エラー訂正回
路で訂正された制御情報を該制御記憶に書き込むよう指
示を与える手段を付加し、更に前記制御記憶に前記指示
を実行する手段を付加して成ることを特徴とする障害回
復装置が得られる。

以下図面を参照して詳細に説明する。

第１図は先に説明した第１の例による障害回復装置の構
成を示したブロック図で、１０１は制御記憶、１０２は
制御記憶アドレスレジスタ、１０３はエラー訂正回路、
１０４はエラー検出回路。

１０５はコマンドレジスタである。この従来例の動作を
説明する。エラー検出回路１０４が制御記憶１０１から
読み出されるマイクロプログラム制御情報に訂正可能エ
ラーを検出したとする。そのとき、エラー検出回路１０
４はエラー訂正回路１０３にエラー訂正を指示する。そ
して、このエラー訂正回路１０３でエラー訂正されたマ
イクロプログラム制御情報がコマンドレジスタ１０５に
設定される。これらの動作はマイクロプログラム制御回
路（図示せず）で制御されている。したがって、この第
１の例では、制御記憶アドレスレジスタ１０２から制御
記憶１０１．エラー訂正回路１０３を経てコマンドレジ
スタ１０５に散るまでの遅延時間が長く、従ってはじめ
にも説明したように、システムクロックの高速性を要求
される高速情報処理装置には使用できない。

第２図は先に説明した第２の例による障害回復装置の構
成を示したブロック図である。この従来例では、制御記
憶２０１のマイクロプログラム制御情報はいったんコマ
ンドレジスタ２０５に入れられる。エラー検出回路２０
４は、コマンドレジスタ２０５の内容をチェックし、訂
正可能なエラーを検出すると、マイクロコマンドの実行
を抑止し、またエラー訂正回路２０３にエラー訂正を指
示する。そしてエラー訂正回路２０３でエラー訂正され
た制御情報がコマンドレジスタ２０５に再設定される。

これらの動作はマイクロプログラム制御回路（図示せず
）で制御される。この第２の例では、エラー検出回路で
エラーを検出されない場合、コマンドレジスタ２０５の
内容をチェックするだけなので、前記第１の例の欠点が
解決される。しかしながら、エラーが検出された場合の
コマンドの実行時間は、コマンドの実行を抑止するため
、エラーが検出されない場合のコマンドの実行時間の２
〜３倍要する。そのため通常書込みのない制御記憶の一
部のマイクロコマンドに一部エラーが発生すると、その
エラ一部を使用するマイクロプログラムはいつも性能低
下をひきおこしてしまう。

第３図は本発明による障害回復装置の一実施例の構成を
示したブロック図で、障害の発生状況を監視し障害に対
する対策を指示する診断装置３０１とマイクロプログラ
ム制御装置３０２を備えている。また、マイクロプログ
ラム制御装置３０２は。

マイクロプログラム制御回路３１１．制御記憶アドレス
レソスタ３１２　＋　制御記憶３１３　、　）７７ドレ
ノスタ３１４．エラー訂正回路３１５．エラー検出回路
３１６およびワークレジスタ３１７を備えている。ただ
し２本発明の制御記憶３１３は読出し書込みの両方の機
能を有している。まだ。

図にはマイクロプログラム制御回路３１１からの制御信
号や指示信号の信号線を省いている。

いま制御記憶３１３内にエラー訂正可能なエラーが発生
したとして以下説明する。

エラー訂正可能なマイクロプログラム制御情報がコマン
ドレジスタ３１４に入ると、エラー検出回路３１６は、
エラー訂正回路３１５にエラー訂正を指示するとともに
、マイクロプログラム制御回路３１１にエラー検出した
ことを通知する。またエラー検出回路３１６はその周期
でのコマンドの実行を抑止し、マイクロプログラム制御
回路３１１は、エラーを検出したことをワークレジスタ
３１７に記憶させる。ワークレジスタ３１７はエラー検
出の回数を記憶する部分を含んでいる。

また、ワークレジスタ３１７は、エラー検出したことを
登録されている時、マイクロプログラム制御回路３１１
に対して障害処理の要求を出す。障害処理要求を受けつ
けたマイクロプログラム制御回路３１１は２診断装置３
０１に対し障害内容（例えばエラーアドレス、エラー回
数等）を報告する。報告を受けた診断装置３０１は、障
害内容を解析し、エラー発生が頻繁であシ性能低下の影
響が無視できないと判断した時、即ち、制御記憶３１３
のエラーを修正すべきであると判断した時。

例えば、エラー発生頻度がある閾値（例えば６４Ｂ４間
）以上に々った場合、マイクロプログラム制御回路３１
１に対し修正情報を発することによりエラー検出時に訂
正された制御情報を制御記憶に書き込みを指示するモー
ドとなるよう設定する。

上記書き込み指示モードが設定されている間、訂正可能
エラーがエラー検出回路３１６から通知される毎に、マ
イクロプログラム制御回路３１１は制御記憶３１３に書
き込み指示信号を発し、また制御記憶３１３はエラー訂
正回路３１５で訂正された制御情報を制御記憶３１３に
書き込んでいく。

これにより制御記憶３１３のエラー原因を解消できるこ
とが多い。診断装置３０１はある一定期間マイクロノロ
グラム制御回路３１１に対し書き込み指示モードを設定
した後、このモードを解除する様マイクロゾログラム制
御回路３１１に指示を出す。

上記実施例では、読出しが中心となる制御記憶に対して
も２診断装置がそのマイクロプログラム制御情報のエラ
ー発生頻度がある閾値以上であると判断した場合、訂正
された制御情報を前記制御記憶に再書込みできるように
構成している。しかし１診断装置が制御記憶のエラー発
生が性能に与える影響が大であると判断する基準はそれ
だけに限定しないのはいうまでもない。

以上の説明で明らかなように２本発明によれば。

制御記憶のエラー発生が性能に与える影響が犬であると
判断した場合、訂正された制御情報を制御記憶に書き込
めるように構成することによシ、エラー発生による性能
低下を一時的なものとすることができる効果がある。

【図面の簡単な説明】

第１図は障害回復装置の従来例の構成を示したブロック
図、第２図は障害回復装置の他の従来例の構成を示した
ブロック図、第３図は本発明による障害回復装置の一実
施例の構成を示したブロック図である。 記号の説明＝１０１は制御記憶、１０２は制御記憶アド
レスレジスタ、１０３はエラー訂正回路。 １０４はエラー検出回路、１０５はコマンドレジスタ、
２０１は制御記憶、２０２は制御記憶アドレスレジスタ
、２０３はエラー訂正回路、２０４はエラー検出回路、
２０５はコマンドレジスタ。 ３０１は診断装置、３０２はマイクロプログラム制御装
置、３１１はマイクロプログラム制御回路。 ３１２は制御記憶アドレスレジスタ、３１３は制ａ記憶
、３１４はコマンドレジスタ、３１５１ｄ工ラー訂正回
路、３１６はエラー検出回路、３１７はワークレノスタ
をそれぞれあられしている。 第２図

Claims (1)

1. 【特許請求の範囲】 １、制御記憶と、該制御記憶のマイクロプログラム制御
   情報のエラーを検出し、エラー通知信号を発するエラー
   検出回路と、前記エラー通知信号を受けて前記マイクロ
   プログラム制御情報のエラーを訂正するエラー訂正回路
   と、これらの動作を制御するマイクロプログラム制御回
   路を備えた障害回復装置において、前記マイクロプログ
   ラムの情報のエラー発生状況に関する情報を受けると該
   エラー発生状況から前記制御記憶の工２−を修正すべき
   であるか否かを診断し、修正すべきであると判断したと
   きに修正情報を発する診断手段を設け、１だ前記マイク
   ロプログラム制御回路に、前記エラー通知信号を受ける
   と前記エラー発生状況についての情報を前記診断手段に
   送出すると共に。 この診断手段から前記修正情報を受けると前記制御記憶
   に対し前記エラー訂正回路で訂正された制御情報を該制
   御記憶に書き込むよう指示を与える手段を付加し、更に
   前記制御記憶に前記指示を実行する手段を付加して成る
   ことを特徴とする障害回復装置。