JPS5953949A - パトロ−ル方式 - Google Patents
パトロ−ル方式Info
- Publication number
- JPS5953949A JPS5953949A JP57163669A JP16366982A JPS5953949A JP S5953949 A JPS5953949 A JP S5953949A JP 57163669 A JP57163669 A JP 57163669A JP 16366982 A JP16366982 A JP 16366982A JP S5953949 A JPS5953949 A JP S5953949A
- Authority
- JP
- Japan
- Prior art keywords
- ecc
- circuit
- patrol
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、主記憶装置のソフトエラーを救済するパトロ
ール可能に関し、特にパトロール機能を有しない計算機
システムにおいてそのハート、ファーム構成を変更せず
にパトロール可能とするものである。
ール可能に関し、特にパトロール機能を有しない計算機
システムにおいてそのハート、ファーム構成を変更せず
にパトロール可能とするものである。
技術の背景
小型計算機の主記憶装置も大官■化する傾向にあり、既
設計算機もこの傾向に合わせようとするとメモリの増設
が必要になる。そして高集積、大容量のメモリーを使用
した主記憶の制御装置(MEM)を中央処理装置(CP
U)に接続すると、主記憶に対するパトロールの必要
性が生してくる。
設計算機もこの傾向に合わせようとするとメモリの増設
が必要になる。そして高集積、大容量のメモリーを使用
した主記憶の制御装置(MEM)を中央処理装置(CP
U)に接続すると、主記憶に対するパトロールの必要
性が生してくる。
これは記憶素子の集積度が上がるにつれてパンケージ材
料その他から放射されるα線に対する感度が高まり、こ
の影響でビット1がOに反転したり、ビットOが1に反
転したりするソフトエラーが生じやすくなるからである
。通常のパトロール方式は定期的に(例えば3.3 m
sに1回)主記憶装置から全ビットを読出し、ビット
誤りがあればそれを訂正して再書込みすることによっ−
ζ上述したソフトエラーを救済する。大型計算機システ
ムで予めパトロールに必要なハードウェア等が設けられ
ている。
料その他から放射されるα線に対する感度が高まり、こ
の影響でビット1がOに反転したり、ビットOが1に反
転したりするソフトエラーが生じやすくなるからである
。通常のパトロール方式は定期的に(例えば3.3 m
sに1回)主記憶装置から全ビットを読出し、ビット
誤りがあればそれを訂正して再書込みすることによっ−
ζ上述したソフトエラーを救済する。大型計算機システ
ムで予めパトロールに必要なハードウェア等が設けられ
ている。
従来技術と問題点
ところが、在来の小型計算機の主記憶装置は4゜16に
ピント程度のメモリ素子(チップ)を用いているので、
パトロール機能は設&、lられていない。
ピント程度のメモリ素子(チップ)を用いているので、
パトロール機能は設&、lられていない。
従って主記憶装置の容量を大容量化するためメモリ素子
を4.16にヒツトから64にビットに交換するとどの
ようにしてパトロールを行うかが問題となる。大型計算
機と同じパトロール機能を実現しようとすれば、CPU
側に新規の制御用命令やレジスフを追加したり、そのデ
コード信号を主記憶制御装置MP、Mに送出するため制
御線を追加したりインターフェースを変更したりする必
要が生ずる。
を4.16にヒツトから64にビットに交換するとどの
ようにしてパトロールを行うかが問題となる。大型計算
機と同じパトロール機能を実現しようとすれば、CPU
側に新規の制御用命令やレジスフを追加したり、そのデ
コード信号を主記憶制御装置MP、Mに送出するため制
御線を追加したりインターフェースを変更したりする必
要が生ずる。
発明の目的
本発明は、制御線の追加などつまりタグ制御でなしにデ
ータ線制御によってパトロールを行おうとするものであ
る。即ぢ主記憶制御装置MEMへの書き込み情報とME
M診断用信号を利用し、CPUのハードウェアを変更せ
ずにソフトエラーの救済を行なおうとするものである。
ータ線制御によってパトロールを行おうとするものであ
る。即ぢ主記憶制御装置MEMへの書き込み情報とME
M診断用信号を利用し、CPUのハードウェアを変更せ
ずにソフトエラーの救済を行なおうとするものである。
発明の構成
本発明は、中央処理装置、主記憶制御装置および主記憶
装置からなり、該主記憶制御装置かECC回路と制御回
路によるピッ1−エラー修正および該修正機能の診断機
能を備えた計算機システムのパトロール方式において、
パトロール時には該中実装置からのライトデータの一部
をパトロール制御用に使用し、該パトロール制御用のヒ
ツトで該制御回路を制御して主記憶装置から読出されE
CC回路でチェック、修正された続出しデータおよびE
CCコードを書込みデータ及びECCコードとして該主
記憶装置へ再書込みすることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
装置からなり、該主記憶制御装置かECC回路と制御回
路によるピッ1−エラー修正および該修正機能の診断機
能を備えた計算機システムのパトロール方式において、
パトロール時には該中実装置からのライトデータの一部
をパトロール制御用に使用し、該パトロール制御用のヒ
ツトで該制御回路を制御して主記憶装置から読出されE
CC回路でチェック、修正された続出しデータおよびE
CCコードを書込みデータ及びECCコードとして該主
記憶装置へ再書込みすることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
発明の実施例
第1図は計算機の概略構成で、1ば中央処理装置(CP
U) 、2は主記憶制御装置(MEM) 、3は主記憶
素子である。第2図は本発明の一実施例を示す図で、M
EM2内のE CC(Error Correctin
g Check )機能を中心としたブロック図であ
る。21はLSi化されたECC回路、22はパトロー
ル制御回路である。ECC回路21はメモリリート時に
主記憶素子3からの4バイト幅のメモリリート−データ
MRDOO〜31と7ビソトのECCコードE CCR
を供給され、該リードデータのビット娯りをECCコー
ドE CCRでヂエックし、誤りがあればそれを訂正し
て4バイト幅のリードデータRDOO−31をCPU
lに送出し、FCC出力00−31. Eccをメモ
リへ再書き込みする。ライト時にはCPUIからの4ハ
イド幅のライトデータWDOO−31を受けてECCコ
ードを発生し、これらをパトロール制御回路22に与え
てそこからメモリリートデークMWD 00−31およ
びECCコードECCwとして主記憶素子3に書込む。
U) 、2は主記憶制御装置(MEM) 、3は主記憶
素子である。第2図は本発明の一実施例を示す図で、M
EM2内のE CC(Error Correctin
g Check )機能を中心としたブロック図であ
る。21はLSi化されたECC回路、22はパトロー
ル制御回路である。ECC回路21はメモリリート時に
主記憶素子3からの4バイト幅のメモリリート−データ
MRDOO〜31と7ビソトのECCコードE CCR
を供給され、該リードデータのビット娯りをECCコー
ドE CCRでヂエックし、誤りがあればそれを訂正し
て4バイト幅のリードデータRDOO−31をCPU
lに送出し、FCC出力00−31. Eccをメモ
リへ再書き込みする。ライト時にはCPUIからの4ハ
イド幅のライトデータWDOO−31を受けてECCコ
ードを発生し、これらをパトロール制御回路22に与え
てそこからメモリリートデークMWD 00−31およ
びECCコードECCwとして主記憶素子3に書込む。
パトロール制御回路22はECC回路21の訂正機能の
診断用に設けられている回路で、診断モードの際にEC
Cコードを擬似的に誤らせるための診断用信号CHW
(Check Write )を入力する制御線がCF
)U 1との間に敷設されている。診断時には主記憶素
子3からデータMRDO,0−31とECCrtが読み
出され、ECC回路2■はリード時と同様に誤りがあれ
ば訂正して新しいリートデータ00−31とECCコー
ドを発生ずる。制御回路22に診断用信号CHWが与え
られるとECCwはECC回路2Iの出力でなくCPU
よりのライトデータの一部WD25−31に置き換えら
れる。このWD25−31は故意に誤らせたECCコー
ドであって、これがリートデータO〇−31と共に再書
き込みされる。診断モードでは次に令書込んだデータの
読み出しが行なわれ、ECC回路21はそれをチェック
する。結果は当然エラーとなるべきであるから、ECC
回路2■が確実にエラー検出し自動訂正できるか否かを
CP、UIがチェックする。
診断用に設けられている回路で、診断モードの際にEC
Cコードを擬似的に誤らせるための診断用信号CHW
(Check Write )を入力する制御線がCF
)U 1との間に敷設されている。診断時には主記憶素
子3からデータMRDO,0−31とECCrtが読み
出され、ECC回路2■はリード時と同様に誤りがあれ
ば訂正して新しいリートデータ00−31とECCコー
ドを発生ずる。制御回路22に診断用信号CHWが与え
られるとECCwはECC回路2Iの出力でなくCPU
よりのライトデータの一部WD25−31に置き換えら
れる。このWD25−31は故意に誤らせたECCコー
ドであって、これがリートデータO〇−31と共に再書
き込みされる。診断モードでは次に令書込んだデータの
読み出しが行なわれ、ECC回路21はそれをチェック
する。結果は当然エラーとなるべきであるから、ECC
回路2■が確実にエラー検出し自動訂正できるか否かを
CP、UIがチェックする。
本発明は、診断時の前述の機能を利用してバ1−ロール
を行なう。即ち診断モードではメモリから読出しが行な
われ、ビットエラーがあればECCにより修正され、そ
のリートデータとCPUが与えた誤ったECCコードが
書込まれ、一方パトロールで必要なことはメモリから読
出し、ヒツトエラーがあればECCで修正し、正しいリ
ードデータとFCCを再書込みすることであるから、両
者で異なるのはECCの扱いだけである。即ちパトロー
ルではECCの扱いをライトモードと同じにすればよい
。本発明ではこの変更または復帰を、新たに制御線を追
加することなく、CPUIよりのライトデータの任意ビ
ット(WD25−31以外)で行なう。即ち診断モード
で該任意ビット(WDコン1−ロールビット)WDiが
例エバ“1”であるとパトロール制御回路22はCPU
IよりのECCデータ(WD25−31)とECC回路
21にて発生されるECCとを切り換えて、リードデー
タMRDOO−31と共に該ECCを再書込みし、パト
ロール機能を実行するものである。
を行なう。即ち診断モードではメモリから読出しが行な
われ、ビットエラーがあればECCにより修正され、そ
のリートデータとCPUが与えた誤ったECCコードが
書込まれ、一方パトロールで必要なことはメモリから読
出し、ヒツトエラーがあればECCで修正し、正しいリ
ードデータとFCCを再書込みすることであるから、両
者で異なるのはECCの扱いだけである。即ちパトロー
ルではECCの扱いをライトモードと同じにすればよい
。本発明ではこの変更または復帰を、新たに制御線を追
加することなく、CPUIよりのライトデータの任意ビ
ット(WD25−31以外)で行なう。即ち診断モード
で該任意ビット(WDコン1−ロールビット)WDiが
例エバ“1”であるとパトロール制御回路22はCPU
IよりのECCデータ(WD25−31)とECC回路
21にて発生されるECCとを切り換えて、リードデー
タMRDOO−31と共に該ECCを再書込みし、パト
ロール機能を実行するものである。
制御回路22にはアントゲ−I−A+とオアゲートOR
によりECC回路21からのECCコートを通ず経路と
、アンドゲートA2とオアゲー1−ORによりCPUか
らのWD25−31を通す経路があり、これらが診断用
信号CHWとWDiで切替えられる。信号CHWがOで
あればECCwばECC回路21の出力となるが、CH
W=1.WDi=QとなればECCwはWD25−3]
になる。これに対しパトロールモートになるとCHW
=1、WDi=1でライトモー1・と同し状態に戻され
、A1開、A2閉となる。
によりECC回路21からのECCコートを通ず経路と
、アンドゲートA2とオアゲー1−ORによりCPUか
らのWD25−31を通す経路があり、これらが診断用
信号CHWとWDiで切替えられる。信号CHWがOで
あればECCwばECC回路21の出力となるが、CH
W=1.WDi=QとなればECCwはWD25−3]
になる。これに対しパトロールモートになるとCHW
=1、WDi=1でライトモー1・と同し状態に戻され
、A1開、A2閉となる。
第3図はメモリリードライト状況を説明する図で、診断
時にはメモリ素子から続出したデータMRDが該メモリ
素子への書込めデータMWDとなり、該メモリ素子から
読出ノされた+E CCコートECC,LはCHW=
1により不使用、排棄となり、代ってCPUからの書込
みデータWD中の第25〜31ビツトがECCコードと
してメモリ素子に書込まれる。これに対してパトロール
時にはMRDはMWDとなり、ECCRかECCwとな
る。
時にはメモリ素子から続出したデータMRDが該メモリ
素子への書込めデータMWDとなり、該メモリ素子から
読出ノされた+E CCコートECC,LはCHW=
1により不使用、排棄となり、代ってCPUからの書込
みデータWD中の第25〜31ビツトがECCコードと
してメモリ素子に書込まれる。これに対してパトロール
時にはMRDはMWDとなり、ECCRかECCwとな
る。
これはWDiとCHWによるゲート制御で行なわれる。
発明の効果
以上述べたように本発明によれば、CPUのハードウェ
ア等を変更せずにパトロールを行い、ソフトエラーを救
済できる利点が得られ、メモリ増設時などに採用して有
効である。
ア等を変更せずにパトロールを行い、ソフトエラーを救
済できる利点が得られ、メモリ増設時などに採用して有
効である。
第1図は計算機システムの概略図、第2図および第3図
は本発明の一実施例を示すブロック図および動作説明図
である。 図中、1は中央処理装置、2は主記憶制御装置、3は主
記憶素子、21はECC回路、22はパトロール制御回
路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 26
は本発明の一実施例を示すブロック図および動作説明図
である。 図中、1は中央処理装置、2は主記憶制御装置、3は主
記憶素子、21はECC回路、22はパトロール制御回
路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 26
Claims (1)
- 中央処理装置、主記憶制御装置および主記憶装置からな
り、該主記憶制御装置がECC回路と制御回路によるビ
ットエラー修正および該修正機能の診断機能を備えた計
算機システムのパトロール方式において、パトロール時
には該中実装置からのライトデータの一部をパトロール
制御用に使用し、該ハトロール制御用のビットで該制御
回路を制御して主記憶装置から読出されECC回路でチ
ェック、修正された読出しデータおよびECCコードを
書込みデータ及びECCコードとして該主記憶装置へ再
書込みすることを特徴とするパトロール方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57163669A JPS5953949A (ja) | 1982-09-20 | 1982-09-20 | パトロ−ル方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57163669A JPS5953949A (ja) | 1982-09-20 | 1982-09-20 | パトロ−ル方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5953949A true JPS5953949A (ja) | 1984-03-28 |
JPS6325380B2 JPS6325380B2 (ja) | 1988-05-25 |
Family
ID=15778336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57163669A Granted JPS5953949A (ja) | 1982-09-20 | 1982-09-20 | パトロ−ル方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5953949A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60155776A (ja) * | 1984-01-23 | 1985-08-15 | ヘキスト合成株式会社 | カチオン性非蓄積型洗濯糊 |
-
1982
- 1982-09-20 JP JP57163669A patent/JPS5953949A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60155776A (ja) * | 1984-01-23 | 1985-08-15 | ヘキスト合成株式会社 | カチオン性非蓄積型洗濯糊 |
Also Published As
Publication number | Publication date |
---|---|
JPS6325380B2 (ja) | 1988-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4598402A (en) | System for treatment of single bit error in buffer storage unit | |
JPS5953949A (ja) | パトロ−ル方式 | |
JP3098363B2 (ja) | 記憶装置 | |
JPH01309421A (ja) | 誤り訂正方式 | |
JPS6042506B2 (ja) | 記憶内容のエラ−訂正方式 | |
JP3484707B2 (ja) | 非同期データ転送制御装置 | |
JPS6269342A (ja) | 半導体デイスク装置 | |
JPH03191451A (ja) | エラー訂正方式 | |
JPS62197844A (ja) | デイスクキヤツシユ装置 | |
JPS6261974B2 (ja) | ||
JPS63271555A (ja) | 記憶制御方式 | |
JPS6125259A (ja) | 記憶装置の再書込制御方式 | |
JPH0588992A (ja) | メモリ制御方式 | |
JPH04145540A (ja) | インタフェースエラーチェック方式 | |
JPS62182952A (ja) | 磁気デイスク制御装置 | |
JPS6310378A (ja) | 周辺記憶装置 | |
JPS6286441A (ja) | デ−タトレ−ス方式 | |
JPH04149719A (ja) | 磁気ディスク制御装置 | |
JPS61282949A (ja) | メモリエラ−処理方式 | |
JPS6339061A (ja) | メモリエラ−に対する処理方式 | |
JPH05173899A (ja) | 情報処理装置 | |
JPH04153754A (ja) | 記憶制御方式 | |
JPH02178862A (ja) | 情報処理装置 | |
JPS6320643A (ja) | 誤り検出回路 | |
JPS63177240A (ja) | メモリ診断制御方式 |