JPH01309421A - 誤り訂正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するだめの手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作 （ｉ）正常動作時 （ｉｉ）２ビットエラー発生時 （ｉｉｉ）１回目の１ビツトエラー発生時（ｉｖ）再実
行時 ■、実施例のまとめ ■３発明の変形態様 発明の効果 〔概　要〕 誤り訂正符号を含むデータを読み出し、エラーが発生し
たときにエラー発生箇所を判別するようにした誤り訂正
方式に関し、 メモリエラーの誤検出を防止することを目的とし、 誤り訂正符号を含むデータを格納するメモリと、メモリ
から読基出したデータを格納するデータ保持手段と、デ
ータ保持手段に格納されたデータに基づいてエラー検出
を行なうエラー検出手段と、エラー検出手段でエラーを
検出したときに、データ保持手段に格納されたデータの
訂正を行ない、データ保持手段に訂正データを格納する
訂正手段と、エラー検出手段による検出結果に基づいて
エラー発生箇所の判別を行なう判別手段とを備え、エラ
ーが発生したときに、訂正手段でデータの訂正を行ない
、訂正データに関するエラーの有無によってエラー発生
箇所を判別するように構成する。

〔産業上の利用分野〕

本発明は、誤り訂正方式に関し、特に、誤り訂正符号を
含むデータを読み出し、エラーが発生したときにエラー
発生箇所を判別するようにした誤り訂正方式に関するも
のである。

〔従来の技術〕

近年、半導体技術の発達に伴い、計算機に使用する論理
素子の集積度の向上及び演算サイクル時間の短縮がもた
らされている。また、論理素子の機能の向上に伴って、
素子の部留まりの悪化あるいは素子の不良率の増加等の
問題を引き起こしている。

このような問題に対処するものとして、データに誤り訂
正符号（以後ＥＣＣと称する）を付加する方式がある。

例えば、メモリ等に格納するデータに誤り訂正符号（以
後ＥＣＣと称する）を付加しておいて、そのデータを読
み出したときにエラーの検証を行ない、エラーが発生し
たときにデータの訂正を行なう。

第４図に、読み出したデータを訂正するだめの従来例の
構成を示す。

回において、メモリ４１１から読み出したデータを訂正
するための訂正回路は、メモリ４１１に供給するデータ
を一時保持するライトデータランチ４６３と、メモリ４
１１から読み出したデータを一時保持するり−ドブ−ク
ラッチ４２１と、メモリ４１１に供給するアドレスデー
タを一時保持するアドレスラッチ４５３．エラーアドレ
スラッチ４５５と、データのＥＣＣ部分とそれ以外の部
分とを比較してエラー検出を行なうエラー検出部４３１
と、エラー検出部４３１の検出結果に応じた制御を行な
うエラー訂正制御部４４１と、データの訂正を行なうエ
ラー訂正部４４３と、２つのセレクタ４５’ｌ、４６１
とを備えている。

メモリ４１１にデータを格納する場合、先ず、セレクタ
４６１を介してライトデークラッチ４６３にＥＣＣを含
むデータを格納する。また、セレクタ４５１を介してア
ドレスラッチ４５３にアドレスデータを格納する。

次に、アドレスラッチ４５３に格納されたアドレスデー
タ及びライトデークラッチ４６３に格納されたデータが
メモリ４１１に供給され、メモリ４１１は、アドレスデ
ータで指定される格納場所にライトデークラッチ４６３
から供給されたデータを格納する。

第５図に、読み出したデータに対して誤り訂正を行なう
場合の動作手順を示す。

先ず、データを読み出してリードデークラッチ４２１に
格納する（ステップ５１１）。メモリ４１１へのデータ
格納動作と同様にして、アドレスラッチ４５３からメモ
リ４１１にアドレスデータを供給し、該当するデータを
読み出してリードデークラッチ４２１に格納する。

次に、エラー検出部４３１は、リードデータラッチ４２
１に格納されているリードデータ（ＥＣＣ以外のデータ
）とＥＣＣとを比較してエラー検出を行ない、検出結果
をエラー訂正制御部４４１に送る（ステップ５１２）。

エラー訂正制御部４４１ば、検出結果に応してリードデ
ータにエラーが有るか否かの判定を行なう（ステップ５
１３）。否定判断（エラー無しの場合）すると、以後ス
テップ５１１に戻って処理を繰り返す。

ステップ５１３で肯定判断（エラー有りの場合）すると
、エラー訂正制御部４４１は、エラー訂正部４４３にエ
ラー信号を送る。エラー信号を受は取るとエラー訂正部
４４３は、リードデークラッチ４２１に格納されたリー
ドデータ及びＥＣＣに応じて、リードデータの訂正を行
なう（ステップ５１４）。

次に、エラー訂正部４４３によって訂正したデータ（リ
ードデータ及びＥＣＣ）をメモリ４１１に書き込む（ス
テップ５１５）。エラーが発生したデータに対応するア
ドレスデータはエラーアドレスラッチ４５５に保持され
ており、セレクタ４５１を介してア［レスランチ４５３
にそのアドレスデータを格納する。また、エラー訂正部
４４３から出力される訂正後のデータを、セレクタ４６
１を介してライトデークラッチ４６３に格納する。

以後、アドレスランチ４５３に格納されたアドレスデー
タで指定される格納場所に、ライトデータラッチ４６３
に格納された訂正後のデータを格納する。

（発明が解決しようとする課題〕 ところで、上述した従来方式にあっては、メモリ４１１
以外の論理素子（リードデークラッチ４２１、エラー検
出部４３１等）に生した障害が原因でエラーが発生した
場合に、メモリエラー（メモリ４１１のハードウェア障
害あるいは格納データのソフトウェア障害）を誤検出し
てしまうという問題点があった。

例えば、メモリ４１１から読み出したデータが正常であ
っても、エラー検出部４３１によってエラーを誤検出し
たときにエラー訂正部４４３でデータの訂正を行ない、
訂正されたデータ（誤ったデータ）をメモリ４１１に再
格納してしまう。特に、最近では論理素子の集積度が上
がるにつれて、メモリ４１１以外の論理素子において障
害が発生する頻度も増加しており、データのエラーを訂
正すると共に、メモリ４１１以外の素子の障害に対処す
ることのできる誤り訂正方式が望まれていた。

本発明は、このような点にがんかので創作されたちので
あり、メモリエラーの誤検出を防止することができる誤
り訂正方式を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明の誤り訂正方式の原理ブロック図であ
る。

図において、メモリー１１は、誤り訂正符号を含むデー
タを格納する。

データ保持手段１２１は、メモリー１１から読み出した
データを格納する。

エラー検出手段１３１は、データ保持手段１２１に格納
されたデータに基づいてエラー検出を行なう。

訂正手段１４１ば、エラー検出手段１３１でエラーを検
出したときに、データ保持手段１２１に格納されたデー
タの訂正を行ない、データ保持手段１２１に訂正データ
を格納する。

判別手段１５１は、エラー検出手段１３１による検出結
果に基づいてエラー発生箇所の判別を行なう。

従って、全体として、データにエラーが発生したときに
、訂正手段１４１でデータの訂正を行なってデータ保持
手段１２１に格納し、エラー検出手段１３１で再度エラ
ー検出を行なうように構成されている。

〔作　用〕

メモリ１１１には誤り訂正符号を含むデータを格納する
。メモリ１１１からそのデータを読み出してデータ保持
手段１２１に格納し、エラー検出手段１３１はそのデー
タに基づいてエラー検出を行なう。

エラー検出手段１３１でエラーを検出すると訂正手段１
４１は、データ保持手段１２１に格納されているデータ
を訂正して、再度データ保持手段１２１に保持する。エ
ラー検出手段１３１ば、データ保持手段１２１に格繭さ
れた訂正データに基づいて再度エラー検出を行なう。

判別手段１５１は、エラー検出手段１３１による検出結
果に応じて、エラー発生箇所の判別を行なう。

本発明にあっては、データにエラーが発生したときに訂
正手段１４１で訂正を行なってデータ保持手段１２１に
格納し、再度エラー検出を行なった結果に応じてエラー
発生箇所を判別することができるので、メモリエラーの
誤検出を防止することができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の誤り訂正方式を適用した一実施例の
構成を示す。

ＬＵＵ’ｆＵと直１゛′との・心苅保 ここて、本発明の実施例と第１図との対応関係を示して
おく。

メモリ１１１は、制御記憶（以後Ｃ３と称する）２１１
に相当する。

データ保持手段１２１は、リートデークラッチ２２３に
相当する。

エラー検出手段１３１は、エラー検出部２３１゜エラー
訂正制′４１■部２５１に相当する。

訂正手段１４１は、エラー訂正部２４１に相当する。

判別手段１５１は、エラー訂正制御部２５１゜再実行フ
ラグ２５３に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

１−」１齋別ｐ」創に 第２図において、本発明の誤り訂正方式を適用したシス
テム（例えばコンピュータシステム）は、マイクロプロ
グラム及び対応するＥＣＣを格納するＣ３２１１と、読
み出したマイクロプログラムとＥＣＣとの比較を行なっ
てエラーを検出するエラー検出部２３１と、エラー検出
に伴う制御を行なうエラー訂正制御部２５１と、エラー
発生時にデータ（マイクロプログラム）の訂正を行なう
エラー訂正部２４１と、エラーの有無に応じたフラグを
格納する再実行フラグ２５３と、Ｃ３２１１に格納する
マイクロプログラム及びＥＣＣを保持するライトデーク
ラッチ２６３と、Ｃ３２１１から読み出したマイクロプ
ログラム及びＥＣＣを保持するり一ドデークラッチ２２
３と、Ｃ３２１１に供給するアドレスデータを保持する
アドレスラッチ２７３と、エラー発生時のアドレスデー
タを保持するエラーアドレスラッチ２７５と、２人力の
一方を選択して出力する３つのセレクタ２２１゜２６１
．２７１とを備えでいる。

セレクタ２７１の第１入力端子にはＣ３２１１のアドレ
ス端子を行なうためのアドレスデータが導入される。セ
レクタ２７１の出力端はアドレスラッチ２７３の入力端
に接続されており、アドレスラッチ２７３の出力端はＣ
３２１１のアドレス端子及びエラーアドレスラッチ２７
５の入力端に接続されている。エラーアドレスラッチ２
７５の出力端はセレクタ２７１の第２入力端子に接続さ
れている。

また、セレクタ２６１の第１入力端子にはＣ３２１１に
格納するライトデータ（マイクロプログラム及び対応し
たＥＣＣ）が導入される。セレクタ２６１の出力端はラ
イトデークラッチ２６３の入力端に接続されており、ラ
イトデークラッチ２６３の出力端はＣ３２１１のデータ
端子（入力側）に接続されている。

Ｃ３２１１のデータ端子（出力側）から出力されるデー
タ（マイクロプログラム、ＥＣＣ）は、セレクタ２２１
の第１入力端子に供給される。セレクタ２２１の出力端
はリートデークラッチ２２３の入力端に接続されており
、ソー１−データラッチ２２３の出力端はエラー検出部
２３１の入力端及びエラー訂正部２４１に接続されてい
る。

エラー検出部２３１は、リートデークラッチ２２３から
供給されるデータに基づいてエラー検出を行なう。検出
結果はエラー訂正制御部２５１に供給される。

エラー訂正制御部２５１は、再実行フラグ２５３及びエ
ラー訂正部２４１に接続されており、エラー検出部２３
］からの検出結果に応じて、再実行フラグ２５３のセッ
ト、リセットを行なうと共に、エラー訂正部２４１に指
示を送る。

尚、各ラッチ及び各セレクタにおいては、エラー訂正制
御部′２５１から送られてくる指示信号に応じて動作を
行なうものとし、図におけるエラー訂正制御部２５１と
の接続線は省略した。

Ｃ３２１１にライトデータ（マイクロプログラム、ＥＣ
Ｃ）の書込みを行なう場合、先ずライトデータラッチ２
６３は、セレクタ２６１を介して導入されたライトデー
タを保持し、それらはＣ３２１１のデータ端子（入力側
）に供給される。

また、アドレスラッチ２７３は、セレクタ２７１を介し
て導入されたアドレスデータを保持し、そのアドレスデ
ータばＣ３２１１のアドレス端子に供給される。

Ｃ３２１１は、アドレス端子に供給されたアドレスデー
タで指定される格納場所に、データ端子に供給されたラ
イトデータを格納する。

Ｃ３２１１に格納されたマイクロプログラムを読み出す
場合、先ずアドレスランチ２７３は、セレクタ２７１を
介して導入されたアドレスデータを保持し、そのアドレ
スデータはＣ３２１１のアドレス端子に供給される。

Ｃ３２１１は、供給されたアドレスデータによって指定
される場所に格納されているマイクロプログラム及びＥ
ＣＣを出力する。それらのデータはセレクタ２２１を介
してリードデータラッチ２２３に保持される。リードデ
ークラッチ２２３に保持されたマイクロプログラムは、
処理装置等（図示せず）に取り込まれて実行される。

皿−二り洛倒ＩＩ加備 次に、上述した本発明実施例の動作を説明する。

いま、マイクロプログラムに対応するＥＣＣとしては、
１ビットエラー訂正、２ビットエラー検出用の符号を考
えるものとし、実施例で検出するエラーは、１ビツトエ
ラーあるいは２ピツＩ・エラーの何れかであるものとす
る。

第３図に、実施例における動作手順を示す。

」±１正正常化苛 先ず、Ｃ３２１１からマイクロプログラム及びＦＣＣの
読出しを行なう（ステップ３１１）。読み出したこれら
のデータはり−ドブ−クラッチ２２３に保持する。

次に、エラー検出部２３１ば、読み出したデータのエラ
ー検出を行なう（ステップ３１２）。検出結果として、
エラー検出の有無、１ビツトエラーか２ビツトエラーか
等の情報がエラー訂正制御部２５１に送られる。

次に、エラー訂正制御部２５１は、再実行処理であるか
否かの判定を行なう（ステップ３１３）。

Ｃ３２１１から読み出したデータに対する１回目のエラ
ー検出処理のとき（再実行フラグ２５３がリセットされ
た状態のとき）は否定判断し、エラーが発生したか否か
の判定を行なう（ステップ３１４）。エラーを検出しな
かったときは否定判断する。

以後、ステップ３１１に戻って処理を繰り返す。

エラー訂正制御部２５１からアドレスラッチ２７３に指
示を送り、次のマイクロプログラムの読出しを行なう。

（ｉｉ　２ヒツトエラー　生■ ステップ３１４の判定で肯定判断（エラー発生の場合）
すると、次にエラー訂正制御部２５１は、発生したエラ
ーは２ピツ１〜エラーであるか否かの判定を行なう（ス
テップ３１５）。２ビツトエラーが発生したときは肯定
判断を行なう。

次に、エラー訂正制御部２５１はマイクロプログラムの
読出し処理を停止する（ステップ３１６）と共に、障害
発生の通知を行なって（ステップ３１７）、処理を終了
する。例えば、外部の処理装置８ 置に２ビツトエラー発生を示すためのエラー信号を送っ
たり、２ビツトエラー用の警告ランプを点灯させたりす
る。

１ｉ１１０　の１ヒツトエラー　生■、ステップ３１５
の判定で否定判断（２ピツＩ・エラーでない場合、つま
り１ビットエラーの場合）すると、次にエラー訂正制御
部２５１は、再実行フラグ２５３のセット（データ″１
”″の格納）を行なう（ステップ３１８）。

また、エラー訂正制御部２５１は、エラー訂正部２４１
に訂正指示を送り、エラー訂正部２４１はその指示に応
してマイクロプログラムの訂正を行なう（ステップ３１
９）。エラー訂正部２４１は、リードデークラッチ２２
３に保持されたマイクロプログラム及びＥＣＣを読み出
して、マイクロプログラムの中のエラーピットの訂正を
行なう。

次に、その訂正されたマイクロプログラム及び対応する
ＥＣＣをＣ３２１１に格納する（ステップ３２０）。セ
レクタ２７１を切り替えて、エラーアドレスラッチ２７
５に保持されたエラー発生時のアドレスデータをアドレ
スラッチ２７３に保持する。アドレスラッチ２７３に保
持されたアドレスデータはＣ３２１１のアドレス端子に
供給される。また、セレクタ２６１を切り替えて、訂正
後のマイクロプログラム及びＥＣＣをライトデータラッ
ヂ２６３に保ｌへする。ライ１−データラッチ２６３に
保持されたそれらのデータはＣ３２１１のデータ端子に
供給される。

また、セレクタ２２１を切り替えて、訂正後のマイクロ
プロクラム及びＥＣＣをリードデークラッチ２２３に保
持する（ステップ３２１）。

以後、ステップ３１２（エラー検出）に戻って処理を繰
り返す。

」立升再尖往時 ステップ３１３の判定で肯定判断（ステップ３１８にお
いて再実行フラグ２５３がセットされた場合）すると、
次にエラー訂正制御部２５１は、マイクロプログラムの
読出し処理を停止する（ステップ３２２）と共に、エラ
ーが発生したか否かの判定を行なう（ステップ３２３）
。

肯定判断するとエラー訂正制御部２５１は、Ｃ８２１１
に障害が発生したことを示すエラー信号を出力して（ス
テップ３２４）、処理を終了する。

また、ステップ３２４で否定判断すると、Ｃ８２１１以
外のセレクタ２２１．リードデークラッチ２２３．エラ
ー検出部２３１．エラー訂正部２４１の何れかに障害が
発生したことを示すエラー信号を出力して（ステップ３
２５）、処理を終了する。

■、　−乍Ｉのまとめ このように、Ｃ３２１１にマイクロプログラムと対応す
るＥＣＣ＆を格納しておき、Ｃ３２１１から読め出した
それらのデータをリートデータラッチ２２３に格納する
。エラー検出部２３１はそのデータのエラーを検出し、
データにエラーがないときは、Ｃ３２１１からのデータ
の読出しを絹ユ続する。

また、Ｃ３２１１から読み出したデータ（Ｃ８２１１か
らリードデークラッチ２２３に供給されたデータ）に１
ヒツトエラーがあったときは、エラー訂正部２４１でデ
ータの訂正を行ない、訂正データをＣ３２１１に書き込
むと共にリードデークラッチ２２３に保持する。

次に、リードデークラッチ２２３に保持された訂正デー
タに対してエラー検出を行ない、再度のエラーが発生し
た場合はＣ３２１１に障害があるものと判定し、再度の
エラーが発生しなかった場合はＣ３２１１以外の論理素
子に障害があるものと判定する。

尚、エラー検出部２３１で２ビツトエラーを検出した場
合は、データの訂正が不可能であり、上述の障害箇所判
別も不可能であるので、２ビツトエラーを外部に通知し
て処理を終了する。

従って、Ｃ３２１１から読み出したデータにエラーが発
生したときに、そのデータを訂正すると共に、再度その
訂正データに対してエラー検出を行なうことにより、エ
ラー発生の障害箇所を判定（Ｃ３２１］かそれ以外の論
理素子かの判定）できるので、メモリエラーの誤検出を
防止することがてきる。

］四【診態■ なお、上述した本発明の実施例にあっては、Ｃ８２１１
としてマイクロプログラムを格納する制御記憶を考えた
が、他のメモリ（ＲＯＭ、ＲＡＭ等）についても本発明
を適用することができる。

メモリとしてＲＯＭ等の読出し専用の素子を考えた場合
には、第３図におけるステップ３２０の処理（メモリの
書替え）を省略する。

また、実施例のＥＣＣとしては、１ビットエラー訂正、
２ビツトエラー検出のものを考えたが、対応するデータ
を訂正することができるものであれば何でもよい。

更に、「１．実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、データにエラーが発
生したときに訂正手段で訂正を行なってデータ保持手段
に格納し、再度エラー検出を行なった結果に応してエラ
ー発生個所を判別することができるので、メモリエラー
の誤検出を防止することができるので、実用的には極め
て有用である。

【図面の簡単な説明】

第１図は本発明の誤り訂正方式の原理ブロック図、第２
図は本発明の誤り訂正方式を適用した一実施例の構成図
、 第３図は実施例の動作説明図、 第４図は従来例の構成図、 第５図は従来例の動作説明図である。 図において、 １１１はメモリ、 １２１はデータ保持手段、 １３１はエラー検出手段、 １４１は訂正手段、 １５１は判別手段、 ２１１はＣ３， ２２１，２６１，２７１はセレクタ、 ２２３はリードデークラッチ、 ２３１はエラー検出部、 ２４１はエラー訂正部、 ２５１はエラー訂正制御部、 ２５３は再実行フラグ、 ２６３はライトデークラッチ、 ２７３はアドレスラッチ、 ２７５はエラーアドレスラッチである。 本を叩０Ｉ（ｆｉ理フパＤワク恥 第１図 了Ｐ土ス　　　　　　　遺買入み、 を才象）のｂ作浣６日図 第５図 を牟創Ｑ構吸図 第４図

Claims (1)

【特許請求の範囲】
1. （１）誤り訂正符号を含むデータを格納するメモリ（１
   １１）と、 前記メモリ（１１１）から読み出したデータを格納する
   データ保持手段（１２１）と、 前記データ保持手段（１２１）に格納されたデータに基
   づいてエラー検出を行なうエラー検出手段（１３１）と
   、 前記エラー検出手段（１３１）でエラーを検出したとき
   に、前記データ保持手段（１２１）に格納されたデータ
   の訂正を行ない、前記データ保持手段（１２１）に訂正
   データを格納する訂正手段（１４１）と、 前記エラー検出手段（１３１）による検出結果に基づい
   てエラー発生箇所の判別を行なう判別手段（１５１）と
   、 を備え、エラーが発生したときに、前記訂正手段（１４
   １）でデータの訂正を行ない、訂正データに関するエラ
   ーの有無によってエラー発生箇所を判別するように構成
   したことを特徴とする誤り訂正方式。