JPS5812342A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5812342A JPS5812342A JP11053781A JP11053781A JPS5812342A JP S5812342 A JPS5812342 A JP S5812342A JP 11053781 A JP11053781 A JP 11053781A JP 11053781 A JP11053781 A JP 11053781A JP S5812342 A JPS5812342 A JP S5812342A
- Authority
- JP
- Japan
- Prior art keywords
- coating agent
- resin
- semiconductor
- thin burrs
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 13
- 239000002689 soil Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 abstract description 25
- 239000011347 resin Substances 0.000 abstract description 25
- 238000000576 coating method Methods 0.000 abstract description 5
- 238000007664 blowing Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract 1
- 238000000465 moulding Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 240000007049 Juglans regia Species 0.000 description 1
- 235000009496 Juglans regia Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000009700 powder processing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000020234 walnut Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＠紘樹脂封止−造の半導体装置の製造方法に関する
ものである。
ものである。
従来の樹脂封止構造の牛導体装置社、その樹脂封止工Ｉ
ＩＫＴｈ％Ａて、ｊ１品素材寸法のパック中、あるいは
成形金製の寸法バラツキおよび摩耗等によって金瀝の上
置と下纜との＋ＩａＫさけることのできないすき間を生
じていた０従って、このすき間に樹脂が流れてしまい、
封止ｄ以外の不所望な個所に薄バリと呼ばれる不要樹脂
が付着し、ｊ１品品質の低下および付着した樹脂を取除
く丸めの面倒な工数を多く要してい九〇 本発明の目的は薄パリ付着の少ない半導体装置の製造方
法を提供することにあ〕、樹脂封止工程前においてリー
ドフレームの封止部以外に、あらかじｋｔ）：ｙ−ティ
ング剤を塗布することにょり、不用部分への樹脂の密着
、を防ぎ半導体製品の品質向上および薄パリを取除く作
業工数を低減せしめたものである。
ＩＫＴｈ％Ａて、ｊ１品素材寸法のパック中、あるいは
成形金製の寸法バラツキおよび摩耗等によって金瀝の上
置と下纜との＋ＩａＫさけることのできないすき間を生
じていた０従って、このすき間に樹脂が流れてしまい、
封止ｄ以外の不所望な個所に薄バリと呼ばれる不要樹脂
が付着し、ｊ１品品質の低下および付着した樹脂を取除
く丸めの面倒な工数を多く要してい九〇 本発明の目的は薄パリ付着の少ない半導体装置の製造方
法を提供することにあ〕、樹脂封止工程前においてリー
ドフレームの封止部以外に、あらかじｋｔ）：ｙ−ティ
ング剤を塗布することにょり、不用部分への樹脂の密着
、を防ぎ半導体製品の品質向上および薄パリを取除く作
業工数を低減せしめたものである。
以下図面を用−て本発明の詳細な説明する。
ｊｌ１図嬬９−すフレーム構体へのコーティング剤塗布
工程を示す一実施例である。液状のコーティング剤ｌの
中に樹脂封止前の半導体牛展品２を浸漬して、薄パリが
付着するであろう部分をコーティングをした後引上げ、
常温放置あるいは適尚な加熱を行なってコーティング剤
を乾燥する０コーテイング剤の塗布方法としては、この
他にハケ塗りあるいはデイスベンナ−を用いての部分的
塗布でもよい０この時使用するコーティング剤としては
、耐熱性が１７０℃以上かつ揮発成分が半導体テップに
害を与えないもの、更にチップモールド時の濃度で完全
硬化しないものを選ぶ必要がある。
工程を示す一実施例である。液状のコーティング剤ｌの
中に樹脂封止前の半導体牛展品２を浸漬して、薄パリが
付着するであろう部分をコーティングをした後引上げ、
常温放置あるいは適尚な加熱を行なってコーティング剤
を乾燥する０コーテイング剤の塗布方法としては、この
他にハケ塗りあるいはデイスベンナ−を用いての部分的
塗布でもよい０この時使用するコーティング剤としては
、耐熱性が１７０℃以上かつ揮発成分が半導体テップに
害を与えないもの、更にチップモールド時の濃度で完全
硬化しないものを選ぶ必要がある。
例えばシリコーン系のプリコート樹脂等が良い。
ま九塗布時の粘度は低くして、塗布膜厚は５０μ以下に
することが望ましい。これはそのコーティング剤の除去
の容易性を考慮してのことである。
することが望ましい。これはそのコーティング剤の除去
の容易性を考慮してのことである。
第２図は低圧成形用金型内にコーティング剤塗布乾燥後
のリードフレームを組込んでモールド樹脂（例えばエポ
キシ樹ｆｊＩ）を注入した状態における断面図である。
のリードフレームを組込んでモールド樹脂（例えばエポ
キシ樹ｆｊＩ）を注入した状態における断面図である。
樹脂封止部以外の薄バリ付着予想部がコーティングされ
ているリードフレーム２は位置決めをされて、封入金Ｗ
（下型）３に設置される。その状態で金型（上型）４と
（下型）３の型締めを行なった後、加熱して所定の温度
で溶融し九エポキシ樹脂５を金型３に彫られたランナー
６を通じてキャビティ７内に圧送光 し、そのまま金型
の温度で加熱硬化させて樹脂封止を完了させる。
ているリードフレーム２は位置決めをされて、封入金Ｗ
（下型）３に設置される。その状態で金型（上型）４と
（下型）３の型締めを行なった後、加熱して所定の温度
で溶融し九エポキシ樹脂５を金型３に彫られたランナー
６を通じてキャビティ７内に圧送光 し、そのまま金型
の温度で加熱硬化させて樹脂封止を完了させる。
このとき、リードフレーム２の厚さの寸法バラツキある
いは成形金型３．４の寸法バラツキ、あるいは摩耗等に
より生じるリードフレーム２と金型３．４との間のすき
間８に樹脂５が流れ出した状態で硬化し、リードフレー
ム２の上の薄パリとなる。
いは成形金型３．４の寸法バラツキ、あるいは摩耗等に
より生じるリードフレーム２と金型３．４との間のすき
間８に樹脂５が流れ出した状態で硬化し、リードフレー
ム２の上の薄パリとなる。
従来この薄パリは、リードフレーム上に直接密層してお
り、堆除くためにはくるみの粉を吹付ける等のパリ取り
工程が必要であり、光分な管理を行なわない場合半導体
製品に損傷を与え、＃ｉ！品の品質を悪くする危険があ
った。
り、堆除くためにはくるみの粉を吹付ける等のパリ取り
工程が必要であり、光分な管理を行なわない場合半導体
製品に損傷を与え、＃ｉ！品の品質を悪くする危険があ
った。
本実施例によれば、樹脂の薄パリは、あらかじめリード
フレーム上に塗布されたコーティング剤ｌに付着する。
フレーム上に塗布されたコーティング剤ｌに付着する。
しかし、通常コーティング剤と樹脂の密着性は非常に弱
く、高圧空気による吹き飛ばしによりほとんどの薄パリ
は容易にとれてしまう。またそれでも残った薄パリは、
半導体装置、段階における後工程のリート線切断あるい
はリード線の仕上処理として行なわれる早出鍍金工程で
自然に取９除かれてしまう。
く、高圧空気による吹き飛ばしによりほとんどの薄パリ
は容易にとれてしまう。またそれでも残った薄パリは、
半導体装置、段階における後工程のリート線切断あるい
はリード線の仕上処理として行なわれる早出鍍金工程で
自然に取９除かれてしまう。
すなわち１本発明の半導体装置の製造方法によれば、従
来樹脂封脂構造製品の問題となっていた樹脂の薄パリは
、半導体製品の品質に影響を与えない程度の力で取除く
ことが出来、外観も含めた製品の品質向上および、薄パ
リ処理工数をなくすことが可能となる０ なお本製造方法は半導体製品のリード線だけでなく放熱
板等樹脂封止外に露出している個所にはすべて適用出来
る０
来樹脂封脂構造製品の問題となっていた樹脂の薄パリは
、半導体製品の品質に影響を与えない程度の力で取除く
ことが出来、外観も含めた製品の品質向上および、薄パ
リ処理工数をなくすことが可能となる０ なお本製造方法は半導体製品のリード線だけでなく放熱
板等樹脂封止外に露出している個所にはすべて適用出来
る０
第１図は本発明におけるコーティング剤の塗布方法の一
例を示す工程図、第２１紘第１図によりコーティングを
施こしたリードフレームの樹脂封止工程における断面図
であるＯ １・・・・−コーティング剤、２・・・・・・樹脂封止
前半導体製品（リードフレーム）、３・・・・−成形金
型（下型）、４・・・・・・成形金型（上型）、５・・
・・−封入樹脂、６−・・・・ランナー、７・・・・・
・キャビティ、８・・・・・−リー第 １ 図 第２図
例を示す工程図、第２１紘第１図によりコーティングを
施こしたリードフレームの樹脂封止工程における断面図
であるＯ １・・・・−コーティング剤、２・・・・・・樹脂封止
前半導体製品（リードフレーム）、３・・・・−成形金
型（下型）、４・・・・・・成形金型（上型）、５・・
・・−封入樹脂、６−・・・・ランナー、７・・・・・
・キャビティ、８・・・・・−リー第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 樹脂封止構造の半導体装置の製造方法において。 樹脂対土工程以前に少なくとも封止部周辺の９−ドフレ
ーム上にコーティング剤を設ける工程を含むことを４Ｉ
黴とする半導体装置の製造方法〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053781A JPS5812342A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053781A JPS5812342A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812342A true JPS5812342A (ja) | 1983-01-24 |
Family
ID=14538319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11053781A Pending JPS5812342A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202021A (ja) * | 1989-01-31 | 1990-08-10 | Tokyo Electron Ltd | 処理方法 |
| JPH02216823A (ja) * | 1989-02-17 | 1990-08-29 | Tokyo Electron Ltd | 処理方法 |
-
1981
- 1981-07-15 JP JP11053781A patent/JPS5812342A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202021A (ja) * | 1989-01-31 | 1990-08-10 | Tokyo Electron Ltd | 処理方法 |
| JPH02216823A (ja) * | 1989-02-17 | 1990-08-29 | Tokyo Electron Ltd | 処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716849B2 (en) | Semiconductor device including one or more stiffening elements | |
| JP3199963B2 (ja) | 半導体装置の製造方法 | |
| US7288431B2 (en) | Molded stiffener for thin substrates | |
| JPS5812342A (ja) | 半導体装置の製造方法 | |
| JPS624862B2 (ja) | ||
| JPH0246134B2 (ja) | ||
| JP3444747B2 (ja) | 電子部品の樹脂封止成形方法 | |
| JPS61283134A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH05335442A (ja) | 半導体装置の樹脂モールド方法 | |
| JPS5933838A (ja) | 半導体樹脂封止用金型装置 | |
| JPS61113240A (ja) | 電子部品の封止方法 | |
| JPS6332942A (ja) | 樹脂封止方法 | |
| JP3358313B2 (ja) | リードフレームの製造方法 | |
| JP2820055B2 (ja) | 樹脂封入装置 | |
| JPH05162175A (ja) | 樹脂封止用金型装置 | |
| JPH04199661A (ja) | 半導体装置の製造方法 | |
| JPH021368B2 (ja) | ||
| JPS60142548A (ja) | 半導体装置の製造方法 | |
| JPH0645375A (ja) | 半導体装置及びその製造方法 | |
| JPS5873125A (ja) | 電子部品の粉体塗装方法 | |
| JPH01261853A (ja) | 半導体装置 | |
| KR920015524A (ko) | 성형 화합물에 대한 접착력을 개선하기 위한 집적 회로 다이 및 리드 프레임에 물질을 인가하는 방법 및 장치 | |
| JPS61113242A (ja) | 電子部品の封止方法 | |
| JPH02191350A (ja) | 半導体装置の製造方法 | |
| JPH05144858A (ja) | 半導体の封止方法 |