JPS60142548A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60142548A JPS60142548A JP58246755A JP24675583A JPS60142548A JP S60142548 A JPS60142548 A JP S60142548A JP 58246755 A JP58246755 A JP 58246755A JP 24675583 A JP24675583 A JP 24675583A JP S60142548 A JPS60142548 A JP S60142548A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- heat radiating
- radiating plate
- thin
- bottom face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、半導体チップを固着した放熱板の該固着面の
反対側の底面を封止樹脂面より露出させた構造の樹脂封
止半導体装置の製造方法に関する。
反対側の底面を封止樹脂面より露出させた構造の樹脂封
止半導体装置の製造方法に関する。
口、従来技術
tJJ1図は従来の方法にて製造された樹脂封止直後の
半導体装置の断面図である。第1図において、1は半導
体チップで、リード端子3と4との間には金属細綴5で
もってボンディング接続されている。チップ1の固着さ
れたコレクタ放熱板2の底面2aは、露出し丸形で封止
樹脂6により封止されている。しかし、この樹脂封止工
程において、製品素材のばらつき、または、成形金型寸
法のばらつき、および摩耗などにより、放熱板20紙面
2aと金屋との間にすき間が生じ、このすぎi?dlに
樹脂が流れてしまい、底面2aに薄パリと称される不要
な樹脂6aが付着し、製品の放熱効呆を悲くするという
欠点があった。そのため、この薄パリを取除く必要があ
り、取除きのために余分の工数を必要とするばかりか、
この薄パリ除去の際に、充分な工程管理がなされないと
、製品に損イ15を与え、製品の品質を悪くするという
欠点があった。
半導体装置の断面図である。第1図において、1は半導
体チップで、リード端子3と4との間には金属細綴5で
もってボンディング接続されている。チップ1の固着さ
れたコレクタ放熱板2の底面2aは、露出し丸形で封止
樹脂6により封止されている。しかし、この樹脂封止工
程において、製品素材のばらつき、または、成形金型寸
法のばらつき、および摩耗などにより、放熱板20紙面
2aと金屋との間にすき間が生じ、このすぎi?dlに
樹脂が流れてしまい、底面2aに薄パリと称される不要
な樹脂6aが付着し、製品の放熱効呆を悲くするという
欠点があった。そのため、この薄パリを取除く必要があ
り、取除きのために余分の工数を必要とするばかりか、
この薄パリ除去の際に、充分な工程管理がなされないと
、製品に損イ15を与え、製品の品質を悪くするという
欠点があった。
ハ0発明の目的
本発明の目的は、上記の放熱板底面に付着する薄バリを
容易に取除くことができ、よって、薄パリ除去における
製品損傷などがなく、かつ、薄バリ除去工数が著しく低
減される半導体装置の製造方法を提供するにある。
容易に取除くことができ、よって、薄パリ除去における
製品損傷などがなく、かつ、薄バリ除去工数が著しく低
減される半導体装置の製造方法を提供するにある。
二1発明の構成
本発明によれば、放熱板に固着された半導体チップの樹
脂封止前に、前記放熱板の底面に予じめコーティング剤
を塗布する工程を含む半導体装置の製造方法が得られろ
。
脂封止前に、前記放熱板の底面に予じめコーティング剤
を塗布する工程を含む半導体装置の製造方法が得られろ
。
ボ、実施例
つぎに本発明を実tA例により鮨、明する。
第2図は本発明の一実施61jにおける樹脂封止、前の
半導体装置の平面図である。リードフレーム11のコレ
クタ放熱板2の上に、半導体チップ1が載置固着され、
リード端子3と4との間に、金属細線5によりボンディ
ング接続されている。なお、放熱板20チツプ1の固着
面の反対側の底面部には、図示されていないが、液状の
コーティング剤をコーティングしている。コーティング
方法は、刷毛で塗る。コーティング剤としては、耐熱性
が170℃以上、かつ、揮発成分が半導体チップ1に有
害と1よらないもので、さらに、モールド時の温度で完
全硬化もないものを選ぶ。例えば、シリコ−/系のグリ
コート樹脂などが良い。
半導体装置の平面図である。リードフレーム11のコレ
クタ放熱板2の上に、半導体チップ1が載置固着され、
リード端子3と4との間に、金属細線5によりボンディ
ング接続されている。なお、放熱板20チツプ1の固着
面の反対側の底面部には、図示されていないが、液状の
コーティング剤をコーティングしている。コーティング
方法は、刷毛で塗る。コーティング剤としては、耐熱性
が170℃以上、かつ、揮発成分が半導体チップ1に有
害と1よらないもので、さらに、モールド時の温度で完
全硬化もないものを選ぶ。例えば、シリコ−/系のグリ
コート樹脂などが良い。
環3図は、第2図の状態から、樹脂によって封止された
直後の状態を示す断面図である。第3図、において、金
型8と放熱板2とのすき間に樹脂が流れ込み、薄バリ5
aが生じている。しかし、放熱板2の底面にシリコー
ン系のプリコート樹脂7が塗布されているので、薄バリ
6aのプリコート樹脂7へ付着する可能性は極めて低く
、また、例え付着しても付着力は極めて弱く容易に取れ
てしまう。さらに、残った薄パリは半導体装置段階にお
ける後工程のリードフレームのリード端子切断、または
リード端子の仕上処理として行われる半田メッキ工程で
自然に取除かれてしまう。
直後の状態を示す断面図である。第3図、において、金
型8と放熱板2とのすき間に樹脂が流れ込み、薄バリ5
aが生じている。しかし、放熱板2の底面にシリコー
ン系のプリコート樹脂7が塗布されているので、薄バリ
6aのプリコート樹脂7へ付着する可能性は極めて低く
、また、例え付着しても付着力は極めて弱く容易に取れ
てしまう。さらに、残った薄パリは半導体装置段階にお
ける後工程のリードフレームのリード端子切断、または
リード端子の仕上処理として行われる半田メッキ工程で
自然に取除かれてしまう。
ホ1発明の効果
上述のとおり、本発明方法忙よれば、従来の樹脂封止構
造半導体装置で問題となっていた樹脂の薄パリは、半導
体装置にKtJfiゆ品質的悪影響なしに簡単に取除く
ことができ、外観的にも何らの問題のない半導体装置が
、少ない工数で製造するとが可能にされるという効果が
得られる。
造半導体装置で問題となっていた樹脂の薄パリは、半導
体装置にKtJfiゆ品質的悪影響なしに簡単に取除く
ことができ、外観的にも何らの問題のない半導体装置が
、少ない工数で製造するとが可能にされるという効果が
得られる。
第1図は従来の方法により製造された樹脂封止半導体装
置の樹脂封止工程後の断面図、第2図は本発明の一実施
例に係る樹脂封止前の状態を示す平面図、第3図は第2
図の状態から樹脂封止した直後の半導体装置の断面図で
ある。 1・・・・・・半導体チップ、2・・・・・・放熱板、
2a・・・・・・放熱板底部、3,4・・・・・・リー
ド端子、5・・・・・・金属細線、6・・・・・・封止
樹脂、6a・・・・・・樹脂の薄パリ、7・・・・・・
プリコート樹脂、8・・・・・・金型。
置の樹脂封止工程後の断面図、第2図は本発明の一実施
例に係る樹脂封止前の状態を示す平面図、第3図は第2
図の状態から樹脂封止した直後の半導体装置の断面図で
ある。 1・・・・・・半導体チップ、2・・・・・・放熱板、
2a・・・・・・放熱板底部、3,4・・・・・・リー
ド端子、5・・・・・・金属細線、6・・・・・・封止
樹脂、6a・・・・・・樹脂の薄パリ、7・・・・・・
プリコート樹脂、8・・・・・・金型。
Claims (1)
- 半導体チップが固着された放熱板の一部が封止樹脂面よ
り一部露出されている11力旨封止半導体装置の製造方
法において、前記樹脂封止前に、前記放熱板の底面に予
じめコーティング剤を塗布する工程を含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246755A JPS60142548A (ja) | 1983-12-29 | 1983-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246755A JPS60142548A (ja) | 1983-12-29 | 1983-12-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60142548A true JPS60142548A (ja) | 1985-07-27 |
Family
ID=17153171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58246755A Pending JPS60142548A (ja) | 1983-12-29 | 1983-12-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60142548A (ja) |
-
1983
- 1983-12-29 JP JP58246755A patent/JPS60142548A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6083775A (en) | Method of encapsulating a chip | |
JP2002118081A5 (ja) | ||
US6613607B2 (en) | Method for manufacturing encapsulated electronic components, particularly integrated circuits | |
CN1106689C (zh) | 半导体封装引线去边方法 | |
JP2001044229A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS60142548A (ja) | 半導体装置の製造方法 | |
JPH02209739A (ja) | 半導体装置の製造方法 | |
JPH07254622A (ja) | 半導体装置とその製造方法 | |
JP2686240B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
JPS6214698Y2 (ja) | ||
TWI646707B (zh) | 一種去除半導體塑封製程中所產生毛邊的方法 | |
JP3444747B2 (ja) | 電子部品の樹脂封止成形方法 | |
JPH05315540A (ja) | 半導体装置 | |
JPH0442547A (ja) | プリント基板への部品搭載方法 | |
JPH0256958A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS616847A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS5812342A (ja) | 半導体装置の製造方法 | |
JPS6332942A (ja) | 樹脂封止方法 | |
JPH0251259A (ja) | 半導体装置およびその製造方法 | |
TW495942B (en) | Semiconductor packaging device of chip base with opening and its manufacturing method | |
JPS63120694A (ja) | 半導体装置の製造方法 | |
JPH08124950A (ja) | 半導体装置の製造方法 | |
JPH06260578A (ja) | 半導体装置用リードフレーム | |
JPH0660146U (ja) | 半導体チップの樹脂封止装置 |