JPS58101360A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS58101360A
JPS58101360A JP20015881A JP20015881A JPS58101360A JP S58101360 A JPS58101360 A JP S58101360A JP 20015881 A JP20015881 A JP 20015881A JP 20015881 A JP20015881 A JP 20015881A JP S58101360 A JPS58101360 A JP S58101360A
Authority
JP
Japan
Prior art keywords
interruption
central processing
cpus
interrupt
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20015881A
Other languages
English (en)
Other versions
JPS6326421B2 (ja
Inventor
Mitsuru Kitazawa
北澤　満
Shuji Miki
三木　修次
Kazuyuki Masuo
増尾　和行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP20015881A priority Critical patent/JPS58101360A/ja
Publication of JPS58101360A publication Critical patent/JPS58101360A/ja
Publication of JPS6326421B2 publication Critical patent/JPS6326421B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、複数の中央処理装置で構成されるデータ処理
装置に関するものである。
従来相手中央処理装置との通信を行な５時には、相手中
央処理装置の記憶装置の特定番地に通信内容をあらかじ
め格納しておき、相手中央処理装置の割込レジスタの所
定のビットへ命令により＠１”を書き込む。一方、鋏割
込レジスタの所定のビットへ”１″を書き区まれた中央
処理装置では割込レジスタの所定のビットが１１″であ
ることを知って前記の特定番地の内容を読み出すことに
より通信内容を知る。
ところが、複数の中央処理装置で構成されたデータ処理
装置では、１台の中央処理装置から他の複数の中央処理
装置への同一内容の通信を行なう際に他の複数の中央処
理装置数に勢しい回数だけ諌命令を実行しなければなら
ない欠点がある。しかも他の複数の中央処理装置の内で
最初の通信と最後の通信間に時差が生じ、この時差を吸
収するために繁雑なプログラムを組む欠点もある。
本発明の目的は、他の複数の中央処理装置への通信に幽
りプログラムを簡略化する通信手段を提供することにあ
る。
本発明では、１命令で１台の中央処理装置から他の複数
の中央処理装置への同時割込を行な５手段を設け、前述
の目的を達成するものである。
以下図面により実施例を説明する。図は本発明のデータ
処理装置を示したものである。１１〜１ｎは中央処理装
置、２１〜２ｎは他中央処理装置への割込起動回路、　
５１〜釦は割込起動信号線、４１−ｎは自装置に対する
割込起動禁止信号線、　８１〜ｉはゲート、４１〜釦は
割込レジスタ、７１〜７ｎは他装置からの割込起動を識
別するための割込レジスタの特定ビット、８１〜軸は割
込レジスタの特定ビット７１〜７ｎ　ＩＩＣ’″１′″
が設定されたことにより起動される割込処理部である。
ここで、−例として中央処理装置１１かう他の中央処理
装置１２．４ｆｌＫ同時割込をかける場合の動作を説明
する。
まず中央処理装置１１で割込起動回路２１を起動する命
令を実行する。この結果割込起動回路２１が起動され、
割込起動信号線ｓ１の信号は割込起動禁止信号線４１の
信号によりゲート５１で自装置の割込レジスタ６１への
”１”の設定は禁示されるとともに他の中央処理装置１
ト１ｎへはゲート５２−５−６ｎを介して割込レジスタ
６　Ｎｎの特定ビット７　ドアＩＩへ＠１”を設定する
。他の中央処理装置１２〜１ｎの割込処理部■１ａは割
込レジスタ４　）−６０の特定ビット７トー７Ｗ＆へ′
″１′が設定されたことにより割込処理を実行する。
このようにして中央処理装置１１から他の中央処理装置
１　）−Ｉ　ｎへの同時割込が実行される。同時割込後
の各中央処理装置の動作は従来技術と同じである。また
中央処理装置１１．１ト１ｎへの同時割込も同様に説明
できる。
以上述べたように本発明を実施することにより、１命令
で１台の中央処理装置から他の複数の中央処理装置への
同時割込が可能となり、プログラムが簡略化できる効果
を有するものである。
【図面の簡単な説明】
図は本発明によるデータ処理装置の一実施例のプルツク
図である。 １１〜１ｎ−・中央処理装置 ２１〜１ｍ・・・割込起動回路 ５１〜釦−割込起動信号線 ４ｌ−４ｎ　・・・割込起動禁止信号線５１〜釦−・・
グー）　　　　４１Ｓ４１１−割込レジスタフ１〜７ｎ
　・・・特定ビット　８ｌ−８ｎ　・・・割込処理部代
理人弁理＋　麿　１）飼　−

Claims (1)

    【特許請求の範囲】
  1. 複数の中央処理装置で構成されるデータ処理装置におい
    て、命令により１台の中央処理装置から、他の中央処理
    装置への割込を同時に行なう手段を有することを特徴と
    するデータ処理装置。
JP20015881A 1981-12-14 1981-12-14 デ−タ処理装置 Granted JPS58101360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20015881A JPS58101360A (ja) 1981-12-14 1981-12-14 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20015881A JPS58101360A (ja) 1981-12-14 1981-12-14 デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS58101360A true JPS58101360A (ja) 1983-06-16
JPS6326421B2 JPS6326421B2 (ja) 1988-05-30

Family

ID=16419748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20015881A Granted JPS58101360A (ja) 1981-12-14 1981-12-14 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS58101360A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121468A (ja) * 1982-01-13 1983-07-19 Matsushita Electric Ind Co Ltd マルチプロセツサ装置
JPS6081648A (ja) * 1983-10-11 1985-05-09 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置
JPH0318958A (ja) * 1989-06-15 1991-01-28 Nec Corp マルチプロセッサシステム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100867U (ja) * 1989-01-31 1990-08-10

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153021A (en) * 1979-05-16 1980-11-28 Hitachi Ltd Data transfer system of multiprocessor system
JPS57152066A (en) * 1981-03-16 1982-09-20 Tokyo Electric Co Ltd Opu communication system in multi-opu system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153021A (en) * 1979-05-16 1980-11-28 Hitachi Ltd Data transfer system of multiprocessor system
JPS57152066A (en) * 1981-03-16 1982-09-20 Tokyo Electric Co Ltd Opu communication system in multi-opu system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121468A (ja) * 1982-01-13 1983-07-19 Matsushita Electric Ind Co Ltd マルチプロセツサ装置
JPS6081648A (ja) * 1983-10-11 1985-05-09 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置
JPH0318958A (ja) * 1989-06-15 1991-01-28 Nec Corp マルチプロセッサシステム

Also Published As

Publication number Publication date
JPS6326421B2 (ja) 1988-05-30

Similar Documents

Publication Publication Date Title
US4737932A (en) Processor
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR970012145A (ko) 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법
JPH0221018B2 (ja)
KR900016866A (ko) 데이타 처리 시스템
US4835684A (en) Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus
GB1373828A (en) Data processing systems
US5003468A (en) Guest machine execution control system for virutal machine system
JPS58101360A (ja) デ−タ処理装置
US5586336A (en) Microcomputer capable of monitoring internal resources from external
JPH01305460A (ja) プロセッサ間通信方式
JP2632859B2 (ja) メモリアクセス制御回路
JPS60134956A (ja) 情報処理システム
JP2657947B2 (ja) データ処理装置
JPH0426913Y2 (ja)
KR100336743B1 (ko) 데이터처리회로
JP2558902B2 (ja) 半導体集積回路装置
JPH0370816B2 (ja)
JPS63132362A (ja) コマンド動作制御方式
JPS5942331B2 (ja) プロセツサソウチノセイギヨホウシキ
JPS6149695B2 (ja)
JPH05334234A (ja) 高速ｄｍａ転送装置
JPS60230238A (ja) マイクロプログラム制御装置
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
JPS61183764A (ja) ダイレクトメモリアクセス制御方式