CN108054137B - 金属互连结构及其制作方法 - Google Patents

金属互连结构及其制作方法 Download PDF

Info

Publication number
CN108054137B
CN108054137B CN201711243083.7A CN201711243083A CN108054137B CN 108054137 B CN108054137 B CN 108054137B CN 201711243083 A CN201711243083 A CN 201711243083A CN 108054137 B CN108054137 B CN 108054137B
Authority
CN
China
Prior art keywords
layer
hole
aluminum
metal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711243083.7A
Other languages
English (en)
Other versions
CN108054137A (zh
Inventor
王贺莹
黄冠群
陈广龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711243083.7A priority Critical patent/CN108054137B/zh
Publication of CN108054137A publication Critical patent/CN108054137A/zh
Application granted granted Critical
Publication of CN108054137B publication Critical patent/CN108054137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属互连结构及其制作方法，在一衬底上形成有至少一层金属互连层，在所述金属互连层上形成介质层，对所述介质层进行刻蚀形成通孔，在所述通孔中填充金属形成通孔结构，在所述介质层及通孔结构上形成铝衬垫层。本发明中铝衬垫层既可以作为衬垫又可以作为顶层金属层，省去顶层金属层和再分布通孔层，精简了工艺流程，降低了生产成本。同时铝衬垫层厚度的降低，减少了铝衬垫表面须状缺陷，减小对后续工艺的影响。

Description

金属互连结构及其制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属互连结构及其制作方法。
背景技术
在半导体后段工艺中，可根据不同需要在半导体衬底上设置多层金属互连结构，每层金属互连结构包括金属互连线和绝缘层，在绝缘层内形成沟槽和通孔，然后在所述沟槽和通孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。然后在上述结构的基础上沉积铝衬垫，顶层互连结构与铝衬垫键合，为后续的封装制程作准备。
现有金属互连结构中，顶层金属层102通过填铝的再分布通孔层103与铝衬垫层104连接，与前层金属互连层100的连接则通过通孔结构101实现。结构如图1所示。其过程包括以下步骤：
1.提供一衬底，所述衬底上形成有至少一层金属互连层100，在所述金属互连层上依次形成第一刻蚀终止层110、第一绝缘层120、第二刻蚀终止层130和第二绝缘层140。所述金属互连层100(图1中未全示)包括介质层与形成于所述介质层中的金属层；
2.采用光罩掩膜技术，依次刻蚀第二绝缘层140、第二刻蚀终止层130、第一绝缘层120和第一刻蚀终止层110，至显露出前层金属互连层100中的金属层，形成金属通孔和金属沟槽；
3.在所述金属通孔和金属沟槽中填入金属铜，并采用化学机械研磨(CMP)进行平坦化，使所述填铜的金属沟槽的上表面与所述第二绝缘层140的上表面平齐，形成通孔结构101和顶层金属层102；
4.在所述顶层金属层102和第二绝缘层140上依次形成第三刻蚀终止层150和第三绝缘层160；
5.采用光罩掩膜技术，依次刻蚀第三绝缘层160和第三刻蚀终止层150，形成再分布通孔；
6.在所述再分布通孔和第三绝缘层上沉积铝层，形成再分布通孔层103；
7.采用光罩掩膜技术，在所述铝层上刻蚀形成铝衬垫层104。
上述金属互连工艺中，在步骤2，5，7中都用到光罩掩膜技术，工艺流程繁琐，同时由于铝作为衬垫使用，其关键尺寸较大，铝沉积的厚度也较厚。铝衬垫越厚，铝衬垫的应力也就越大，沉积铝衬垫后，在铝衬垫表面须状缺陷(whisker defect)也会加剧，须状缺陷的尺寸足够大时，会导致相邻铝衬垫短路，而且在后续金属化图形蚀刻工艺过程中，导致蚀刻不干净，影响良率。
发明内容
为解决上述问题，本发明提供一种金属互连结构的制作方法，具体步骤如下：
S01：提供一衬底，所述衬底上形成有至少一层金属互连层，在所述金属互连层上形成介质层；
S02：对所述介质层进行刻蚀形成通孔，在所述通孔中填充金属形成通孔结构；
S03：在所述介质层及通孔结构上形成铝衬垫层。
进一步的，步骤S01中所述介质层包括刻蚀终止层和绝缘层。
进一步的，步骤S02中在所述通孔中填充金属，所述金属为金属铜或含铜金属。
进一步的，步骤S02中在所述通孔填充金属后，进行化学机械研磨。
进一步的，步骤S02中所述通孔暴露出所述金属互连层。
进一步的，步骤S02中所述衬底包含第一区域与第二区域，在所述第一区域内形成介质层、通孔、通孔结构以及铝衬垫层的同时，在所述第二区域内也同样形成介质层、通孔、通孔结构以及铝衬垫层。
进一步的，步骤S02中所述第二区域内的通孔的最大直径大于所述第一区域内的通孔的最大直径。
进一步的，步骤S02中所述第一区域内的通孔结构的上表面与所述介质层的上表面平齐，所述第二区域内的通孔结构的上表面低于所述介质层的上表面。
进一步的，步骤S03中形成所述铝衬垫层的步骤包括：
在所述介质层与通孔结构上形成铝层；
所述第二区域内的铝衬垫层具有一凹陷，将所述凹陷作为对准标记；
通过所述对准标记对所述第一区域内的铝层进行刻蚀，形成铝衬垫层。
进一步的，步骤S03中所述铝衬垫层的厚度为100nm-900nm，通过降低铝衬垫层的厚度，进而降低关键尺寸，使铝衬垫层可用于布线，实现顶层金属层的功能。
相应的，本发明提供一种金属互连结构，采用上述的金属互连结构的制作方法制作而成，包括：
一衬底，形成于衬底内的至少一层金属互连层；
形成于所述金属互连层上的介质层；
形成于所述介质层内的通孔结构；
形成于所述介质层与通孔结构上的铝衬垫层。
综上所述，本发明提供一种金属互连结构及其制作方法，在一衬底上形成有至少一层金属互连层，在所述金属互连层上形成介质层，对所述介质层进行刻蚀形成通孔，在所述通孔中填充金属形成通孔结构，在所述介质层及通孔结构上形成铝衬垫层。本发明中铝衬垫层既可以作为衬垫又可以作为顶层金属层，省去顶层金属层和再分布通孔层，精简了工艺流程，降低了生产成本。
进一步的，相比现有技术，本发明中铝衬垫层厚度降低，由此减少了铝衬垫层表面的须状缺陷，减小对后续工艺的影响。
附图说明
图1为现有技术制作的金属互联结构的剖面结构示意图；
图2为本发明一实施例所提供的金属互连结构的制作方法的流程图；
图3为本发明一实施例所提供的金属互连结构的剖面结构示意图；
图4为现有技术第二区域内对准标记处剖面示意图；
图5为本发明未实现铜凹陷前第二区域内对准标记处剖面示意图；
图6为本发明实现铜凹陷后第二区域内对准标记处剖面示意图。
具体实施方式
正如背景技术所述，现有金属互连结构制作方法，工艺流程繁琐，同时由于铝作为衬垫使用，其关键尺寸较大，铝沉积的厚度也较厚，在铝衬垫表面须状缺陷(whiskerdefect)也会加剧，须状缺陷的尺寸足够大时，会导致相邻铝衬垫短路，而且在后续金属化图形蚀刻工艺过程中，导致蚀刻不干净，影响良率。
考虑到金属铝也可以作为金属连线，并且在一定线宽下展现了优良的性能，故在金属互连结构中铝衬垫层既可以作为衬垫又可以作为顶层金属层。
本发明提供一种金属互连结构制作方法，将铝衬垫层作为衬垫和顶层金属层，省去顶层金属层和再分布通孔层，精简了工艺流程，降低了生产成本，同时铝衬垫层厚度的降低，减少了铝衬垫表面须状缺陷，减小对后续工艺的影响。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2为本发明一实施例所提供的金属互连结构的制作方法的流程图，图3本发明一实施例所提供的金属互连结构的剖面结构示意图，
如图2所示，本发明提出一种金属互连结构的制作方法，包括以下步骤：
S01：提供一衬底，所述衬底上形成有至少一层金属互连层，在所述金属互连层上形成介质层；
S02：对所述介质层进行刻蚀形成通孔，在所述通孔中填充金属形成通孔结构；
S03：在所述介质层及通孔结构上形成铝衬垫层。
下面将参考图2与图3详细说明上述方法的具体步骤。
在步骤S01中，提供一衬底，所述衬底上形成有至少一层金属互连层300，在所述金属互连层300上形成介质层。
所述衬底可以为硅衬底，也可以为其它适合半导体材料制作的衬底，例如可以为锗衬底或锗硅衬底等，图3中未显示。所述衬底上可以形成有各类半导体结构，例如有源半导体器件和无源半导体器件等。
所述衬底上形成至少一层金属互连层，制造所述金属互连层的方法为本领域技术人员所熟知，在此不再赘述。图3中只示出了一层金属互连层300，所述金属互连层300包括介质层与形成于所述介质层中的金属层。
在所述金属互连层300上形成介质层，所述介质层包括刻蚀终止层310和绝缘层320。通常上层的绝缘层320的厚度较厚，下层的刻蚀终止层310的厚度较薄。本实施例中，所述刻蚀终止层310优选为氮化硅，所述绝缘层320优选为氧化硅。
在步骤S02中，对所述介质层进行刻蚀形成通孔，在所述通孔中填充金属形成通孔结构301。
首先，在所述绝缘层320上形成光刻胶层，对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层，暴露出预定形成通孔的位置处的绝缘层320，然后，以所述图形化的光刻胶层为掩膜，对所述绝缘层320进行刻蚀直至刻蚀终止层310，继续刻蚀刻蚀终止层310直至露出所述金属互连层300，具体的，暴露出所述金属互连层300中的金属层，最后通过灰化工艺去除光刻胶层，形成通孔。
然后，在所述通孔中通过电镀铜的方法填入金属铜，并采用化学机械研磨进行平坦化，形成通孔结构301。
在步骤S03中，在所述介质层及通孔结构301上形成铝衬垫层302。
首先在绝缘层320和通孔结构301上沉积一层薄的金属铝层，在所述金属铝层上形成光刻胶层，对所述光刻胶进行曝光与显影，暴露金属铝层，形成图形化的光刻胶层，然后以所述图形化的光刻胶层进行掩膜，对所述金属铝层进行刻蚀，形成铝衬垫层302。
其中，所述铝衬垫层302的厚度为100nm-900nm，通过降低铝衬垫层的厚度，进而降低关键尺寸，使铝衬垫层可用于布线，实现顶层金属层的功能。优选的，所述铝衬垫层302依次包括位于绝缘层320及通孔结构301上的下层防扩散层、铝层和上层抗反射层，可按现有技术方法制作，在此不再赘述。
本发明的工艺开发的难点在于铝衬垫光刻工艺过程中对通孔的对准。现有工艺一般采用衬底另一区域内的对准标记来实现铝衬垫光刻工艺中对通孔的对准，即所述衬底包括两个区域，第一区域是芯片区域，第二区域是对准标记区域，在所述第一区域内形成介质层、通孔、通孔结构以及铝衬垫层的同时(如上所述)，在所述第二区域内也同样形成介质层、通孔、通孔结构以及铝衬垫层，并在第二区域内形成对准标记来实现第一区内的光刻工艺。所述对准标记并不属于电路设计的布线区域，不涉及金属之间的连接，它只是一个辅助光刻工艺的标记，与前层金属的连接性也不作要求。
图4是现有工艺位于第二区域内的对准标记(Alignment Mark)处的示意图，由于现有工艺金属互连结构中，具有再分布通孔层401，在介质层400和再分布通孔层401上沉积铝层402时，会在再分布通孔层401处形成铝凹陷。在进行铝衬垫光刻工艺过程，可以通过对准标记处的铝凹陷来进行对准，而在本发明的制作方法中，由于通孔已被铜填满磨平，在介质层500和通孔结构501上沉积铝层502后，通孔结构501上的铝层502和其他区域一样，都是平的，如图5所示，因而在进行铝衬垫层光刻工艺过程，对准标记很难被找到，造成光刻时对准困难，后续步骤将无法进行。
为了解决上述问题，本发明利用了铜研磨工艺中常见的铜凹陷(copperdishing)现象。铜凹陷对于正常的工艺过程来说是一种工艺缺陷，会引起两层金属(金属与通孔)之间的接触性下降，引起连接性问题，所以在工艺中是要尽量避免的。本发明所用的制作方法，正好可以利用这一现象，将对准标记处的铜凹陷尽量做大，使得在铝沉积上去之后可以形成凹陷，增强对准标记的“可见性”，如图6所示。实施方法是：提供一衬底，所述衬底包含第一区域与第二区域，在所述第一区域内形成介质层、通孔、通孔结构以及铝衬垫层的同时(请参考图3以及与其相关的步骤)，在所述第二区域内也同样形成的介质层、通孔、通孔结构以及铝衬垫层(请参考图6所示)，并通过控制相关工艺参数在第二区域形成对准标记，请参照图3与图6所示，具体步骤如下：
首先，在步骤S02中，对介质层进行刻蚀形成通孔，使第二区域内通孔的最大直径D1大于第一区域内的通孔的最大直径D2，例如，D1＝5D2，D1＝10D2等；
其次，在通孔内填充金属铜，形成通孔结构，由于第一区域内的通孔直径小于第二区域内的通孔直径，且两者在同一高度，所以第一区域内的通孔容量小于第二区域内通孔容量，故在通孔内填充金属铜形成通孔结构后，第一区域内的通孔结构301的上表面与介质层(绝缘层)320的上表面平齐，第二区域内的通孔结构601的上表面低于介质层(绝缘层)600的上表面；
然后，在所述介质层与通孔结构上形成铝层。第一区域内通孔结构301上的铝层和其他区域一样，都是平的，第二区域内通孔结构601上的铝层602具有一凹陷603，将所述铝凹陷603作为对准标记；
最后，通过所述对准标记603对所述第一区域内的铝层进行刻蚀，形成铝衬垫层302。
本实施例中，通过控制通孔的铜填充量，避免第一区域内通孔结构301受到铜凹陷的影响的同时，使第二区域内通孔结构601的铜凹陷明显，使沉积铝层后形成铝凹陷603，在铝衬垫层302光刻工艺过程中，将所述铝凹陷603作为对准标记，完成光刻。
相应的，本发明还提供一种金属互连结构，采用上述的金属互连结构的制作方法制作而成，请参考图3所示，所述金属互连结构包括：
一衬底(图中未示出)，形成于衬底内的至少一层金属互连层300；
形成于所述金属互连层上的介质层(刻蚀终止层310和绝缘层320)；
形成于所述介质层内的通孔结构301；
形成于所述介质层与通孔结构上的铝衬垫层302。
综上所述，本发明提供一种金属互连结构及其制作方法，在一衬底上形成有至少一层金属互连层，在所述金属互连层上形成介质层，对所述介质层进行刻蚀形成通孔，在所述通孔中填充金属形成通孔结构，在所述介质层及通孔结构上形成铝衬垫层。本发明中铝衬垫层既可以作为衬垫又可以作为顶层金属层，省去顶层金属层和再分布通孔层，精简了工艺流程，降低了生产成本。
进一步的，相比现有技术，本发明中铝衬垫层厚度降低，由此减少了铝衬垫层表面的须状缺陷，减小对后续工艺的影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种金属互连结构的制作方法，其特征在于，包括以下步骤：
S01：提供一衬底，所述衬底上形成有至少一层金属互连层，在所述金属互连层上形成介质层；
S02：对所述介质层进行刻蚀形成通孔，在所述通孔中填满金属铜，进行化学机械研磨形成通孔结构；
S03：在所述介质层及通孔结构上形成铝衬垫层；
所述衬底包含第一区域与第二区域，在所述第一区域内形成介质层、通孔、通孔结构以及铝衬垫层的同时，在所述第二区域内也同样形成介质层、通孔、通孔结构以及铝衬垫层，所述第一区域内的通孔和所述第二区域内的通孔在同一高度，且所述第二区域内的通孔的直径大于所述第一区域内的通孔的直径，其中，形成所述第一区域内所述铝衬垫层的步骤包括：
在所述介质层与通孔结构上形成铝层；
所述第二区域内的铝层具有一凹陷，将所述凹陷作为对准标记；
通过所述对准标记对所述第一区域内的铝层进行刻蚀，形成铝衬垫层。
2.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述介质层依次包括刻蚀终止层和绝缘层。
3.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一区域内的通孔暴露出所述金属互连层。
4.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一区域内的通孔结构的上表面与所述介质层的上表面平齐，所述第二区域内的通孔结构的上表面低于所述介质层的上表面。
5.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述铝衬垫层的厚度为100nm-900nm。
CN201711243083.7A 2017-11-30 2017-11-30 金属互连结构及其制作方法 Active CN108054137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711243083.7A CN108054137B (zh) 2017-11-30 2017-11-30 金属互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711243083.7A CN108054137B (zh) 2017-11-30 2017-11-30 金属互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN108054137A CN108054137A (zh) 2018-05-18
CN108054137B true CN108054137B (zh) 2020-10-27

Family

ID=62121736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711243083.7A Active CN108054137B (zh) 2017-11-30 2017-11-30 金属互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108054137B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033204A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和***
JP2011238652A (ja) * 2010-05-06 2011-11-24 Renesas Electronics Corp 半導体装置およびその製造方法
CN102509696B (zh) * 2011-10-28 2016-04-06 上海华虹宏力半导体制造有限公司 对准标记的形成方法
US9548349B2 (en) * 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation

Also Published As

Publication number Publication date
CN108054137A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
KR100277810B1 (ko) 반도체 장치 및 그 제조 방법
KR100902581B1 (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
US10636698B2 (en) Skip via structures
WO1997022144A1 (en) Reverse damascene via structures
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN111564410B (zh) 一种提高后段金属线通孔的工艺窗口的方法
CN108054137B (zh) 金属互连结构及其制作方法
US6573187B1 (en) Method of forming dual damascene structure
US6844626B2 (en) Bond pad scheme for Cu process
CN212570982U (zh) 半导体结构
KR100720519B1 (ko) 반도체 소자 및 그 제조방법
KR20230098237A (ko) 자기-정렬된 상단 비아
CN110289221B (zh) 一种半导体器件及其制造方法
CN114141698A (zh) 半导体结构及其制备方法
US5854130A (en) Method of forming multilevel interconnects in semiconductor devices
KR101179271B1 (ko) 관통전극을 구비한 반도체 소자 형성 방법
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100366612B1 (ko) 평탄화된필드절연막을갖는반도체장치의제조방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
US5200880A (en) Method for forming interconnect for integrated circuits
CN114141699A (zh) 半导体结构及其制备方法
US7314831B2 (en) Copper line of semiconductor device and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant