JPH1168557A - 基準周波数発生装置 - Google Patents

基準周波数発生装置

Info

Publication number
JPH1168557A
JPH1168557A JP9221384A JP22138497A JPH1168557A JP H1168557 A JPH1168557 A JP H1168557A JP 9221384 A JP9221384 A JP 9221384A JP 22138497 A JP22138497 A JP 22138497A JP H1168557 A JPH1168557 A JP H1168557A
Authority
JP
Japan
Prior art keywords
phase difference
reference frequency
frequency
phase
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9221384A
Other languages
English (en)
Inventor
Hitoshi Ujiie
仁 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP9221384A priority Critical patent/JPH1168557A/ja
Priority to US09/135,781 priority patent/US6078224A/en
Publication of JPH1168557A publication Critical patent/JPH1168557A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04RRADIO-CONTROLLED TIME-PIECES
    • G04R40/00Correcting the clock frequency
    • G04R40/02Correcting the clock frequency by phase locking
    • GPHYSICS
    • G04HOROLOGY
    • G04RRADIO-CONTROLLED TIME-PIECES
    • G04R40/00Correcting the clock frequency
    • G04R40/06Correcting the clock frequency by computing the time value implied by the radio signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】外部からの超高精度な時刻信号と内部発振器と
の位相差が所望位相範囲内となるように緩やかに位相制
御させて一層利便性の良い基準周波数発生装置を実現す
る。 【解決手段】所定測定期間に得た時間間隔測定部からの
所定の複数個の位相差データを受けて、複数個の位相差
データの平均値を算出する手段を具備し、平均値算出手
段で得た位相差平均データを受けて、所定の位相閾値と
比較し、位相差平均データの絶対値が位相閾値を超える
場合は、所定補正期間において位相差平均データがゼロ
となる周波数補正量を算出し、D/A変換器の現時点の
周波数制御値に前記周波数補正量を加算した値をD/A
変換器へ所定補正期間与え制御手段を具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、原子周波数標準
器を内蔵する人工衛星からの電波あるいはこれに類する
超高精度の時刻信号を受信して、高精度な基準周波数を
発生する基準周波数発生装置に関する。特に外部の超高
精度な時刻信号と内部発振器との位相の制御に関する。
【0002】
【従来の技術】従来技術例について図6の基準周波数発
生装置の構成例を示して以下に説明する。尚、人工衛星
からの電波を受信して、高精度な基準周波数を発生する
基準周波数発生装置の従来公知技術としては、特開平0
6−314192号公報の「基準周波数発生装置」があ
る。従って本課題に係る部分を除き説明を省略する。
【0003】この基準周波数発生装置の構成は、図6に
示すように、衛星電波受信機11と、時間間隔測定部1
2と、周波数制御用演算手段13と、D/A変換器14
と、分周器15と、電圧制御発振器10と、周波数変換
器A17と、周波数変換器B16と、温度センサー29
とで成る構成例である。
【0004】上述構成の周波数制御用演算手段13によ
れば、内部の推定演算部による長大な時定数のデジタル
フィルタの各要素であるデータ数N、比例定数P、積分
定数Iの設定条件によって、衛星側の入力時刻信号S1
ppsの数百秒程度有する場合がある軍事上意図的に付与
された擾乱の影響を受けない高精度高安定な出力周波数
foutを出力する周波数制御アルゴリズムとなってい
る。しかしながら前述擾乱要因、環境温度の変化、その
他要因に伴って衛星側の入力時刻信号S1ppsと分周器
15側が分周出力した内部時刻信号V1ppsとの位相差
データTidは必ずしも位相差ゼロに収束しない場合が生
じる。あるいは位相差ゼロに収束するまでに多くの時間
がかかる場合がある。
【発明が解決しようとする課題】上記説明のように、従
来の基準周波数発生装置では衛星側の入力時刻信号S1
ppsと内部時刻信号V1ppsとの位相差関係は、長大な時
定数のデジタルフィルタの各設定条件によって必ずしも
短時間で位相差ゼロに収束しないという難点があった。
ところで基準周波数発生装置の利用形態として出力周波
数foutと共に外部からの超高精度な基準周波数信号の
位相に対しても所定の許容範囲以内であることが望まれ
る利用形態がある。従来装置においては高安定の基準周
波数を発生可能であるが外部からの超高精度な基準周波
数信号の位相に対する応答性の観点で時間がかかった
り、必ずしも位相差ゼロに良好に収束するとは言えない
場合があり、この点で実用上の難点があった。ところで
電圧制御発振器10は短期間においては比較的安定した
発振源である。そこで、この点に着目して本発明が解決
しようとする課題は、外部からの超高精度な時刻信号と
内部発振器との位相差が所望位相範囲内となるように緩
やかに位相制御させて一層利便性の良い基準周波数発生
装置を実現することである。
【0005】
【課題を解決するための手段】第1図は、本発明に係る
解決手段を示している。第1に、上記課題を解決するた
めに、本発明の構成では、印加される直流電圧で発振周
波数が制御される電圧制御発振器10を有し、外部から
の超高精度な基準周波数信号を受けて入力時刻信号S1
ppsを得る衛星電波受信機11を有し、上記電圧制御発
振器10の出力周波数foutを分周手段(分周器15や
シンセサイザ)で低周波数に変換した内部時刻信号V1
ppsと上記入力時刻信号S1ppsとの時間間隔を測定する
時間間隔測定部12を有し、この時間間隔測定部12の
位相差から電圧制御発振器10の発振周波数を同期させ
る周波数制御用演算手段13を有し、この周波数制御用
演算手段13で上記電圧制御発振器10の電圧制御入力
端を制御して、外部の高精度な基準周波数信号に緩やか
に追従する高精度な基準周波数発生装置において、比較
的長い所定測定期間Tm、例えば1000秒期間に得た
時間間隔測定部12からの所定の複数個の位相差データ
Tidを受けて、この複数個の位相差データTidの平均値
を算出する手段を具備し、前記平均値算出手段で得た位
相差平均データΦavを受けて、所定の位相閾値Φthと比
較し、位相差平均データΦavの絶対値が位相閾値Φthを
超える場合には周波数制御用演算手段13を一時停止さ
せ、比較的長い所定補正期間Tcont、例えば1000秒
において位相差平均データΦavがゼロとなる周波数補正
量Dfadjを算出し、D/A変換器14の現時点の周波数
制御値Df0に前記周波数補正量Dfadjを加算した値をD
/A変換器14へ所定補正期間Tcont与えて緩やかに位
相差をゼロに収束させる制御手段を具備する構成手段で
ある。上述により、外部からの超高精度な基準周波数信
号と内部発振器との位相差が所望位相範囲内となるよう
に緩やかに位相制御させた高精度の基準周波数発生装置
が実現できる。
【0006】また、外部からの超高精度な基準周波数信
号としては、原子周波数標準器を内蔵する人工衛星の電
波による基準周波数信号である上述基準周波数発生装置
がある。また、外部からの超高精度な基準周波数信号と
しては、国家標準の標準電波を受信する標準電波受信機
による基準周波数信号である上述基準周波数発生装置が
ある。また、外部からの超高精度な基準周波数信号とし
ては、通信網あるいは放送網で配信される信号の受信に
よる基準周波数信号である上述基準周波数発生装置があ
る。
【0007】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
【0008】本発明実施例について図1の基準周波数発
生装置の構成図と、図2の位相制御の説明図を示して説
明する。尚、従来構成に対応する要素は同一符号を付
す。本発明では、電圧制御発振器10が短期間において
は比較的安定した発振源である点に着目して、所定期間
における位相差平均データを求め、これを基にして、D
/A変換器14に所定補正期間の間微少のオフセットデ
ータを付与して緩やかに位相差をゼロに強制収束させる
手段を追加したものである。
【0009】本発明の構成は、図1に示すように、従来
構成に対して位相差制御手段30と、位相差データ格納
部40と、データ加算器50とを追加した構成例であ
る。
【0010】通常の周波数制御状態では、周波数制御用
演算手段13により時間間隔測定部12により衛星電波
受信機11からの入力時刻信号S1ppsと内部時刻信号
V1ppsとの時間間隔即ち位相差をゼロに近づけるよう
に長大な時定数により緩やかに追従制御している。
【0011】一方、位相差制御手段30と位相差データ
格納部40とデータ加算器50は、強制位相制御状態に
おいて、衛星電波受信機11からの入力時刻信号S1pp
sと内部時刻信号V1ppsとの位相差を強制的に緩やかに
ゼロに制御するものである。位相差制御手段30は主に
位相差データの受信格納と、強制位相制御の判断と、微
少オフセットの周波数補正量Dfadjの付与制御を行う。
位相差データ格納部40は時間間隔測定部12からの位
相差データTidを格納する。データ加算器50は電圧制
御発振器10へ所望の微少オフセットを加算供給する。
【0012】この制御について図2の位相制御の説明図
を示して説明する。図2Aは時間軸における位相差デー
タTidの推移例であり、図2Bは時間軸における周波数
補正量Dfadjの加算例であり、図2Cは時間軸における
出力周波数foutの推移例である。通常の周波数制御状
態と強制位相制御状態の切替えは位相差制御手段30が
検出して行う。強制位相制御への遷移条件は、所定の位
相閾値Φthを超えた場合に起動される。ここで位相閾値
Φthの設定値、所定測定期間Tmの設定値、及び所定補
正期間Tcontの設定値は、例えば直接キー入力、RS2
32C、GPIB等を介して使用者が任意に設定可能で
ある。
【0013】位相差制御手段30では、通常の周波数制
御状態において、比較的長い所定時間における平均的位
相差を求める。即ち、時間間隔測定部12からの位相差
データTidを順次位相差データ格納部40に格納する。
そして所定測定期間Tm、例えば1000秒期間に得た
1000点の最新の位相差データTidを読出して、この
位相差データTidの単純平均値を位相差平均データΦav
として求める。そして、前述移動平均手法で求めた位相
差平均データΦavの絶対値が位相閾値Φthより大きいか
否かを判断し、大きい場合は強制位相制御状態へ遷移す
る。
【0014】強制位相制御状態では、先ず周波数制御用
演算手段13へ一時停止信号32を供給して通常の周波
数制御動作を一時停止させて、デジタルのデータ加算器
50の一方の入力端に供給されているD/A変換器14
の現時点の周波数制御値Df0を保持させる。そして、比
較的長い所定補正期間Tcontにおいて位相差平均データ
Φavがゼロとなる周波数補正量Dfadjを算出し、この値
をデジタルのデータ加算器50の他方の加算入力端へ供
給する(図2E、H)。この結果位相差は、所定補正期
間Tcont強制的にかつ緩やかに位相差がゼロに収束制御
される(図2D、G)。この所定補正期間Tcont、出力
周波数fout(図2F、J)は一時的にシフトするが微
少な周波数オフセットの付与である為実用上の支障とは
ならない。また支障とならないように使用者が位相閾値
Φthの設定値、所定測定期間Tmの設定値、及び所定補
正期間Tcontの設定値を所望に設定して使用に供する。
【0015】そして比較的長い所定補正期間Tcontが終
了後、データ加算器50の他方の加算入力端へ供給して
いた周波数補正量Dfadjをゼロにリセットし、周波数制
御用演算手段13への一時停止信号32を解除して通常
の周波数制御状態に戻す。その後、位相差データ格納部
40の内容をクリアして再び1000点の最新の位相差
データTidの受信格納を再開する。尚、上述の強制位相
制御期間は電圧制御発振器10自体による自走状態であ
る為残留周波数偏差に起因する位相差を生じるが、その
位相差は電圧制御発振器10自身が高安定な発振源を使
用している点と、所定補正期間Tcontが1000秒程度
の比較的短時間である点から実用上の支障とはならな
い。
【0016】上述制御例を具体的な数値例で説明する。
1秒を周期とする場合における位相閾値Φthが±100
n秒の設定とし、得られた位相差平均データΦavが+1
00n秒と仮定し、所定補正期間Tcontが1000秒の
設定とすると、このときに必要な周波数補正量Dfadj
は、 Dfadj= Φav/Tcont= −(100e-9)/1000
= +1e-10 となり、+1e-10に相当するオフセット値を、これま
での周波数制御値Df0に加算してD/A変換器14へ与
える。ここでeは指数表現である。更に例えば電圧制御
発振器10の発振周波数の可変範囲幅fspnを4.00
000e-7とし、D/A変換器14が16ビット分解能
と仮定した場合、実際にオフセット付与するデータ値D
ofは Dof= Dfadj/(fspn/65536)≒ 16 となり、この値を所定補正期間Tcontである1000秒
間オフセット与え、その後通常の状態に復帰する。この
結果位相補正前の+100n秒の位相差はほぼゼロに強
制的な位相補正が実現される。上述した発明構成によれ
ば、比較的長い所定測定期間Tmの期間に得た時間間隔
測定部12からの所定複数個の位相差データTidを受け
て、この平均値である位相差平均データΦavを求め、こ
れが所定の位相閾値Φthを超える場合には周波数制御用
演算手段13を一時停止させて、比較的長い所定補正期
間Tcont、位相差平均データΦavがゼロとなる微少なオ
フセットを与えることで、緩やかに位相差をゼロに収束
させることが可能となるので、外部からの超高精度な基
準周波数信号の位相に対して実用的に位相同期が実現で
きる大きな利点が得られる。
【0017】尚、上述実施例の説明では、図1に示すデ
ータ加算器50を設ける具体構成例で説明していたが、
所望により図7に示すように、D/A変換器14の現時
点の周波数制御値Df0の値を周波数制御用演算手段13
から受けて、周波数制御値Df0と周波数補正量Dfadjと
を加算処理した結果をD/A変換器14へ供給する構成
としても良く同様にして実施できることは明らかであ
る。
【0018】尚、上述実施例の説明では、図1に示す具
体構成例で説明していたが、電圧制御発振器10は内部
が温度変動しないように恒温槽により一定温度に恒温制
御されているが、急激に環境温度が変化する場合を考慮
して、所望により図3に示す温度補正手段の構成があ
る。即ち、予め温度変化に対応する電圧制御発振器10
の発振周波数特性を温度補正テーブルに格納しておき、
温度センサー29により強制位相制御の開始からの温度
変化量を求め、対応する前記温度補正テーブルの補正量
を乗じた温度補正量で、データ加算器50へ供給する周
波数補正量Dfadjの値を補正する温度補正手段を追加し
ても良い。この場合は、温度変化に伴う位相差ゼロに収
束点のずれが改善できる利点が得られる。
【0019】尚、上述実施例の説明では、図1に示す具
体構成例で説明していたが、所望により図4に示すよう
に、衛星電波受信機11に代え、国家標準の標準電波を
受信する標準電波受信機11bを設け、標準電波を受け
て基準の時刻信号とする構成手段がある。この場合は、
国家標準の標準電波に対応した精度及び位相同期した出
力周波数foutが発生できる利点が得られる。
【0020】尚、上述実施例の説明では、図1に示す具
体構成例で説明していたが、所望により図5に示すよう
に、衛星電波受信機11に代え、通信網あるいは放送網
で配信される基準周波数信号を受ける通信網・放送網受
信復調装置11cを設け、クロック抽出回路でクロック
を再生し、これを分周器で分周して基準の時刻信号とす
る構成手段がある。この場合は、通信網あるいは放送網
で配信される基準周波数信号に対応した精度及び位相同
期した出力周波数foutを発生できる。無論、通信網の
伝送回線によるジッタやワンダが十分抑圧された純度の
高い周波数信号を発生できる利点も得られる。
【0021】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述発明の構成によれば、比
較的長い所定測定期間Tmの期間に得た時間間隔測定部
12からの所定複数個の位相差データTidを受けて、こ
の平均値である位相差平均データΦavが所定の位相閾値
Φthを超えた場合には周波数制御用演算手段13を一時
停止させて、比較的長い所定補正期間Tcontにおいて位
相差平均データΦavがゼロとなる微少なオフセット周波
数を与えることで、強制的かつ緩やかに位相差をゼロに
収束させることが可能となるので、外部からの超高精度
な基準周波数信号の位相に同期できる大きな利点が得ら
れる。従って外部から超高精度な基準周波数信号と内部
発振器との位相関係が所望位相範囲内に制御できる結
果、前記位相関係が重要視される利用形態において高精
度な出力周波数foutの発生と共に特筆した利点が得ら
れる。
【図面の簡単な説明】
【図1】 本発明の、基準周波数発生装置の構成例であ
る。
【図2】 本発明の、位相制御の説明図である。
【図3】 本発明の、他の基準周波数発生装置の構成例
である。
【図4】 本発明の、他の基準周波数発生装置の構成例
である。
【図5】 本発明の、他の基準周波数発生装置の構成例
である。
【図6】 従来の、基準周波数発生装置の構成例であ
る。
【図7】 本発明の、他の基準周波数発生装置の構成例
である。
【符号の説明】
10 電圧制御発振器 11 衛星電波受信機 11b 標準電波受信機 11c 通信網・放送網受信復調装置 12 時間間隔測定部 13 周波数制御用演算手段 14 D/A変換器 15 分周器 16 周波数変換器B 17 周波数変換器A 29 温度センサー 30 位相差制御手段 40 位相差データ格納部 50 データ加算器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電圧制御発振器を有し、外部からの基準
    周波数信号を受けて入力時刻信号を得る受信機を有し、
    該電圧制御発振器の出力周波数を分周手段で低周波数に
    変換した内部時刻信号と該入力時刻信号との時間間隔を
    測定する時間間隔測定部を有し、該時間間隔測定部の位
    相差から該電圧制御発振器の発振周波数を同期させる周
    波数制御用演算手段を有し、該周波数制御用演算手段で
    該電圧制御発振器の電圧制御入力端を制御して、外部の
    高精度な基準周波数信号に緩やかに追従する高精度な基
    準周波数発生装置において、 所定測定期間に得た該時間間隔測定部からの所定の複数
    個の位相差データを受けて、該複数個の位相差データの
    平均値を算出する手段と、 該平均値算出手段で得た位相差平均データを受けて、所
    定の位相閾値と比較し、該位相差平均データの絶対値が
    該位相閾値を超える場合は、所定補正期間において該位
    相差平均データがゼロとなる周波数補正量を算出し、D
    /A変換器の現時点の周波数制御値に前記周波数補正量
    を加算した値を該D/A変換器へ所定補正期間与える制
    御手段と、 以上を具備していることを特徴とした基準周波数発生装
    置。
  2. 【請求項2】 外部からの基準周波数信号は、原子周波
    数標準器を内蔵する人工衛星の電波による基準周波数信
    号である請求項1記載の基準周波数発生装置。
  3. 【請求項3】 外部からの基準周波数信号は、国家標準
    の標準電波を受信する標準電波受信機による基準周波数
    信号である請求項1記載の基準周波数発生装置。
  4. 【請求項4】 外部からの基準周波数信号は、通信網あ
    るいは放送網で配信される信号の受信による基準周波数
    信号である請求項1記載の基準周波数発生装置。
JP9221384A 1997-08-18 1997-08-18 基準周波数発生装置 Pending JPH1168557A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9221384A JPH1168557A (ja) 1997-08-18 1997-08-18 基準周波数発生装置
US09/135,781 US6078224A (en) 1997-08-18 1998-08-18 Frequency standard generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9221384A JPH1168557A (ja) 1997-08-18 1997-08-18 基準周波数発生装置

Publications (1)

Publication Number Publication Date
JPH1168557A true JPH1168557A (ja) 1999-03-09

Family

ID=16765940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9221384A Pending JPH1168557A (ja) 1997-08-18 1997-08-18 基準周波数発生装置

Country Status (2)

Country Link
US (1) US6078224A (ja)
JP (1) JPH1168557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061421A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Engineering Co Ltd デジタル位相同期回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377585B1 (en) * 1998-06-05 2002-04-23 Datum, Inc. Precision reference generation system and method
US6614395B2 (en) * 1998-07-24 2003-09-02 Trimble Navigation Limited Self-calibrating electronic distance measurement instrument
US6262609B1 (en) * 1998-09-11 2001-07-17 Research In Motion Limited Closed-loop voltage-to-frequency converter
JP3542978B2 (ja) * 2001-05-29 2004-07-14 埼玉日本電気株式会社 周波数同期装置および周波数同期制御方法
JP2003347936A (ja) * 2001-11-02 2003-12-05 Seiko Epson Corp クロック整形回路および電子機器
US6691031B2 (en) * 2002-05-31 2004-02-10 Magellan Corporation Method and apparatus for substituting sensor data for satellite signal in GPS receiver
JP2006303598A (ja) * 2005-04-15 2006-11-02 Denso Corp シリアル通信用同期信号発生装置
US7459984B2 (en) * 2005-05-26 2008-12-02 Sirf Technology Holdings, Inc. Method and apparatus for self-calibration and adaptive temperature compensation in GPS receivers
CN102436174A (zh) * 2011-10-26 2012-05-02 东莞市泰斗微电子科技有限公司 一种守时设备晶振频率驯服方法及相应装置
US9281823B2 (en) * 2013-02-20 2016-03-08 Si-Ware Systems Single insertion trimming of highly accurate reference oscillators
CN109873640A (zh) * 2018-12-28 2019-06-11 武汉依迅电子信息技术有限公司 振荡器频率控制方法及装置
CN113377003B (zh) * 2021-06-07 2022-08-30 北京酷鲨科技有限公司 一种铯和氢原子频标的相位调整方法及装置
CN114384791A (zh) * 2021-12-09 2022-04-22 上海通立信息科技有限公司 卫星时钟驯服方法、***、介质及设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085511B2 (ja) * 1994-11-24 2000-09-11 株式会社アドバンテスト 基準周波数発生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061421A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Engineering Co Ltd デジタル位相同期回路

Also Published As

Publication number Publication date
US6078224A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
US7126429B2 (en) Digital phase locked loop with selectable normal or fast-locking capability
US5629649A (en) Frequency standard generator synchronized with satellite or other communication network reference clocks
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
KR970007472B1 (ko) 주파수 신서사이저
JPH1168557A (ja) 基準周波数発生装置
US20010015678A1 (en) Method and system for managing reference signals for network clock synchronization
US7994867B2 (en) Oscillator control apparatus
JPH11271476A (ja) 基準周波数発生装置
JP3311153B2 (ja) 自動周波数制御装置
JPH06268516A (ja) クロック従属同期方法
JP2762852B2 (ja) 周波数安定化回路
EP0378190B1 (en) Digital phase locked loop
JP2616701B2 (ja) クロック従属同期装置の高速引込み制御回路
CN108880536B (zh) 具有无损伤基准切换和频率稳定性的时钟合成器
JP3895028B2 (ja) 周波数シンセサイザ
JP2000315945A (ja) デジタル位相ロックループ回路
JPH0795053A (ja) 周波数同期回路
JPH11312974A (ja) Pll(位相ロックループ)回路
JPH098551A (ja) 高安定発振回路
US7711338B2 (en) Frequency offset correction based on the presence or absence of a received signal
JP2674534B2 (ja) 発振装置
JP2000040958A (ja) 基準周波数・タイミング発生装置
JP2002353807A (ja) 周波数同期装置および周波数同期制御方法
JP2000004152A (ja) 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置
JP2000241524A (ja) デジタルプロセッシングpll

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516