JP3895028B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP3895028B2 JP3895028B2 JP36793797A JP36793797A JP3895028B2 JP 3895028 B2 JP3895028 B2 JP 3895028B2 JP 36793797 A JP36793797 A JP 36793797A JP 36793797 A JP36793797 A JP 36793797A JP 3895028 B2 JP3895028 B2 JP 3895028B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- ripple
- circuit
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 36
- 238000005259 measurement Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、カウンター分周値を周期的に変化させる周波数シンセサイザのスプリアス成分を除去する技術に関する。
【０００２】
【従来の技術】
近年では、セルラー電話機等に、ロックアップ動作が高速な周波数シンセサイザが求められている。図６の符号１０１は、従来技術の周波数シンセサイザの一例であり、セルラー電話機の送受信回路を構成する半導体装置内に設けられている。
【０００３】
この周波数シンセサイザ１０１は、発振器１３１、分周器１３２、クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６、電圧発生回路１３７、分数分周制御回路１３８及びリップル補正回路１３９を有している。
【０００４】
チャージポンプ１３５は、ローパスフィルタ１３６を介して、 発振器１３１に制御信号を出力しており、発振器１３１は、入力された制御信号に応じた周波数の外部出力信号ＯＵＴを、分周器１３２と、この周波数シンセサイザ１０１が設けられた半導体装置内の他の回路とに出力している。
【０００５】
分周器１３２は、分数分周制御回路１３８によって分周値を制御されており、分周器１３２に入力された外部出力信号ＯＵＴは、その分周値に従って分周され、比較信号として位相比較器１３４に出力される。
【０００６】
位相比較器１３４には、分周された信号と、クロック信号発生器１３３が出力する基準クロック信号とが入力されており、位相比較器１３４はそれらの位相を比較し、その比較結果がチャージポンプ回路１３５に出力されている。
【０００７】
チャージポンプ回路１３５は、ローパスフィルタ１３６を介して、発振器１３１に制御信号を出力しており、その結果、発振器１３１は、入力された制御信号に従って外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相を基準クロック信号の位相に一致させる。
【０００８】
ところで、セルラー電話では、例えば９００ＭＨｚ程度の高周波を基準とし、チャネル間隔が２５ｋＨｚや１２．５ｋＨｚとされている。従って、９００ＭＨｚを基準とし、９００．０２５ＭＨｚ，９００．０５０ＭＨｚ……等の２５ｋＨｚ間隔や、１２．５ｋＨｚの外部出力信号ＯＵＴを作る必要がある。
【０００９】
他方、応答速度を早くするために、基準クロック信号は高周波にする必要がある。そこで、上述の周波数シンセサイザ１０１では、分数分周制御回路１３８が、分周器１３２の分周値を周期的に変化させ、外部出力信号ＯＵＴの周波数が、基準クロック信号の周波数を平均分周値倍した値になるようにしている。
【００１０】
例えば、周波数２２５ｋＨｚの基準クロック信号を用いる場合、分周器１３２の分周値を基準クロック信号の８周期の間４０００とし、次の１周期の間だけ４００１にすると、分周値変化の１周期(基準クロック信号の９周期)を平均した平均分周値は、４０００＋１／９になり、外部出力信号ＯＵＴの周波数は、
２２５ｋＨｚ×(４０００＋１／９)＝９００．０２５ＭＨｚ
と、９００．０２５ＭＨｚになる。
【００１１】
また、基準クロック信号の２周期間の分周値を４００１、残りの７周期の間を４０００とすれば、平均分周値は４０００＋２／９となり、外部出力信号ＯＵＴの周波数は９００．０５０ＭＨｚになる。このように、分周値を周期的に変化させることで、比較的高周波の基準クロック信号から所望周波数の外部出力信号ＯＵＴを得ることができる。
【００１２】
しかし、上記のように分周値を周期的に変化させる場合、外部出力信号ＯＵＴがロックアップされた後も、比較信号の位相は周期的に変化し続け、比較信号の位相は基準クロック信号の位相と一致しない。
【００１３】
そのため、位相比較器１３４からは、それらの位相差に応じた信号が出力され、チャージポンプ回路１３５からは、位相差に応じた電荷量のリップル電流が出力され続けてしまう。図７の符号Ａ1〜Ａ8はリップル電流の例であり、リップル電流Ａ4の大きさを最小単位とすると、各リップル電流Ａ1〜Ａ8は、それぞれ最小単位の７倍、５倍、３倍、１倍、−１倍、−３倍、−５倍、−７倍の大きさである。
【００１４】
このようなリップル電流は、外部出力信号ＯＵＴにスプリアスを発生させ、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１５】
そこで上記従来技術の周波数シンセサイザ１０１でも対策が採られており、電圧発生回路１３７とリップル補正回路１３９とが設けられている。このリップル補正回路１３９は、複数のコンデンサ１４１と、各コンデンサ１４１と電圧発生回路１３７とを接続するスイッチ１４２とを有しており、分数分周制御回路１３８が、リップル電流の大きさに応じてコンデンサ１４１を選択し、スイッチ１４２を導通させ、そのコンデンサ１４１を電圧発生回路１３７に接続するように構成されている。
【００１６】
そして、スイッチ１４２が導通し、電圧発生回路１３７が出力する基準電圧が、選択されたコンデンサ１４１に印加されると、リップル電流とは逆極性で大きさの等しい補償電流が生成されるようになっている。その補償電流を図７の符号Ｂ1〜Ｂ8に示す。チャージポンプ回路１３５の出力に補償電流Ｂ1〜Ｂ8が重畳されると、リップル電流Ａ1〜Ａ8はキャンセルされる。
【００１７】
しかしながら、リップル電流とは逆極性で、電荷量の等しい補償電流を生成することで、リップル電流をキャンセルしようとしても、リップル電流の大きさは、温度変動やチャージポンプ回路１３５の特性変動によって変化するため、補償電流によってリップル電流を正確にキャンセルすることは困難である。そのため、外部出力信号ＯＵＴに含まれるスプリアス成分を完全には除去できないという問題がある。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、出力信号にスプリアス成分が含まれず、特性のよい周波数シンセサイザを提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、外部出力信号を出力する発振器と、その分周値を周期的に変化させながら前記発振器が出力する外部出力信号を分周して比較信号を発生する分周器と、前記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を出力する位相比較回路と、前記外部出力信号が前記基準クロック信号の周波数を前記分周値の平均分周値倍した周波数になるように前記位相差信号に応じた制御信号を前記発振器に対して供給するチャージポンプ回路と、前記制御信号に含まれるリップル電流に起因するリップル成分を測定するリファレンス自動補正回路と、前記リップル成分の測定結果に基づいて前記リップル電流と逆極性の補償電流を生成して前記制御信号に重畳するリップル補正回路とを有し、前記リファレンス自動補正回路が前記リップル成分の測定結果を記憶するコントロール回路を含み、前記リップル補正回路が前記コントロール回路の出力信号に基づき前記補償電流を生成する。
【００２０】
また、本発明においては、前記リップル成分の測定と前記補償電流の生成とが繰り返し行なわれる構成としてもよい。
【００２１】
更には、前記リファレンス自動補正回路が前記コントロール回路の記憶内容に応じた出力信号を前記リップル補正回路に出力する構成としてもよい。
【００２２】
また、前記外部出力信号の周波数が所定範囲内で安定した後に前記補償電流の前記制御信号への重畳が行なわれる構成としてもよい。
【００２３】
本発明の周波数シンセサイザは上記のように構成されており、分周値が周期的に変化する分周器により、発振器が出力する外部出力信号を分周して比較信号を生成し、位相比較器が、比較信号の位相と基準クロック信号の位相とを比較して位相差を求め、チャージポンプ回路が、位相差に応じた制御信号を前記発振器に出力しており、動作開始からある程度の時間が経過すると、外部出力信号の周波数は、基準クロック信号の周波数を平均分周値倍した値になる。
【００２４】
そして、この周波数シンセサイザは、出力信号ＯＵＴの周波数がロックされた後も、チャージポンプ回路からリップル電流が出力されてしまうので、そのリップル電流によって生成され、制御信号に含まれるリップル成分を測定するリファレンス自動補正回路と、リップル成分の測定結果に基いて補償電流を生成し、制御信号に重畳するように構成されたリップル補正回路とを有しており、補償電流の電荷量をリップル成分の大きさに応じて変更することができるように構成されている。従って、予めリップル成分の大きさを測定して補償電流の電荷量を設定する必要が無く、また、温度変化等によりリップル成分の大きさが変動しても、補償電流の電荷量を、その変化に追随させることが可能となる。
【００２５】
このような周波数シンセサイザでは、動作開始後、外部出力信号の周波数が、基準クロック信号の周波数を平均分周値倍した値付近にある程度集束した後(ロックアップ)、リップル成分の大きさの測定と、その測定結果に基づく補償電流の生成とを繰り返し行うと、リップル成分を次第に小さくするネガティブフィードバックループを形成することが可能となる。
【００２６】
そして、リファレンス自動補正回路にリップル成分の測定結果を記憶するコントロール回路を設け、また、リップル補正回路をコントロール回路の出力信号に基いて補償電流を生成できるように構成しておくと、ネガティブフィードバックループを形成したときに、コントロール回路によって測定結果を記憶しておき、リップル成分がある程度小さくなった後、更にリップル成分を小さくする信号を求め、リップル補正回路に出力すると、短時間で、外部出力信号の周波数を基準クロック信号の周波数を平均分周値倍した値に正確に安定させることができる。
【００２７】
【発明の実施の形態】
図１を参照し、符号１は本発明の周波数シンセサイザの一例であり、半導体デバイス内に設けられている。
【００２８】
この周波数シンセサイザ１は、リファレンス自動補正回路４と、発振器３１と、分周器３２と、クロック信号発生器３３と、位相比較器３４と、チャージポンプ回路３５と、ローパスフィルター３６と、分数分周制御回路３８と、リップル補正回路３９とを有している。
【００２９】
そして、発振器３１が出力する外部出力信号ＯＵＴは、この周波数シンセサイザ１が設けられた半導体装置内の他の回路に供給されると共に分周器３２にも出力されている。
【００３０】
分周器３２は、入力された外部出力信号ＯＵＴを分周し、低周波の比較信号を生成し、位相比較器３４に出力しており、また、クロック信号発生器３３は、所定周波数の基準クロック信号を生成し、位相比較器３４に出力している。
【００３１】
位相比較器３４は、基準クロック信号と比較信号の位相を比較し、位相差を求めており、比較信号の位相が基準クロック信号の位相よりも遅れている場合には、位相差に応じた時間だけ、チャージポンプ回路３５にＵｐ信号を出力し、進んでいる場合にはＤｏｗｎ信号を出力する。
【００３２】
チャージポンプ回路３５の出力端子は、ローパスフィルタ３６を介して発振器３１の入力端子に接続されており、Ｕｐ信号が入力されると、電源電圧ラインからローパスフィルタ３６側に電流を供給し、Ｄｏｗｎ信号が入力されると、逆にローパスフィルタ３６側から電流を引き抜くことで制御信号を生成している。その制御信号は、ローパスフィルタ３６によって高周波成分が除去された後、発振器３１に入力されている。
【００３３】
発振器３１は、入力される制御信号の電圧が低下すると外部出力信号ＯＵＴの周波数を低くし、電圧が上昇すると周波数を高くするように構成されている。比較信号の位相と基準クロック信号の位相とが一致すると、チャージポンプ回路３５からは、Ｕｐ信号もＤｏｗｎ信号も出力されないので、分周器３２の分周値が一定である場合には、外部出力信号ＯＵＴは、その周波数が基準クロック信号の周波数の分周値倍した値になったときに安定するようになっている。
【００３４】
例えばＰＨＳの場合は、１．６ＧＨｚ付近を中心にし、チャンネル間隔の３００ｋＨｚステップの外部出力信号ＯＵＴを発生させる必要がある。そのため、この周波数シンセサイザ１では、分周器３２の分周値は、分数分周制御回路３８によって周期的に変化されており、周波数シンセサイザ１が動作を開始し、所定時間経過した後(ロックアップされた後)、外部出力信号ＯＵＴの周波数は、基準クロック信号の周波数を平均分周値倍した値で略安定するように構成されている。
【００３５】
図３上段のグラフは、周波数シンセサイザ１の動作開始後の、外部出力信号ＯＵＴの周波数変化を示すグラフである。外部出力信号ＯＵＴの周波数は次第に集束し、時刻Ｔを経過したところでロックアップされたものとする。
【００３６】
図４の符号７１〜７４は、それぞれロックアップ後の分周器３２から出力される比較信号の位相、基準クロック信号の位相、それらの信号の位相差、チャージポンプ回路３５から出力される制御信号に含まれるリップル成分を示している。このグラフは、基準クロック信号の６４周期を一単位として分周値を変化させる例であり、６４周期のうち、６３周期の期間の分周値をＮとし、１周期の期間だけＮ＋１とした場合である。
【００３７】
この図４から分かるように、分周器３２から出力される比較信号の位相は、分周器３２の分周値がＮである６３周期の間に徐々に進み、分周値がＮ＋１になると一気に遅れている。そのため、比較信号の位相と基準クロック信号の位相とは一致することがなく、位相の比較が行われる度に位相差７３が発生している。従って、ロックアップ後も、チャージポンプ回路３５からは、その位相差７３の大きさに応じたリップル電流が出力され、ローパスフィルタ３６に入力されるとリップル成分７４(電圧値で示す。)が発生してしまう。
【００３８】
基準クロック信号の６４周期の間の位相差７３のうち、最も小さい位相差に対応したリップル電流の電荷量を±ΔＱとすると、６４周期の間のリップル電流の大きさは、位相差７３の大きさに応じ、±ΔＱ〜±３２ΔＱでΔＱ刻みの電荷量になる。
【００３９】
発振器３１は、チャージポンプ回路３５から入力される制御信号の電圧が大きくなると外部出力信号ＯＵＴの周波数を高くし、電圧が小さくなると低くするように構成されているため、リップル成分のｐ−ｐ電圧を５ｍＶとすると、図３下段のグラフに示すように、ロックアップ後も、外部出力信号ＯＵＴの周波数は、±１７０ｋＨｚの幅で周期的に変化してしまう。
【００４０】
この周波数シンセサイザ１では、チャージポンプ回路３５の出力は、リファレンス自動補正回路４にも入力されている。リファレンス自動補正回路４を説明すると、図２を参照し、電圧発生回路４５と、遅延回路４３と、増幅器４１、４４と、第１、第２のサンプルホールド回路４２1、４２2とを有している。第１、第２のサンプルホールド回路４２1、４２2内には、第１、第２のスイッチ回路５１1、５１2と、第１、第２のホールド回路５２1、５２2とがそれぞれ設けられており、電圧発生回路４５内には、ＡＤコンバータ５３と、モード切替器５４と、コントロール回路５５と、ＤＡコンバータ５６とが設けられている。
【００４１】
チャージポンプ回路３５が出力する制御信号は、直流成分が除去された状態で、入力段の増幅器４１に入力されている。その増幅器４１の出力端子は、第１、第２のスイッチ回路５１1、５１2を介して、第１、第２のホールド回路５２1、５２2にそれぞれ接続されており、増幅器４１が増幅した交流電圧成分は、第１、第２のスイッチ５１1、５１2を介して第１、第２のホールド回路５２1、５２2にそれぞれ入力されるように構成されている。
【００４２】
ここで、分周値が、基準クロック信号の６３周期の間はＮとなり、１周期の間はＮ＋１となる場合、外部出力信号ＯＵＴがＮ＋１の分周値で分周されたとき、リップル成分が最低電位になる。そのときの時刻を符号Ａで表し、リップルが最高電位になったときの時刻を符号Ｂで表すものとすると、外部出力信号ＯＵＴの周波数は、時刻Ａで最も低くなり、時刻Ｂで最も高くなる。
【００４３】
第１、第２のスイッチ回路５１1、５１2のうち、第１のスイッチ回路５１1にはリップル補正回路３９の出力が直接入力され、第２のスイッチ回路５１2には、遅延回路４３を介して入力されている。
【００４４】
リップル補正回路３９は、分数分周制御回路３８によって制御されており、分数分周制御回路８０からの信号により、図５に示すように、時刻Ａの時点でパルス状の信号８０を生成すると、そのパルス状の信号８０は、第１のスイッチ回路５１1に直ちに入力される。
【００４５】
第１のスイッチ回路５１1は、パルス状の信号８０が入力されると導通し、それにより、第１のホールド回路５２1と増幅器４１とが続され、ホールド回路５２1に、増幅されたリップル成分７４が入力される。時刻Ａでは、リップル成分７４は最低電位であるから、第１のホールド回路５２1には、その最低電位が保持される。
【００４６】
また、時刻Ａで入力されたパルス状の信号８０は、遅延回路４３によって遅延され、時刻Ｂの時点で、パルス状の信号８１となって第２のスイッチ回路５１2に入力されるように構成されている。第２のスイッチ回路５１2が、パルス状の信号８１によって導通すると、第２のホールド回路５２2と増幅器４１とが接続され、第２のホールド回路５２2に、増幅されたリップル成分７４が入力される。時刻Ｂでは、リップル成分７４は最高電位にあるから、第２のホールド回路５２2によって、その最高電位が保持される。
【００４７】
第１、第２のホールド回路５２1、５２2が保持する電圧は、後段の増幅器４４に入力され、差動増幅されており、その増幅器４４の出力は電圧発生回路４５内のＡＤコンバータ５３に入力されている。従って、ＡＤコンバータ５３には、リップル成分の電圧量が、差動増幅された状態で入力されている。
【００４８】
ＡＤコンバータ５３は、入力された電圧量をディジタル変換し、ディジタル信号としてコントロール回路５５とモード切換器５４とに出力している。
【００４９】
コントロール回路５５は、入力されたディジタル信号を記憶すると共に内部処理し、その処理結果であるディジタル信号をモード切替器５４に出力しており、モード切替器５４は、ＡＤコンバータ５３から入力されたディジタル信号と、コントロール回路５５から入力されたディジタル信号のうちの、いずれか一方の信号をＤＡコンバータ５６に出力するように構成されている。
【００５０】
モード切換器５４は、外部出力信号ＯＵＴがロックアップされた直後は、ＡＤコンバータ５３から入力されたディジタル信号をＤＡコンバータ５６に出力している。
【００５１】
ＤＡコンバータ５６は、ディジタル信号をアナログ信号に変換し、リップル補正回路３９に出力する。リップル補正回路３９は、ＤＡコンバータから入力されるアナログ信号の大きさに応じた電荷量の補償電流を生成し、チャージポンプ回路３５が出力する制御信号に重畳するように構成されている。
【００５２】
補償電流が重畳された結果、リップル成分は減少するが、そのリップル成分は、上述のようにリファレンス自動補正回路４によって測定され、測定結果はコントロール回路５５に記憶されると共に、その測定結果に応じたアナログ信号が、ＤＡコンバータ５６からリップル補正回路３９に出力され、修正された電荷量の補償電流が、チャージポンプ回路３５の出力に重畳される。
【００５３】
このように、リップル成分が測定された後、その測定結果が増幅され、リップル電流とは逆極性の補償電流の電荷量に反映されるので、リファレンス自動補正回路４とリップル補正回路３９によって、リップル成分を次第に小さくするネガティブフィードバックループが形成されていることになる。
【００５４】
そして、ネガティブフィードバックループが形成されている間に、ＡＤコンバータ５３から出力されるディジタル信号はコントロール回路５５に記憶され続け、コントロール回路５５が、記憶内容からリップル成分を最も小さくする適切なディジタル信号を求めた後、モード切換器５４が切り替わり、コントロール回路５５が出力するディジタル信号がＤＡコンバータ５６に入力されると、リップル補正回路３９内で、そのディジタル信号に応じた電荷量の補償電流が生成されるようになる。
【００５５】
従って、リップル成分は非常に小さくなり、外部出力信号ＯＵＴの周波数は、基準クロック信号を分周器３２の平均分周値倍した周波数で安定する。
【００５６】
なお、この時点でのリップル電流は、基準クロック信号の６４周期を単位とし、位相比較が行われる度に±ΔＱ〜±３２ΔＱの電荷量で発生している(３２ΔＱ→３１ΔＱ→…ΔＱ→−ΔＱ→−２ΔＱ→…−３２ΔＱ)ものとすると、リップル補正回路３９からは、極性が逆向きで、リップル電流の電荷量と等しい電荷量の補償電流が位相比較毎に出力されていることになる。
【００５７】
セルラー電話に上記周波数シンセサイザ１を用いる場合、以上の動作を電源投入後行うようにすると、リップル電流が温度変動等の影響により変化しても、変化後のリップル電流を正確にキャンセルできる補償電流が生成されるので、外部出力信号ＯＵＴの周波数は安定する。
【００５８】
また、電源投入後であっても、温度変動等のリップル電流変動要因が生じた場合に、補償電流を設定し直してもよい。
【００５９】
【発明の効果】
リップル成分を正確に除去できるので、スプリアス成分の無い外部出力信号が得られる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザの一例を示すブロック図
【図２】リファレンス自動補正回路の内部ブロック図
【図３】外部出力信号ＯＵＴの集束状態を説明するためのグラフ
【図４】動作開始から所定時間経過した後の周波数シンセサイザの内部信号のタイミングチャート
【図５】リップル成分のタイミングを説明するためのグラフ
【図６】従来技術の周波数シンセサイザのブロック図
【図７】リップル電流と補償電流を説明するためのタイミングチャート
【符号の説明】
１……周波数シンセサイザ ４……リファレンス自動補正回路 ３１……発振器 ３２……分周器 ３３……クロック信号発生器 ３４……位相比較器 ３５……チャージポンプ回路 ３６……ローパスフィルタ ３８……分数分周制御回路 ３９……リップル補正回路 ５３……ＡＤコンバータ ５５……コントロール回路 ５６……ＤＡコンバータ ７４……リップル成分
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、カウンター分周値を周期的に変化させる周波数シンセサイザのスプリアス成分を除去する技術に関する。
【０００２】
【従来の技術】
近年では、セルラー電話機等に、ロックアップ動作が高速な周波数シンセサイザが求められている。図６の符号１０１は、従来技術の周波数シンセサイザの一例であり、セルラー電話機の送受信回路を構成する半導体装置内に設けられている。
【０００３】
この周波数シンセサイザ１０１は、発振器１３１、分周器１３２、クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６、電圧発生回路１３７、分数分周制御回路１３８及びリップル補正回路１３９を有している。
【０００４】
チャージポンプ１３５は、ローパスフィルタ１３６を介して、 発振器１３１に制御信号を出力しており、発振器１３１は、入力された制御信号に応じた周波数の外部出力信号ＯＵＴを、分周器１３２と、この周波数シンセサイザ１０１が設けられた半導体装置内の他の回路とに出力している。
【０００５】
分周器１３２は、分数分周制御回路１３８によって分周値を制御されており、分周器１３２に入力された外部出力信号ＯＵＴは、その分周値に従って分周され、比較信号として位相比較器１３４に出力される。
【０００６】
位相比較器１３４には、分周された信号と、クロック信号発生器１３３が出力する基準クロック信号とが入力されており、位相比較器１３４はそれらの位相を比較し、その比較結果がチャージポンプ回路１３５に出力されている。
【０００７】
チャージポンプ回路１３５は、ローパスフィルタ１３６を介して、発振器１３１に制御信号を出力しており、その結果、発振器１３１は、入力された制御信号に従って外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相を基準クロック信号の位相に一致させる。
【０００８】
ところで、セルラー電話では、例えば９００ＭＨｚ程度の高周波を基準とし、チャネル間隔が２５ｋＨｚや１２．５ｋＨｚとされている。従って、９００ＭＨｚを基準とし、９００．０２５ＭＨｚ，９００．０５０ＭＨｚ……等の２５ｋＨｚ間隔や、１２．５ｋＨｚの外部出力信号ＯＵＴを作る必要がある。
【０００９】
他方、応答速度を早くするために、基準クロック信号は高周波にする必要がある。そこで、上述の周波数シンセサイザ１０１では、分数分周制御回路１３８が、分周器１３２の分周値を周期的に変化させ、外部出力信号ＯＵＴの周波数が、基準クロック信号の周波数を平均分周値倍した値になるようにしている。
【００１０】
例えば、周波数２２５ｋＨｚの基準クロック信号を用いる場合、分周器１３２の分周値を基準クロック信号の８周期の間４０００とし、次の１周期の間だけ４００１にすると、分周値変化の１周期(基準クロック信号の９周期)を平均した平均分周値は、４０００＋１／９になり、外部出力信号ＯＵＴの周波数は、
２２５ｋＨｚ×(４０００＋１／９)＝９００．０２５ＭＨｚ
と、９００．０２５ＭＨｚになる。
【００１１】
また、基準クロック信号の２周期間の分周値を４００１、残りの７周期の間を４０００とすれば、平均分周値は４０００＋２／９となり、外部出力信号ＯＵＴの周波数は９００．０５０ＭＨｚになる。このように、分周値を周期的に変化させることで、比較的高周波の基準クロック信号から所望周波数の外部出力信号ＯＵＴを得ることができる。
【００１２】
しかし、上記のように分周値を周期的に変化させる場合、外部出力信号ＯＵＴがロックアップされた後も、比較信号の位相は周期的に変化し続け、比較信号の位相は基準クロック信号の位相と一致しない。
【００１３】
そのため、位相比較器１３４からは、それらの位相差に応じた信号が出力され、チャージポンプ回路１３５からは、位相差に応じた電荷量のリップル電流が出力され続けてしまう。図７の符号Ａ1〜Ａ8はリップル電流の例であり、リップル電流Ａ4の大きさを最小単位とすると、各リップル電流Ａ1〜Ａ8は、それぞれ最小単位の７倍、５倍、３倍、１倍、−１倍、−３倍、−５倍、−７倍の大きさである。
【００１４】
このようなリップル電流は、外部出力信号ＯＵＴにスプリアスを発生させ、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１５】
そこで上記従来技術の周波数シンセサイザ１０１でも対策が採られており、電圧発生回路１３７とリップル補正回路１３９とが設けられている。このリップル補正回路１３９は、複数のコンデンサ１４１と、各コンデンサ１４１と電圧発生回路１３７とを接続するスイッチ１４２とを有しており、分数分周制御回路１３８が、リップル電流の大きさに応じてコンデンサ１４１を選択し、スイッチ１４２を導通させ、そのコンデンサ１４１を電圧発生回路１３７に接続するように構成されている。
【００１６】
そして、スイッチ１４２が導通し、電圧発生回路１３７が出力する基準電圧が、選択されたコンデンサ１４１に印加されると、リップル電流とは逆極性で大きさの等しい補償電流が生成されるようになっている。その補償電流を図７の符号Ｂ1〜Ｂ8に示す。チャージポンプ回路１３５の出力に補償電流Ｂ1〜Ｂ8が重畳されると、リップル電流Ａ1〜Ａ8はキャンセルされる。
【００１７】
しかしながら、リップル電流とは逆極性で、電荷量の等しい補償電流を生成することで、リップル電流をキャンセルしようとしても、リップル電流の大きさは、温度変動やチャージポンプ回路１３５の特性変動によって変化するため、補償電流によってリップル電流を正確にキャンセルすることは困難である。そのため、外部出力信号ＯＵＴに含まれるスプリアス成分を完全には除去できないという問題がある。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、出力信号にスプリアス成分が含まれず、特性のよい周波数シンセサイザを提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、外部出力信号を出力する発振器と、その分周値を周期的に変化させながら前記発振器が出力する外部出力信号を分周して比較信号を発生する分周器と、前記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を出力する位相比較回路と、前記外部出力信号が前記基準クロック信号の周波数を前記分周値の平均分周値倍した周波数になるように前記位相差信号に応じた制御信号を前記発振器に対して供給するチャージポンプ回路と、前記制御信号に含まれるリップル電流に起因するリップル成分を測定するリファレンス自動補正回路と、前記リップル成分の測定結果に基づいて前記リップル電流と逆極性の補償電流を生成して前記制御信号に重畳するリップル補正回路とを有し、前記リファレンス自動補正回路が前記リップル成分の測定結果を記憶するコントロール回路を含み、前記リップル補正回路が前記コントロール回路の出力信号に基づき前記補償電流を生成する。
【００２０】
また、本発明においては、前記リップル成分の測定と前記補償電流の生成とが繰り返し行なわれる構成としてもよい。
【００２１】
更には、前記リファレンス自動補正回路が前記コントロール回路の記憶内容に応じた出力信号を前記リップル補正回路に出力する構成としてもよい。
【００２２】
また、前記外部出力信号の周波数が所定範囲内で安定した後に前記補償電流の前記制御信号への重畳が行なわれる構成としてもよい。
【００２３】
本発明の周波数シンセサイザは上記のように構成されており、分周値が周期的に変化する分周器により、発振器が出力する外部出力信号を分周して比較信号を生成し、位相比較器が、比較信号の位相と基準クロック信号の位相とを比較して位相差を求め、チャージポンプ回路が、位相差に応じた制御信号を前記発振器に出力しており、動作開始からある程度の時間が経過すると、外部出力信号の周波数は、基準クロック信号の周波数を平均分周値倍した値になる。
【００２４】
そして、この周波数シンセサイザは、出力信号ＯＵＴの周波数がロックされた後も、チャージポンプ回路からリップル電流が出力されてしまうので、そのリップル電流によって生成され、制御信号に含まれるリップル成分を測定するリファレンス自動補正回路と、リップル成分の測定結果に基いて補償電流を生成し、制御信号に重畳するように構成されたリップル補正回路とを有しており、補償電流の電荷量をリップル成分の大きさに応じて変更することができるように構成されている。従って、予めリップル成分の大きさを測定して補償電流の電荷量を設定する必要が無く、また、温度変化等によりリップル成分の大きさが変動しても、補償電流の電荷量を、その変化に追随させることが可能となる。
【００２５】
このような周波数シンセサイザでは、動作開始後、外部出力信号の周波数が、基準クロック信号の周波数を平均分周値倍した値付近にある程度集束した後(ロックアップ)、リップル成分の大きさの測定と、その測定結果に基づく補償電流の生成とを繰り返し行うと、リップル成分を次第に小さくするネガティブフィードバックループを形成することが可能となる。
【００２６】
そして、リファレンス自動補正回路にリップル成分の測定結果を記憶するコントロール回路を設け、また、リップル補正回路をコントロール回路の出力信号に基いて補償電流を生成できるように構成しておくと、ネガティブフィードバックループを形成したときに、コントロール回路によって測定結果を記憶しておき、リップル成分がある程度小さくなった後、更にリップル成分を小さくする信号を求め、リップル補正回路に出力すると、短時間で、外部出力信号の周波数を基準クロック信号の周波数を平均分周値倍した値に正確に安定させることができる。
【００２７】
【発明の実施の形態】
図１を参照し、符号１は本発明の周波数シンセサイザの一例であり、半導体デバイス内に設けられている。
【００２８】
この周波数シンセサイザ１は、リファレンス自動補正回路４と、発振器３１と、分周器３２と、クロック信号発生器３３と、位相比較器３４と、チャージポンプ回路３５と、ローパスフィルター３６と、分数分周制御回路３８と、リップル補正回路３９とを有している。
【００２９】
そして、発振器３１が出力する外部出力信号ＯＵＴは、この周波数シンセサイザ１が設けられた半導体装置内の他の回路に供給されると共に分周器３２にも出力されている。
【００３０】
分周器３２は、入力された外部出力信号ＯＵＴを分周し、低周波の比較信号を生成し、位相比較器３４に出力しており、また、クロック信号発生器３３は、所定周波数の基準クロック信号を生成し、位相比較器３４に出力している。
【００３１】
位相比較器３４は、基準クロック信号と比較信号の位相を比較し、位相差を求めており、比較信号の位相が基準クロック信号の位相よりも遅れている場合には、位相差に応じた時間だけ、チャージポンプ回路３５にＵｐ信号を出力し、進んでいる場合にはＤｏｗｎ信号を出力する。
【００３２】
チャージポンプ回路３５の出力端子は、ローパスフィルタ３６を介して発振器３１の入力端子に接続されており、Ｕｐ信号が入力されると、電源電圧ラインからローパスフィルタ３６側に電流を供給し、Ｄｏｗｎ信号が入力されると、逆にローパスフィルタ３６側から電流を引き抜くことで制御信号を生成している。その制御信号は、ローパスフィルタ３６によって高周波成分が除去された後、発振器３１に入力されている。
【００３３】
発振器３１は、入力される制御信号の電圧が低下すると外部出力信号ＯＵＴの周波数を低くし、電圧が上昇すると周波数を高くするように構成されている。比較信号の位相と基準クロック信号の位相とが一致すると、チャージポンプ回路３５からは、Ｕｐ信号もＤｏｗｎ信号も出力されないので、分周器３２の分周値が一定である場合には、外部出力信号ＯＵＴは、その周波数が基準クロック信号の周波数の分周値倍した値になったときに安定するようになっている。
【００３４】
例えばＰＨＳの場合は、１．６ＧＨｚ付近を中心にし、チャンネル間隔の３００ｋＨｚステップの外部出力信号ＯＵＴを発生させる必要がある。そのため、この周波数シンセサイザ１では、分周器３２の分周値は、分数分周制御回路３８によって周期的に変化されており、周波数シンセサイザ１が動作を開始し、所定時間経過した後(ロックアップされた後)、外部出力信号ＯＵＴの周波数は、基準クロック信号の周波数を平均分周値倍した値で略安定するように構成されている。
【００３５】
図３上段のグラフは、周波数シンセサイザ１の動作開始後の、外部出力信号ＯＵＴの周波数変化を示すグラフである。外部出力信号ＯＵＴの周波数は次第に集束し、時刻Ｔを経過したところでロックアップされたものとする。
【００３６】
図４の符号７１〜７４は、それぞれロックアップ後の分周器３２から出力される比較信号の位相、基準クロック信号の位相、それらの信号の位相差、チャージポンプ回路３５から出力される制御信号に含まれるリップル成分を示している。このグラフは、基準クロック信号の６４周期を一単位として分周値を変化させる例であり、６４周期のうち、６３周期の期間の分周値をＮとし、１周期の期間だけＮ＋１とした場合である。
【００３７】
この図４から分かるように、分周器３２から出力される比較信号の位相は、分周器３２の分周値がＮである６３周期の間に徐々に進み、分周値がＮ＋１になると一気に遅れている。そのため、比較信号の位相と基準クロック信号の位相とは一致することがなく、位相の比較が行われる度に位相差７３が発生している。従って、ロックアップ後も、チャージポンプ回路３５からは、その位相差７３の大きさに応じたリップル電流が出力され、ローパスフィルタ３６に入力されるとリップル成分７４(電圧値で示す。)が発生してしまう。
【００３８】
基準クロック信号の６４周期の間の位相差７３のうち、最も小さい位相差に対応したリップル電流の電荷量を±ΔＱとすると、６４周期の間のリップル電流の大きさは、位相差７３の大きさに応じ、±ΔＱ〜±３２ΔＱでΔＱ刻みの電荷量になる。
【００３９】
発振器３１は、チャージポンプ回路３５から入力される制御信号の電圧が大きくなると外部出力信号ＯＵＴの周波数を高くし、電圧が小さくなると低くするように構成されているため、リップル成分のｐ−ｐ電圧を５ｍＶとすると、図３下段のグラフに示すように、ロックアップ後も、外部出力信号ＯＵＴの周波数は、±１７０ｋＨｚの幅で周期的に変化してしまう。
【００４０】
この周波数シンセサイザ１では、チャージポンプ回路３５の出力は、リファレンス自動補正回路４にも入力されている。リファレンス自動補正回路４を説明すると、図２を参照し、電圧発生回路４５と、遅延回路４３と、増幅器４１、４４と、第１、第２のサンプルホールド回路４２1、４２2とを有している。第１、第２のサンプルホールド回路４２1、４２2内には、第１、第２のスイッチ回路５１1、５１2と、第１、第２のホールド回路５２1、５２2とがそれぞれ設けられており、電圧発生回路４５内には、ＡＤコンバータ５３と、モード切替器５４と、コントロール回路５５と、ＤＡコンバータ５６とが設けられている。
【００４１】
チャージポンプ回路３５が出力する制御信号は、直流成分が除去された状態で、入力段の増幅器４１に入力されている。その増幅器４１の出力端子は、第１、第２のスイッチ回路５１1、５１2を介して、第１、第２のホールド回路５２1、５２2にそれぞれ接続されており、増幅器４１が増幅した交流電圧成分は、第１、第２のスイッチ５１1、５１2を介して第１、第２のホールド回路５２1、５２2にそれぞれ入力されるように構成されている。
【００４２】
ここで、分周値が、基準クロック信号の６３周期の間はＮとなり、１周期の間はＮ＋１となる場合、外部出力信号ＯＵＴがＮ＋１の分周値で分周されたとき、リップル成分が最低電位になる。そのときの時刻を符号Ａで表し、リップルが最高電位になったときの時刻を符号Ｂで表すものとすると、外部出力信号ＯＵＴの周波数は、時刻Ａで最も低くなり、時刻Ｂで最も高くなる。
【００４３】
第１、第２のスイッチ回路５１1、５１2のうち、第１のスイッチ回路５１1にはリップル補正回路３９の出力が直接入力され、第２のスイッチ回路５１2には、遅延回路４３を介して入力されている。
【００４４】
リップル補正回路３９は、分数分周制御回路３８によって制御されており、分数分周制御回路８０からの信号により、図５に示すように、時刻Ａの時点でパルス状の信号８０を生成すると、そのパルス状の信号８０は、第１のスイッチ回路５１1に直ちに入力される。
【００４５】
第１のスイッチ回路５１1は、パルス状の信号８０が入力されると導通し、それにより、第１のホールド回路５２1と増幅器４１とが続され、ホールド回路５２1に、増幅されたリップル成分７４が入力される。時刻Ａでは、リップル成分７４は最低電位であるから、第１のホールド回路５２1には、その最低電位が保持される。
【００４６】
また、時刻Ａで入力されたパルス状の信号８０は、遅延回路４３によって遅延され、時刻Ｂの時点で、パルス状の信号８１となって第２のスイッチ回路５１2に入力されるように構成されている。第２のスイッチ回路５１2が、パルス状の信号８１によって導通すると、第２のホールド回路５２2と増幅器４１とが接続され、第２のホールド回路５２2に、増幅されたリップル成分７４が入力される。時刻Ｂでは、リップル成分７４は最高電位にあるから、第２のホールド回路５２2によって、その最高電位が保持される。
【００４７】
第１、第２のホールド回路５２1、５２2が保持する電圧は、後段の増幅器４４に入力され、差動増幅されており、その増幅器４４の出力は電圧発生回路４５内のＡＤコンバータ５３に入力されている。従って、ＡＤコンバータ５３には、リップル成分の電圧量が、差動増幅された状態で入力されている。
【００４８】
ＡＤコンバータ５３は、入力された電圧量をディジタル変換し、ディジタル信号としてコントロール回路５５とモード切換器５４とに出力している。
【００４９】
コントロール回路５５は、入力されたディジタル信号を記憶すると共に内部処理し、その処理結果であるディジタル信号をモード切替器５４に出力しており、モード切替器５４は、ＡＤコンバータ５３から入力されたディジタル信号と、コントロール回路５５から入力されたディジタル信号のうちの、いずれか一方の信号をＤＡコンバータ５６に出力するように構成されている。
【００５０】
モード切換器５４は、外部出力信号ＯＵＴがロックアップされた直後は、ＡＤコンバータ５３から入力されたディジタル信号をＤＡコンバータ５６に出力している。
【００５１】
ＤＡコンバータ５６は、ディジタル信号をアナログ信号に変換し、リップル補正回路３９に出力する。リップル補正回路３９は、ＤＡコンバータから入力されるアナログ信号の大きさに応じた電荷量の補償電流を生成し、チャージポンプ回路３５が出力する制御信号に重畳するように構成されている。
【００５２】
補償電流が重畳された結果、リップル成分は減少するが、そのリップル成分は、上述のようにリファレンス自動補正回路４によって測定され、測定結果はコントロール回路５５に記憶されると共に、その測定結果に応じたアナログ信号が、ＤＡコンバータ５６からリップル補正回路３９に出力され、修正された電荷量の補償電流が、チャージポンプ回路３５の出力に重畳される。
【００５３】
このように、リップル成分が測定された後、その測定結果が増幅され、リップル電流とは逆極性の補償電流の電荷量に反映されるので、リファレンス自動補正回路４とリップル補正回路３９によって、リップル成分を次第に小さくするネガティブフィードバックループが形成されていることになる。
【００５４】
そして、ネガティブフィードバックループが形成されている間に、ＡＤコンバータ５３から出力されるディジタル信号はコントロール回路５５に記憶され続け、コントロール回路５５が、記憶内容からリップル成分を最も小さくする適切なディジタル信号を求めた後、モード切換器５４が切り替わり、コントロール回路５５が出力するディジタル信号がＤＡコンバータ５６に入力されると、リップル補正回路３９内で、そのディジタル信号に応じた電荷量の補償電流が生成されるようになる。
【００５５】
従って、リップル成分は非常に小さくなり、外部出力信号ＯＵＴの周波数は、基準クロック信号を分周器３２の平均分周値倍した周波数で安定する。
【００５６】
なお、この時点でのリップル電流は、基準クロック信号の６４周期を単位とし、位相比較が行われる度に±ΔＱ〜±３２ΔＱの電荷量で発生している(３２ΔＱ→３１ΔＱ→…ΔＱ→−ΔＱ→−２ΔＱ→…−３２ΔＱ)ものとすると、リップル補正回路３９からは、極性が逆向きで、リップル電流の電荷量と等しい電荷量の補償電流が位相比較毎に出力されていることになる。
【００５７】
セルラー電話に上記周波数シンセサイザ１を用いる場合、以上の動作を電源投入後行うようにすると、リップル電流が温度変動等の影響により変化しても、変化後のリップル電流を正確にキャンセルできる補償電流が生成されるので、外部出力信号ＯＵＴの周波数は安定する。
【００５８】
また、電源投入後であっても、温度変動等のリップル電流変動要因が生じた場合に、補償電流を設定し直してもよい。
【００５９】
【発明の効果】
リップル成分を正確に除去できるので、スプリアス成分の無い外部出力信号が得られる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザの一例を示すブロック図
【図２】リファレンス自動補正回路の内部ブロック図
【図３】外部出力信号ＯＵＴの集束状態を説明するためのグラフ
【図４】動作開始から所定時間経過した後の周波数シンセサイザの内部信号のタイミングチャート
【図５】リップル成分のタイミングを説明するためのグラフ
【図６】従来技術の周波数シンセサイザのブロック図
【図７】リップル電流と補償電流を説明するためのタイミングチャート
【符号の説明】
１……周波数シンセサイザ ４……リファレンス自動補正回路 ３１……発振器 ３２……分周器 ３３……クロック信号発生器 ３４……位相比較器 ３５……チャージポンプ回路 ３６……ローパスフィルタ ３８……分数分周制御回路 ３９……リップル補正回路 ５３……ＡＤコンバータ ５５……コントロール回路 ５６……ＤＡコンバータ ７４……リップル成分
Claims (4)
- 外部出力信号を出力する発振器と、
その分周値を周期的に変化させながら前記発振器が出力する外部出力信号を分周して比較信号を発生する分周器と、
前記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を出力する位相比較回路と、
前記外部出力信号が前記基準クロック信号の周波数を前記分周値の平均分周値倍した周波数になるように前記位相差信号に応じた制御信号を前記発振器に対して供給するチャージポンプ回路と、
前記制御信号に含まれるリップル電流に起因するリップル成分を測定するリファレンス自動補正回路と、
前記リップル成分の測定結果に基づいて前記リップル電流と逆極性の補償電流を生成して前記制御信号に重畳するリップル補正回路と、
を有し、
前記リファレンス自動補正回路が前記リップル成分の測定結果を記憶するコントロール回路を含み、
前記リップル補正回路が前記コントロール回路の出力信号に基づき前記補償電流を生成する周波数シンセサイザ。 - 前記リップル成分の測定と前記補償電流の生成とが繰り返し行われる請求項１記載の周波数シンセサイザ。
- 前記リファレンス自動補正回路は前記コントロール回路の記憶内容に応じた出力信号を前記リップル補正回路に出力する請求項２記載の周波数シンセサイザ。
- 前記外部出力信号の周波数が所定範囲内で安定した後に前記補償電流の前記制御信号への重畳が行われる請求項１乃至請求項３のいずれか１項記載の周波数シンセサイザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36793797A JP3895028B2 (ja) | 1997-12-26 | 1997-12-26 | 周波数シンセサイザ |
| US09/212,959 US6130925A (en) | 1997-12-26 | 1998-12-16 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36793797A JP3895028B2 (ja) | 1997-12-26 | 1997-12-26 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195984A JPH11195984A (ja) | 1999-07-21 |
| JP3895028B2 true JP3895028B2 (ja) | 2007-03-22 |
Family
ID=18490575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36793797A Expired - Fee Related JP3895028B2 (ja) | 1997-12-26 | 1997-12-26 | 周波数シンセサイザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6130925A (ja) |
| JP (1) | JP3895028B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11225072A (ja) * | 1998-02-05 | 1999-08-17 | Fujitsu Ltd | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ |
| JP4198833B2 (ja) * | 1999-07-23 | 2008-12-17 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ、リップルを補償する方法 |
| US6615142B1 (en) * | 1999-08-17 | 2003-09-02 | Southwest Sciences Incorporated | Filtering to measure gas concentrations from spectral features |
| DE10154993B4 (de) * | 2001-11-08 | 2005-03-10 | Advanced Micro Devices Inc | Phasenregelkreisschaltung |
| US7253671B2 (en) * | 2004-06-28 | 2007-08-07 | Intelliserv, Inc. | Apparatus and method for compensating for clock drift in downhole drilling components |
| KR100632951B1 (ko) * | 2004-09-22 | 2006-10-11 | 삼성전자주식회사 | 리플 안정화 기능을 갖는 고전압 발생 회로 |
| US7583152B2 (en) | 2008-01-04 | 2009-09-01 | Qualcomm Incorporated | Phase-locked loop with self-correcting phase-to-digital transfer function |
| JP5803568B2 (ja) * | 2011-10-26 | 2015-11-04 | 富士通株式会社 | 位相同期回路及び位相同期回路制御方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180993A (en) * | 1990-01-15 | 1993-01-19 | Telefonaktiebolaget L M Ericsson | Method and arrangement for frequency synthesis |
| US5701598A (en) * | 1990-09-14 | 1997-12-23 | Atkinson; Noel D. | Scanning receiver with direct digital frequency synthesis and digital signal processing |
| US5692023A (en) * | 1994-11-04 | 1997-11-25 | Lsi Logic Corporation | Phase locked loop including distributed phase correction pulses for reducing output ripple |
| US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
-
1997
- 1997-12-26 JP JP36793797A patent/JP3895028B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-16 US US09/212,959 patent/US6130925A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6130925A (en) | 2000-10-10 |
| JPH11195984A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126429B2 (en) | Digital phase locked loop with selectable normal or fast-locking capability | |
| US7301414B2 (en) | PLL circuit, radio-communication equipment and method of oscillation frequency control | |
| JP4496322B2 (ja) | ジッター補償されたｎ分周周波数シンセサイザー | |
| US7019569B2 (en) | Method of implementing multi-transfer curve phase lock loop | |
| JP3482711B2 (ja) | 温度補償機能を有するｎ分周周波数シンセサイザ | |
| JPS60203007A (ja) | 周波数変調回路 | |
| US7496136B2 (en) | Phase locked loop and method for evaluating a jitter of a phase locked loop | |
| FI97579C (fi) | Vaihelukitun silmukan silmukkasuodatin | |
| US7498888B2 (en) | Method and arrangement for interference compensation in a voltage-controlled frequency generator | |
| JP3895028B2 (ja) | 周波数シンセサイザ | |
| JP4357674B2 (ja) | 周波数シンセサイザ | |
| US7978013B2 (en) | Phase synchronizing circuit | |
| GB2313001A (en) | Frequency synthesiser including PLL data modulator | |
| JP3923150B2 (ja) | 周波数シンセサイザ | |
| GB2398942A (en) | Phase locked loop with delay circuit | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| US20070241825A1 (en) | Phase Locked Loop Circuit | |
| JPH10322198A (ja) | フェーズロックドループ回路 | |
| JP3144501B2 (ja) | 周波数シンセサイザ | |
| JPH08167842A (ja) | 発振装置 | |
| US8102215B2 (en) | Compensated high-speed PLL circuit | |
| JP4198833B2 (ja) | 周波数シンセサイザ、リップルを補償する方法 | |
| JP2000175447A (ja) | 半導体集積回路装置 | |
| JPH11136125A (ja) | 周波数シンセサイザ | |
| US20050266816A1 (en) | PLL synthesizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061023 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |