JP2762852B2 - 周波数安定化回路 - Google Patents
周波数安定化回路Info
- Publication number
- JP2762852B2 JP2762852B2 JP4202806A JP20280692A JP2762852B2 JP 2762852 B2 JP2762852 B2 JP 2762852B2 JP 4202806 A JP4202806 A JP 4202806A JP 20280692 A JP20280692 A JP 20280692A JP 2762852 B2 JP2762852 B2 JP 2762852B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- signal
- counter
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は周波数安定化回路に関
し、特にπ／４シフトＱＰＳＫ信号受信機の周波数安定
化を行う周波数安定化回路に関する。
し、特にπ／４シフトＱＰＳＫ信号受信機の周波数安定
化を行う周波数安定化回路に関する。
【０００２】
【従来の技術】従来の周波数安定化回路は、図２に示す
ようにπ／４シフトＱＰＳＫ信号ＳINと局発信号ＳLOを
入力して周波数変換された中間周波数信号ＳIFを出力す
るミキサ１ａと、制御電圧ＶCONTの変化により出力する
局発信号ＳLOの周波数を変化させる電圧制御発振器４ａ
と、中間周波数信号ＳIFから周波数ｆｇを出力するカウ
ンター２ａと、カウンター２ａの測定する区間を電圧制
御発振器４ａの局発信号ＳLOをもとに発生させるタイミ
ング発生器３ａと、周波数の設定値を出力する設定デー
タ発生器８ａと、カウンター２ａが測定した周波数と周
波数の設定値を比較し、周波数ずれΔｆを出力する比較
器７ａと、周波数ずれΔｆに応じて電圧データＤ3 を変
化させる電圧データ発生器６ａと、電圧データＤ3 につ
いて、電圧制御発振器４ａを制御する制御電圧ＶCONTに
変換するディジタル・アナログ変換器５ａと、π／４シ
フトＱＰＳＫ信号ＳIFを復調する復調器１０ａとを有し
て構成され、比較器７ａの精度は、局発信号周波数ＳLO
によりカウンターの測定区間を決めていたため周波数偏
差はΔｆ／ｆLOである。
ようにπ／４シフトＱＰＳＫ信号ＳINと局発信号ＳLOを
入力して周波数変換された中間周波数信号ＳIFを出力す
るミキサ１ａと、制御電圧ＶCONTの変化により出力する
局発信号ＳLOの周波数を変化させる電圧制御発振器４ａ
と、中間周波数信号ＳIFから周波数ｆｇを出力するカウ
ンター２ａと、カウンター２ａの測定する区間を電圧制
御発振器４ａの局発信号ＳLOをもとに発生させるタイミ
ング発生器３ａと、周波数の設定値を出力する設定デー
タ発生器８ａと、カウンター２ａが測定した周波数と周
波数の設定値を比較し、周波数ずれΔｆを出力する比較
器７ａと、周波数ずれΔｆに応じて電圧データＤ3 を変
化させる電圧データ発生器６ａと、電圧データＤ3 につ
いて、電圧制御発振器４ａを制御する制御電圧ＶCONTに
変換するディジタル・アナログ変換器５ａと、π／４シ
フトＱＰＳＫ信号ＳIFを復調する復調器１０ａとを有し
て構成され、比較器７ａの精度は、局発信号周波数ＳLO
によりカウンターの測定区間を決めていたため周波数偏
差はΔｆ／ｆLOである。
【０００３】
【発明が解決しようとする課題】この従来の周波数安定
化回路では、π／４シフトＱＰＳＫ信号の周波数を測定
して周波数安定化を行っていたため、π／４シフトＱＰ
ＳＫ信号の送信データに偏りがあって、π／４シフトＱ
ＰＳＫ信号の周波数の平均値が搬送波周波数と異った場
合に局部発振器を正しい周波数に安定化できないという
問題点があった。
化回路では、π／４シフトＱＰＳＫ信号の周波数を測定
して周波数安定化を行っていたため、π／４シフトＱＰ
ＳＫ信号の送信データに偏りがあって、π／４シフトＱ
ＰＳＫ信号の周波数の平均値が搬送波周波数と異った場
合に局部発振器を正しい周波数に安定化できないという
問題点があった。
【０００４】
【課題を解決するための手段】本発明の周波数安定化回
路は、入力の制御電圧に応じて発振信号の周波数が変化
する電圧制御発振器と、π／４シフトＱＰＳＫ信号を周
波数変換するミキサと、前記ミキサで周波数変換された
π／４シフトＱＰＳＫ信号の周波数を測定するカウンタ
ーと、前記カウンターの測定する区間を前記電圧制御発
振器の発振信号をもとに発生させるタイミング発生器
と、周波数の設定値を出力する設定データ発生器と、前
記カウンターが測定した周波数と前記周波数の設定値と
を比較し周波数のずれを出力する比較器と、前記周波数
のずれに応じて電圧データを変化させる電圧データ発生
器と、前記電圧データを前記電圧制御発振器の制御電圧
に変えるディジタル・アナログ変換器と、前記π／４シ
フトＱＰＳＫ信号を復調する復調器とを有するπ／４シ
フトＱＰＳＫ信号の受信機の周波数安定化回路におい
て、前記復調器から出力される移相量を前記タイミング
発生器が発生する前記カウンターの測定する区間にわた
り積算する積算器と、前記積算器が積算した移相量に応
じて前記周波数の設定値を増減する加減算器とを有す
る。
路は、入力の制御電圧に応じて発振信号の周波数が変化
する電圧制御発振器と、π／４シフトＱＰＳＫ信号を周
波数変換するミキサと、前記ミキサで周波数変換された
π／４シフトＱＰＳＫ信号の周波数を測定するカウンタ
ーと、前記カウンターの測定する区間を前記電圧制御発
振器の発振信号をもとに発生させるタイミング発生器
と、周波数の設定値を出力する設定データ発生器と、前
記カウンターが測定した周波数と前記周波数の設定値と
を比較し周波数のずれを出力する比較器と、前記周波数
のずれに応じて電圧データを変化させる電圧データ発生
器と、前記電圧データを前記電圧制御発振器の制御電圧
に変えるディジタル・アナログ変換器と、前記π／４シ
フトＱＰＳＫ信号を復調する復調器とを有するπ／４シ
フトＱＰＳＫ信号の受信機の周波数安定化回路におい
て、前記復調器から出力される移相量を前記タイミング
発生器が発生する前記カウンターの測定する区間にわた
り積算する積算器と、前記積算器が積算した移相量に応
じて前記周波数の設定値を増減する加減算器とを有す
る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【０００６】本実施例は、入力の制御電圧ＶCONTに応じ
て局部発振信号ＳLOの周波数が変化する電圧制御発振器
４と、π／４シフトＱＰＳＫ信号ＳINを周波数変換する
ミキサ１と、ミキサ１で周波数変換されたπ／４シフト
ＱＰＳＫ信号ＳIFの周波数を測定するカウンター２と、
カウンター２の測定する区間を電圧制御発振器４の局部
発振信号ＳLOをもとに発生させるタイミング発生器３
と、π／４シフトＱＰＳＫ信号ＳIFを復調し、移相量デ
ータＤ1 を出力する復調器１０と、移相量をタイミング
発生器３が発生するカウンター３の測定する区間にわた
り積算する積算器１１と、周波数の設定値ｆ0 を出力す
る設定値データ発生器９と、積算器１１が積算した量に
応じて周波数の設定値ｆ0 に加減算する加減算器８と、
カウンター２が測定した周波数と周波数の設定値とを加
減算した値を比較し、周波数のずれを出力する比較器７
と、周波数のずれに応じて電圧データを変化させる電圧
データ発生器６と、電圧データＤ3 を電圧制御発振器４
の制御電圧ＶCONTに変換するディジタル・アナログ変換
器５とを有して構成される。
て局部発振信号ＳLOの周波数が変化する電圧制御発振器
４と、π／４シフトＱＰＳＫ信号ＳINを周波数変換する
ミキサ１と、ミキサ１で周波数変換されたπ／４シフト
ＱＰＳＫ信号ＳIFの周波数を測定するカウンター２と、
カウンター２の測定する区間を電圧制御発振器４の局部
発振信号ＳLOをもとに発生させるタイミング発生器３
と、π／４シフトＱＰＳＫ信号ＳIFを復調し、移相量デ
ータＤ1 を出力する復調器１０と、移相量をタイミング
発生器３が発生するカウンター３の測定する区間にわた
り積算する積算器１１と、周波数の設定値ｆ0 を出力す
る設定値データ発生器９と、積算器１１が積算した量に
応じて周波数の設定値ｆ0 に加減算する加減算器８と、
カウンター２が測定した周波数と周波数の設定値とを加
減算した値を比較し、周波数のずれを出力する比較器７
と、周波数のずれに応じて電圧データを変化させる電圧
データ発生器６と、電圧データＤ3 を電圧制御発振器４
の制御電圧ＶCONTに変換するディジタル・アナログ変換
器５とを有して構成される。
【０００７】次に本実施例の動作について説明する。ミ
キサ１はπ／４シフトＱＰＳＫ信号ＳINと、局部発信信
号ＳLOを入力することにより周波数変換を行い、中間周
波数信号ＳIFを出力する。中間周波数信号ＳIFはπ／４
シフトＱＰＳＫ信号ＳINと局部発振信号ＳLOの周波数の
差を搬送波周波数とするπ／４シフトＱＰＳＫ信号とな
る。カウンター２は、ミキサ１で周波数変換された中間
周波数信号ＳIFの周波数を測定する。タイミング発生器
３は、局部発振信号ＳLOをもとにカウンター２の測定す
る区間を発生する。復調器１０は、中間周波数信号ＳIF
から各ボー区間での移相量Ｄ1 を出力し、積算器１１で
移相量をタイミング発生器３が発生するカウンター２の
測定する区間にわたり積算データＤ2 に変換される。
キサ１はπ／４シフトＱＰＳＫ信号ＳINと、局部発信信
号ＳLOを入力することにより周波数変換を行い、中間周
波数信号ＳIFを出力する。中間周波数信号ＳIFはπ／４
シフトＱＰＳＫ信号ＳINと局部発振信号ＳLOの周波数の
差を搬送波周波数とするπ／４シフトＱＰＳＫ信号とな
る。カウンター２は、ミキサ１で周波数変換された中間
周波数信号ＳIFの周波数を測定する。タイミング発生器
３は、局部発振信号ＳLOをもとにカウンター２の測定す
る区間を発生する。復調器１０は、中間周波数信号ＳIF
から各ボー区間での移相量Ｄ1 を出力し、積算器１１で
移相量をタイミング発生器３が発生するカウンター２の
測定する区間にわたり積算データＤ2 に変換される。
【０００８】積算データＤ2 は移相量の積算値に応じて
設定データ発生器９の発生する周波数の設定値ｆ0 を加
減算器８で加減算し、中間周波数信号ＳIFの周波数変化
に応じた周波数値ｆ2 を出力する。比較器７は、加減算
器８の出力ｆ2 とカウンター２で測定された中間周波数
信号ＳIFの周波数ｆ1 とを比較し、周波数のずれΔｆを
出力し、周波数のずれΔｆに応じた電圧データＤ3 を電
圧データ発生器６で発生する。ディジタル・アナログ変
換器５は、電圧データＤ3 を電圧制御発振器４の制御電
圧ＶCONTに変換し、電圧制御発振器４で局部発振信号Ｓ
LOを出力する。
設定データ発生器９の発生する周波数の設定値ｆ0 を加
減算器８で加減算し、中間周波数信号ＳIFの周波数変化
に応じた周波数値ｆ2 を出力する。比較器７は、加減算
器８の出力ｆ2 とカウンター２で測定された中間周波数
信号ＳIFの周波数ｆ1 とを比較し、周波数のずれΔｆを
出力し、周波数のずれΔｆに応じた電圧データＤ3 を電
圧データ発生器６で発生する。ディジタル・アナログ変
換器５は、電圧データＤ3 を電圧制御発振器４の制御電
圧ＶCONTに変換し、電圧制御発振器４で局部発振信号Ｓ
LOを出力する。
【０００９】π／４シフトＱＰＳＫ信号では各ボー区間
で±π／４又は、±３／４πの位相変化がある。周波数
測定時間ｔの間の位相変化の合計をΣΔψとすると中間
周波数信号の周波数ＳIFはΣΔψ／２π×１／ｔだけ変
化し、これを周波数設定値に加減する。
で±π／４又は、±３／４πの位相変化がある。周波数
測定時間ｔの間の位相変化の合計をΣΔψとすると中間
周波数信号の周波数ＳIFはΣΔψ／２π×１／ｔだけ変
化し、これを周波数設定値に加減する。
【００１０】
【発明の効果】以上説明したように本発明によれば、移
相量を周波数ずれに換算して測定するので、送信データ
の偏りに関係なくなくなり、中間周波数信号の搬送波周
波数が一定となるように局部発振器の周波数を安定化で
きるという効果がある。
相量を周波数ずれに換算して測定するので、送信データ
の偏りに関係なくなくなり、中間周波数信号の搬送波周
波数が一定となるように局部発振器の周波数を安定化で
きるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来の周波数安定化回路の一例のブロック図で
ある。
ある。
１ ミキサ ２ カウンター ３ タイミング発生器 ４ 電圧制御発振器 ５ ディジタル・アナログ変換器 ６ 電圧データ発生器 ７ 比較器 ８ 加減算器 ９ 設定データ発生器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/22 H04B 1/26
Claims (1)
- 【請求項１】 入力の制御電圧に応じて発振信号の周波
数が変化する電圧制御発振器と、π／４シフトＱＰＳＫ
信号を周波数変換するミキサと、前記ミキサで周波数変
換されたπ／４シフトＱＰＳＫ信号の周波数を測定する
カウンターと、前記カウンターの測定する区間を前記電
圧制御発振器の発振信号をもとに発生させるタイミング
発生器と、周波数の設定値を出力する設定データ発生器
と、前記カウンターが測定した周波数と前記周波数の設
定値とを比較し周波数のずれを出力する比較器と、前記
周波数のずれに応じて電圧データを変化させる電圧デー
タ発生器と、前記電圧データを前記電圧制御発振器の制
御電圧に変えるディジタル・アナログ変換器と、前記π
／４シフトＱＰＳＫ信号を復調する復調器とを有するπ
／４シフトＱＰＳＫ信号の受信機の周波数安定化回路に
おいて、前記復調器から出力される移相量を前記タイミ
ング発生器が発生する前記カウンターの測定する区間に
わたり積算する積算器と、前記積算器が積算した移相量
に応じて前記周波数の設定値を増減する加減算器とを有
することを特徴とする周波数安定化回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202806A JP2762852B2 (ja) | 1992-07-30 | 1992-07-30 | 周波数安定化回路 |
| US08/097,017 US5440259A (en) | 1992-07-30 | 1993-07-27 | Frequency stabilizing circuit for a π/4 shift QPSK signal receivers |
| AU44306/93A AU667226B2 (en) | 1992-07-30 | 1993-07-29 | Frequency stabilizing circuit for a pi/4 shift QPSK signal receiver |
| CA002101592A CA2101592A1 (en) | 1992-07-30 | 1993-07-29 | Frequency stabilizing circuit for a /4 shift qpsk signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202806A JP2762852B2 (ja) | 1992-07-30 | 1992-07-30 | 周波数安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0654010A JPH0654010A (ja) | 1994-02-25 |
| JP2762852B2 true JP2762852B2 (ja) | 1998-06-04 |
Family
ID=16463511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4202806A Expired - Fee Related JP2762852B2 (ja) | 1992-07-30 | 1992-07-30 | 周波数安定化回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5440259A (ja) |
| JP (1) | JP2762852B2 (ja) |
| AU (1) | AU667226B2 (ja) |
| CA (1) | CA2101592A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917841B2 (ja) * | 1993-12-28 | 1999-07-12 | 日本電気株式会社 | π／４シフトＱＰＳＫ変調信号受信機の自動周波数制御回路 |
| US5612981A (en) * | 1994-02-15 | 1997-03-18 | Philips Electronics North America Corporation | Apparatus and methods for improving timing recovery of a system clock |
| KR0149225B1 (ko) * | 1994-12-28 | 1998-12-01 | 김광호 | 전력소모를 절감하기 위한 직류전압 발생회로 |
| SE504341C2 (sv) * | 1995-05-22 | 1997-01-20 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| SE506847C2 (sv) * | 1996-06-28 | 1998-02-16 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| JP2988418B2 (ja) * | 1997-03-12 | 1999-12-13 | 日本電気株式会社 | クロック同期化システム |
| JP3196828B2 (ja) * | 1997-12-18 | 2001-08-06 | 日本電気株式会社 | 無線受信方法および装置 |
| JP3540589B2 (ja) * | 1998-02-02 | 2004-07-07 | 株式会社東芝 | クロック逓倍回路 |
| JP3874942B2 (ja) * | 1998-09-22 | 2007-01-31 | 株式会社東芝 | 周波数可変方式、これを用いた電圧制御発振器およびこれを用いたスペクトラム拡散通信の受信機 |
| US7197090B1 (en) | 1999-01-29 | 2007-03-27 | Northrop Grumman Corporation | Adaptive decision regions and metrics |
| US6268780B1 (en) | 2000-04-26 | 2001-07-31 | National Semiconductor Corporation | Frequency synthesizer with digital frequency lock loop |
| US7138882B2 (en) * | 2002-11-08 | 2006-11-21 | Northrop Grumman Corp | Architecture for universal modulator |
| EP2408108A1 (en) | 2010-07-14 | 2012-01-18 | Telefonaktiebolaget L M Ericsson AB (Publ) | Clocking scheme for a wireless communication device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4773083A (en) * | 1985-11-08 | 1988-09-20 | Raytheon Company | QPSK demodulator |
| JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Ｐｓｋ変調信号の遅延検波回路 |
| EP0467712B1 (en) * | 1990-07-20 | 1998-04-29 | Nec Corporation | Phase demodulator for psk-modulated signals |
-
1992
- 1992-07-30 JP JP4202806A patent/JP2762852B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-27 US US08/097,017 patent/US5440259A/en not_active Expired - Fee Related
- 1993-07-29 CA CA002101592A patent/CA2101592A1/en not_active Abandoned
- 1993-07-29 AU AU44306/93A patent/AU667226B2/en not_active Ceased
Non-Patent Citations (1)
| Title |
|---|
| １９９１年電子情報通信学会秋季大会講演論文集、分冊２、Ｂ−２０８、Ｐ．２−２０８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0654010A (ja) | 1994-02-25 |
| AU667226B2 (en) | 1996-03-14 |
| AU4430693A (en) | 1994-02-03 |
| CA2101592A1 (en) | 1994-01-31 |
| US5440259A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762852B2 (ja) | 周波数安定化回路 | |
| JP3268138B2 (ja) | 通信装置、周波数シンセサイザ及びシンセサイズ方法 | |
| JPH06224799A (ja) | 直接変換受信機 | |
| US7643572B2 (en) | Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth | |
| KR100438631B1 (ko) | Ｐｌｌ 회로 | |
| JPH1168557A (ja) | 基準周波数発生装置 | |
| JPH08288796A (ja) | 周波数自動制御回路 | |
| GB2285354A (en) | AFC for PSK demodulators | |
| US7920653B2 (en) | Method and circuit arrangement for suppressing an orthogonal perturbation | |
| US4053836A (en) | Device for transmission of information by pulse code frequency shift modulation | |
| JP2871932B2 (ja) | 周波数安定化回路 | |
| JP3898839B2 (ja) | 送信機 | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
| JP3959349B2 (ja) | クォドラチャ変調器及び復調器 | |
| JPH0548663A (ja) | 位相復調器 | |
| JPH0654013A (ja) | 受信機の周波数変換回路 | |
| JP2570748B2 (ja) | 通信装置 | |
| JPH05347639A (ja) | Ｆｓｋ受信器 | |
| JPH06276244A (ja) | 移動無線装置 | |
| GB2310091A (en) | Frequency control circuit | |
| JPH08237116A (ja) | 自動周波数制御回路 | |
| JPH10322171A (ja) | 自動周波数制御回路 | |
| JPH0637825A (ja) | Ｆｓｋ受信器 | |
| JPS60162304A (ja) | デイジタル復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |
|
| LAPS | Cancellation because of no payment of annual fees |