JPH11506882A - 同期オプティカル環境における同期分布 - Google Patents
同期オプティカル環境における同期分布Info
- Publication number
- JPH11506882A JPH11506882A JP9500895A JP50089597A JPH11506882A JP H11506882 A JPH11506882 A JP H11506882A JP 9500895 A JP9500895 A JP 9500895A JP 50089597 A JP50089597 A JP 50089597A JP H11506882 A JPH11506882 A JP H11506882A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- node
- frame
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 22
- 230000003287 optical effect Effects 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 27
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 230000007774 longterm Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000001914 filtration Methods 0.000 claims 1
- 230000001172 regenerating effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000012546 transfer Methods 0.000 description 11
- 238000003384 imaging method Methods 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RICKKZXCGCSLIU-UHFFFAOYSA-N 2-[2-[carboxymethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]ethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]acetic acid Chemical compound CC1=NC=C(CO)C(CN(CCN(CC(O)=O)CC=2C(=C(C)N=CC=2CO)O)CC(O)=O)=C1O RICKKZXCGCSLIU-UHFFFAOYSA-N 0.000 description 1
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 108010053911 PRS-110 Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
回路網全体に渡り同期化を分布させる装置と方法とが開示されている。基準タイミング信号を発生させることにより、そして第1のオフイスにおけるタイミング基準信号とフレームのスタートとの間のラインクロックパルスを数え、そのカウントをエンコードし、次のオフイスに送ることにより同期化状態を分布させる。この次のオフイスではその送られてきたカウントをデコードし、フレームのスタートからの受信ラインクロック・パルスを数えて基準タイミング信号を再発させることによって同期化状態を再現する。
Description
【発明の詳細な説明】
同期オプティカル環境における同期分布発明の背景 発明の分野
本発明は回路網に同期状態を分布させることに係るものであり、そして具体的
に言えば、電話回路網に行き渡っている同期同期光学的交信環境に同期分布をつ
くりだすことに係るものである。従来技術の説明
ディジタル電話回路網における回路網は図1に簡単に示すような何百、何千と
いうオフイスやノードから構成される。この回路網10はオフイス12、14、
16、18、20を有する。各ノードはBITS(Building Inte
grated Timing Supply)と普通呼ばれているローカル・タ
イミングソース12a,14a,16a,18a,20aを有する。また、各ノ
ードは様々な設備、例えばスイッチ、オプチカル・マルチプレクサ、チャンネル
・ブランク等を有し、これらは回路網素子NE12b,14b,16b,18b
,20bとして参照され、そのオフイス内の各回路網素子のタイミングはそのオ
フイスのBITSにより決められている。その回路網内の様々なオフイスはファ
シリティーズと呼ばれている銅もしくはオプティカル・ファイバーリンク22に
より接続されている。銅ベースの回路網の初期のバージョンでは各オフイスが幾
つかのファシリティーズにより複数のオフイスへリンクして網状の回路網をファ
シリティーズが形成していたが、このような銅ベースの回路網の初期のバージョ
ンとは異なり、各オフイスが隣会う2つのオフイスと結びついて鎖もしくはリン
グ状にディジタル・オプティカル回路網は構成されている。
典型的なディジタル回路網にはPRSチェックと呼ぶ複数の一次基準ソースチ
ェックがある。セシウム・ビームもしくはGPSレシーバー技術を用いてPRS
クロックをつくる。このPRSクロックはマスタークロックとして作用し、そし
てその回路網の残りの部分に対してのタイミングの基準をつくる。PRSタイミ
ングはファシリティーズを介して異なるノードヘ伝えられ、その回路網内の様々
なノード間に同期を確立させる。
オプチカル・ファイバー回路網の初期の(非標準の)バージョンは非同期ビッ
ト・スタッフイング技術を採用して支流からの入力信号をオプティカル・ライン
に選択的に加える。このような回路網にタイミング基準を分布させるのに、図2
に示すような埋め込まれたDS1信号を使用する。オフイス32におけるPRS
タイミング30は第1のオフイスにおけるBITS35に与えられ、それからフ
ァイバー・マルティプレクサFIBERMUX36へ与えられ、そしてオプティ
カル・ファシィティ38における埋め込まれたDS1信号により次のオフイス4
0と交信する。更に、このオフイス40におけるファィバー・デマルティプレク
サFIBERDEMUX42はDS1クロック44を回復し、その回復したクロ
ック信号を第2オフイスOFFICEのBITS46とファィバー・マルティプ
レクサFIBERMUX48とへ通し、その鎖内の次のファシリティを介してそ
の次のオフイスへ送る。その鎖内の次のオフイス(図示せず)へ与えられたライ
ンタイミング信号50を発生するのにBITSクロック46を使用しないので、
中間のオフイスにおけるBITSタイミングに関連しているタイミング基準にお
ける不正確さは順次のオフイスのBITSに関連しているタイミング基準に影響
を与えることはない。かくして、もし第2オフイスにおけるBITSタイミング
基準が不適当であっても、回路網内の順次のノードもしくはオフイス(図示せず)
の同期化に悪い影響を与えることはない。それ故、回路網におけるノードもしく
はオフイスの各々は、PRSを含む最初のオフイスから直接それの同期化タイミ
ングを受け取るものと考えられる。回路網の各ノードがPRSから直接タイミン
グ基準を受け取る場合、同期化は同じレベルにあると考えられる。このような同
期化分布スキムはフラットであるとして参照される。
上に述べた方法は望ましいフラットな同期化分布システムを実現するが、2つ
の理由で電話回路網において広く利用されることはない。第1に、各ノードで行
われるビット・スタッフィングオペレーションは埋め込まれたDS1同期化基準
へジッターを加える。このことによりDS1信号は、それが二三のノードを通っ
た後タイミング基準として使用できなくなる。第2に、そしてもっと重要なこと
であるが、この非標準の、非同期オプティカル・ファイバーシステムの代わりに
近頃開発された標準の同期オプティカル回路網技術SONETもしくはSDHが
使用されているということである。埋め込まれたDS1信号を利用して同期化基
準を分布させる方法は、以下に説明するようにSONET環境内では適正に作動
しない。
SONETマルティプレクサにおいて出力オプティカルラインクロックはオフ
イスのBITSクロックへ同期しているのが普通である。支流からの入力信号と
出力ライン信号との間でのレート変動はポインター・アジャストメントとして知
られているバイト・スタッフイングプロセスによって受容される。このポインタ
ー・アジャストメントにより生じる8ビットの位相のずれは大きく、そのため埋
め込まれたDS1タイミング基準は同期化情報を転送できなくなる。それ故、ス
タンダード・オーガナイゼーション(ANSIとITU)はSONETライン信
号内に埋め込まれたDSI信号を同期化分布に利用すべきでないと言っている。
その代わりとして、スタンダード・オーガナイゼーションは回復されたオプティ
カル・ラインクロックを使って回収DS1同期化信号を発生させることを推奨し
ている。この回収DS1同期化信号はオフイスのBITSクロックへの同期化基
準入力として機能する。
しかしながら、同期化基準を分布するのにこの回収されたDS1同期化信号を
使用することは階層性の同期化回路網を意味する。そのような回路網において中
間ノードにおけるBITSクロックはPRSに直接同期してはいないで、その前
のノードにおけるBITSクロックにより供給されるタイミング基準へ同期して
いる。同期化信号分布のこの階層構成は多くの欠点を有する。
第1に、(層数の低い)高品質のBITSクロックが低品質のBITSクロッ
クからのタイミングを受容しないことを確実なものとするには管理調整を必要と
する。第2に、階層鎖がつくるクロックのカスケードは回路網を横断するタイミ
ング基準を損なうことがある。第3に、もしも鎖の何処かでBITSクロックが
不調となると、下流のクロックは全部既存のBITSクロックを喪失し、そして
SONET回路網は不能となる。そして最後にこのスキムは、特にファシリテイ
ーの故障状態の下で、不覚にもタイミング・ループをつくってしまう。(第1の
ノードからのタイミングが第2ノードへ通され、そしてそれからそのタイミング
が一つもしくはそれ以上の別のノードを介して第1のノードへ戻され、その第1
のノードがそれのタイミングをそれ自体に同期させてしまうとき、タイミングル
ープが生じる。このような状態は明らかに望ましくはない。そのタイミング・ル
ープに取り込まれるすべてのノードはPRSから隔離されているからである。)
同期化メッセージングは上記の欠点の中のあるものを軽減するためスタンダー
ド・オーガナイゼーションにより推奨されている。その方法においては特定のノ
ードにおいてタイミング基準を発生するクロックの状態はメッセージング・チャ
ンネルにより他のノードのクロックと回路網素子とへ伝えられていく。これら他
のノードにおけるクロックはインテリジェントな仕方で、到来タイミング基準の
一つに同期すべきか、否かを、またはそれらのノードはホールドオーバー・モー
ドで作動すべきか、否かを決定する。ししながら、同期化メッセージング・スキ
ムは階層同期分布回路網がつくるすべての問題を治癒するものではない。更に、
このメッセージング・スキムの実施はその機能を果たせるようにするには既存の
BITSクロックとSONET回路網素子との改築を必要とするため費用のかか
るものとなる。
本発明の第1の目的は、フラット分布スキムを使用して既存のSONET回路
網に渡って回路網同期化基準信号を転送する方法を提供することである。本発明
の第2の目的は、階層スキムに関連の問題を生じさせることなく同期化基準信号
を分布させることである。本発明の第3の目的は、ハードウエアの投資もしくは
改装費用を実質的に必要とすることなくフラット同期化分布システムを達成する
ことである。発明の要約
これらの目的の達成は、各オフイスで利用できる2つのタイミング素子、すな
わち、ラインクロックとSONETフレームタイミングに依存している。フレー
ム・レートよりも少なくとも幾らか少ない周波数でPRSへ同期したタイミング
基準信号が最初のPRSサイトで発生される。このラインロックを使用してフレ
ームのスタートとタイミング基準信号の縁(エッジ)との間の期間を決める。こ
のタイミングの差はオーバヘッド・チャンネルにおいてエンコードされ、そして
転送され、次のノードでデコードされる。次のノードはそれ自体のBITSタイ
ミングにおいて使用するため、そしてその次のノードへ転送するためタイミング
基準を回復する。
こうして、中間に介在するノードの代わりに最初のPRSに基づいて回路網の
各ノードはそれのタイミングを決めているのでフラット同期化構造がつくられる
のである。さらにこのフラット同期化構造はタイミングループの発生の可能性を
排除している。
実質的にハードウエアに費用をかけないで既存の回路網にこの方法を適用する
には、二三のカウンター、フリップ・フロップそしてゲートを使用してタイミン
グ信号のすべてを発生させればよい。メッセージング・オーバヘッドをなくすた
めSONETアーキテクチャーに保存されているいま使っている制御バイトで複
数のフレームによって、エンコードしたタイミングの差を転送する。図面の説明
図1は従来の電話回路網の略図である。
図2は従来の非同期回路網の同期化分布スキムの略図である。
図3は本発明の実施例のエンコーダとデコーダのブロック図である。
図4Aと4Bは図3の実施例のタイミング・ダイアグラムである。
図5は図3の実施例の基本的な流れ図である。
図6Aと6Bはエンコーダにおけるタイミング基準信号のタイミングを取り直
す回路の略図である。
図7Aはフレームのスタートとタイミング基準信号との間のタイミングの差を
測定するエンコーダの回路の略図である。
図7Bは図7Aの回路のタイミング・ダイアグラムである。
図8はどのフレームにタイミング基準信号の縁が発生しているかを指示するフ
ラグを発生するエンコーダ内の回路の略図である。
図9Aは測定されたタイミングの差とフラグとをサンプルするエンコーダ内の
回路である。
図9Bは図9Aの回路のタイミング・ダイアグラムである。
図10Aはデコーダ内のタイミング基準信号発生回路を示す。
図10Bは図10Aの回路のタイミング・ダイアグラムを示す。
図11は、あるエラー状態が検出されたときタイミング基準信号の代わりの信
号を発生する回路を示す。発明の詳細な説明
本発明の実施例はタイミングの同期の転送を含む。図3は、SONETもしく
は同様の同期オプティカル系に適用した本発明の実施例を説明するに有用な図で
ある。回路網の一部分100を図3に示す。回路網における各ノードもしくはオ
フイス102、104はBITSクロック・ソース106、108を有し、そし
て少なくとも一つのノードはBITSタイミング106を直接制御するPRS1
10を有する。ノードを結合しているオプティカル・ファイバー112のような
ファシリティを介して各ノードはラインクロックLCLK114を送受信する。
各ノードは毎秒8000回の公称レートでフレームを送受信し、フレームは確立
した回路網プロトコールに従って制御情報とデータとを含んでいる。SONET
系ではフレームの時間幅は公称で125マイクロ秒である。BITSタイミング
信号から発生した局部発振のタイミング基準信号116(SONETではBIT
Sタイミング信号は1.544メガヘルツの信号である)もPRSを有する各ノ
ードにつくられる。フレーム・スタート信号LFRM122もオフイスもしくは
ノード102の内部で発生される。このフレーム・スタート信号とラインクロッ
クとはオフイスにおけるアッド・ドロップ マルティプレクサ(ADM、図示せ
ず)から得ることができる。
エンコーダENCODER120は、フレーム・スタート信号LFRM122
が示すフレームのスタートとタイミング基準信号116との間のタイミングの差
を測定する。このタイミングの差はLFRMが示すフレームのスタートと局部発
振のタイミング基準信号のパルス縁との間にあるラインクロックパルスを計数す
ることにより求められる。このカウントにより表されるタイミングの差はメッセ
ージ・フレーム115の保留制御バイトにエンコードされ、それからSONET
鎖もしくはリングにおいて次のオフイス104へファシリティ112により送ら
れる。この第2のオフイスにおいてデコーダDECODER126は送られてき
たライン・クロック114’とラインフレームスタート信号122’とであり、
ライン・クロック114’はオフイス102から送られてきて、オフイス104
においてADM(図示せず)により回復されたものであり、そしてラインフレー
ムスタート信号122’は周知の技術によりオフイスADMにより再構築された
ものである。以下に示す仕方で、局部タイミング基準信号116’は例えば、ラ
インクロックLCLK114の期間とその送られてきたカウント115とを乗じ
て以下に詳述する仕方で一つのパルスを発生することにより再発させれる。
この再発タイミング信号116’は別のエンコーダENCODER120’へ
送られ、この別のエンコーダ120’も送ろうとしているフレームのためこのオ
フイスが発生するフレーム信号124のスタートを受けている。回路網の鎖にお
ける次のノード(図示せず)へ送るラインクロック114”もADM(図示せず)
からエンコーダ120’へ与えられる。フレームパルスLFRM124のスター
トと再発タイミング信号116’との間の差はライン・クロックで数えられてフ
ァシリティ(図示せず)を介して送る別のカウント115’をつくる。
図4Aは第1オフイス102における時間計測に関するタイミング・チャート
を示す。51.84メガヘルツのラインクロックLCLK114は時間計測のた
め周期もしくはビット・タイムを計数する根源的な基準をつくっている。
順次のフレームN−1、N、N+1、N+2はフレーム・スタート信号LFR
M122におけるパルスの立ち上がり縁により示されている。フレームの時間幅
は125マイクロ秒であるので、タイミング基準信号116の縁が発生するライ
ン・クロックLCLKの周期は6480個となる。フレームNで言えば、51.
84メガヘルツのクロックの単位で測定される第4ビット時間中にタイミング基
準信号116の縁が発生してカウント4がエンコードされる。次のフレーム(N
+1)中そのカウントはリンク112を介してその次のノード104へ送られる
。
そのカウントを受けるとき回路網内の次のノード104が、図4Bに示すよう
にN+Kフレームにおける第4の受信ビット・タイムのスタートにおいて再構築
タイミング基準信号116’の立ち上がりの縁を発生する。すなわち、オフイス
104においてADMが発生した再構築ライン・クロックLCLK114’をデ
コーダ126が受け、そしてその受けたカウントに等しいそのクロックのサイク
ルを数える。その点でデコーダは再発タイミング基準信号116’の縁を発生し
、この縁はノード102のPRS110へBITS108を同期させるためオフ
イ
ス104で利用される。更に、ライン・クロック、再発タイミング信号116’
そして第2オフイス104のSONET ADM(図示せず)からの局部フレー
ムスタート信号124を使って差を測定して次のオフイスへそのカウントを送っ
て、それがタイミング信号の局部バージョンを発生する。タイミング信号の各バ
ージョンがPRSのタイミングにだけ依存しており、鎖の各ローカル・オフイス
のBITSタイミングに依存してはいないので、タイミング基準に結びついたタ
イミングの分布はフラットであり、そしてタイミング・ループと階層の問題を回
避する。
図5は回路網に渡ってのタイミングの分布の基本フロー・ダイアグラムである
。回路網内の順次のオフイスN−1、N、N+1は、トランスミットライン・ク
ロックを使って、タイミング基準信号とラインクロックとの間、そしてタイミン
グ基準信号とフレームのスタートとの間のタイミングの差を測定する言う機能を
果たしている。オフイスN−1におけるこの測定された時間差がエンコードされ
、それからリンク150を介して送られる。次のノードもしくはオフイスNにお
いてライン・クロックとフレームタイミングとが回復され、その送られたカウン
トがデコードされそして使われてタイミング基準信号を再発する。この再発タイ
ミング基準信号は同期化のためオフイスNにおけるBITSへ加えられる。オフ
イスNにおいてこの再発タイミング基準信号は、次のノードへ送ろうとしている
オフイスNにおけるフレームのスタートに対するタイミングの差を、オフイスN
のトランスミットライン・クロックとフレームタイミングとを使用してを測定す
る。オフイスNにおいて測定されたタイミングの差はエンコードされ、同じよう
にして次のオフイスN+1における回復、デコーディングそして再発のためファ
シリティを介して送られる。
局部タイミング基準信号のための適当な基準の選択は幾つかのファクターに基
礎を置いている。第1に、ローカルタイミング信号のパルスの縁は各フレームで
一度以上起きてはならない。それ故、ローカルタイミング信号のレートはフレー
ムの周波数に等しいか、それよりも少ない、例えばSONET回路網において8
キロヘルツである。しかしながら、フレームのレートはSONETの規格内であ
るが幾らか低くなっているので、局部タイミング基準信号はフレームの最小許容
周波数よりも小さいルートで生じるのが好ましい。更に、フレームのレートとタ
イミング信号のレートは相互にハーモニックであってはならない。それらはリン
ク・クロックの測定レート、51.84メガヘルツに対して「できるだけ素数」
であるのがよい。すなわち、8キロヘルツのフレームのレートとタイミング基準
信号との最高の共通ファクターはできるだけ低くしてライン・クロックでのサン
プリングでビートが発生するのを防止する。加えて、タイミングレート信号は、
オフイスにおける周波数例えばBITS信号から容易に得られる周波数であるの
が好ましい。この理由で7.72キロヘルツもしくはそれの整分数(すなわち、
3.86キロヘルツ、1.93キロヘルツ、0.965キロヘルツ)のタイミン
グレートがSONET回路網に好ましい周波数である。これらの周波数は各オフ
イスにおいて得られる1.544メガヘルツのBITSタイミング信号から簡単
に発生できる。7.72キロヘルツはBITS信号を200で割ることにより簡
単に得られる。事実、後述する理由で、SONET回路網に渡って伝達させるた
めオーバヘッド・バイトにエンコードするのに1.93キロヘルツを使うのが好
ましい。
7.72キロヘルツもしくはそれの整分数のタイミング信号の別の利点は、様
々な信号とデジタルロジックのスイッチング速度との同期的性格から生じる準安
定状態の回避である。すなわち、51.84メガヘルツのライン・クロックでは
、デジタル・ロジックに固有のトランジスタのスイッチング遅れのためタイミン
グ信号の縁の発生をその中では検出できない窓がライン・クロックの各縁の周り
にある。このような準安定状態は縁を検出する際に遅れを生じることとなり、そ
してそのため、タイミングの縁の発生を表すカウントを検出するとき一クロック
周期のずれを挿入してしまう。もしフレームレートと同じ周波数を有する、もし
くはそれのハーモニックの周波数を有する信号を選択すると、この準安定状態は
かなりの時間続くことがある。7.72キロヘルツもしくはそれの整分数の周波
数を選択すると、準安定状態があってもそれは一時的な事象であって、タイミン
グ基準信号の発生に位相ロックループを使用することにより次のオフイスで簡単
に除去できる。7.72キロヘルツもしくはそれの整分数の周波数を選択するこ
とによりタイミング基準信号における縁から縁への変化によって確実にしている
こ
とは、そのロジックのためのラインクロックにおける縁の準安定区域にタイミン
グ信号の縁が生じても、タイミング基準信号の縁の次の発生は準安定区域中には
ないということである。
図6Aないし図11は、回路網を通して様々なノードにおけるタイミング基準
信号を発生し、そして再発生させるための回路とタイミング・ダイアグラムであ
る。これらの回路の各々において回路素子は同期しているものとする。第1に、
タイミング信号REFはラインクロックLCLKのタイミングと合わせ直してお
くのが好ましい。図6Aは準安定状態になる傾向をなくしながら、そのようなタ
イミングの合わせ直しをする回路を示す。この回路は3エッジ・トリガーDフリ
ップ・フロップを備え、合わせ直したタイミング信号出力はRESETであり、
そしてそれのコンプルメントはRESET Lである。図6Bはそのような回路
の代替え的な変形例である。
信号LFRMにおけるフレームNのスタートを示すパルスとタイミングの合わ
せ直しをしたタイミング基準信号との間のタイミングの差をラインクロックLC
LKの周期を単位として表したカウントを発生する回路を図7Aに示す。フレー
ム信号LFRMのスタートの立ち上がり縁がラインクロックLCLKを計数する
13ビットカウンター160をリセットする。タイミングの合わせ直しをしたコ
ンプルメンタリのタイミング信号パルスRFRT Lの立ち下がりの縁が生じる
とき、それは13ビット・レジスタ162の入力を可能化する。この13ビット
・レジスタ162は同期カウンター160の出力BIT TIME COUNT
とラインクロックLCLKとに結合されている。カウンターからの現在値はこの
点でクロックでシフトレジスタ162に取り込まれる。粗いオフセットCOAR
SE OFFSETで表されているこのレジスタの内容はLFRMフレームパル
スとLCLK周期により決められた時間単位の合わせ直しタイミング信号との間
のタイミング遅れを表している。カウンターの内容は合わせ直しタイミング信号
の次の端までレジスタ内に保存される。図7Bはそのタイミングダイアグラムで
ある。
合わせ直しタイミング信号はフレーム毎に縁を持っているのではないので、縁
が発生したときを示すフラグFLAGが必要である。図8の回路は、現在のフレ
ーム中にRFRT Lに縁が生じたことを示すフラグ信号を発生する。回路17
0はラインクロックLCLK、合わせ直しタイミング基準信号REFRT、フレ
ーム信号LFRMのスタートそして一つのラインクロック周期LFRMD1だけ
遅らされたフレーム信号のスタートを受ける。任意であるが、Dフリップフロッ
プ174と176との間にフラグ信号FLAGを発生する2つのインバーター1
72aと172bとを設け、このフラグ信号FLAGはタイミング基準信号の縁
の発生を、フラグ発生を指示する真値で、表している。
その後の次のノードへの転送のためその記憶されたカウントをサンプルしてエ
ンコードし、そして送らなければならない。フラグと粗いオフセット値を図9A
に示すように14ビット・ワードとして記憶させる。フリップフロップ182に
おいてラインクロックLCLKだけフレームスタートのタイミング信号LFRM
は遅らされ、そしてそのLFRMD1信号がDフリップフロップ184とレジス
タ186とを可能化し、これらの回路はそれらの入力としてFLAG値とCOA
RSE OFFSET値とを受ける。これらの2つの値はラインクロックLCL
Kでゲートされてその次のフレーム中に処理してサンプルされた14ビットのエ
ントリFLAG OFFSETをつくる。このFLAG OFFSETはSAM
PLED FLAGとSAMPLED COARSE OFFSETとから成る
。図9Bのタイミングダイアグラムに示すように、FLAG OFFSET値は
(その前のフレーム中で縁が生じたとして)合わせ直したタイミング基準信号R
FRTが生じるところから一フレーム遅れる。
サンプルされた粗いオフセット値がサンプルされたフラグ「高」を有すると、
そのカウント値はオフイスの回路網素子例えばADMにより処理されて、回路網
プロトコールに従って回路網の別のノードへ送られる。例えば、現在のSONE
Tプロトコールを使うときは、回路網はF1バイトと呼ぶオーバヘッドバイトを
有しており、このオーバヘッドバイトは使用しないのであるが、将来使用するた
めに保有している。それ故、F1バイトを同期化情報転送に使用することができ
る。
同期カウント(COARSE OFFSET)は8キロヘルツのフレーム・レ
ートと51.84メガヘルツのラインクロックのSONET標準を使用すると、
粗いオフセットは可能性としての最大カウント6479を転送するには13ビッ
トを要する。それ故、最低で、2つの別個のフレームに2つのF1バイトを情報
転送のため使用する。
しかしながら、正確にコーディングするのに望ましいことは4つのフレームで
情報を転送し、そして4つのF1バイトを使って誤りを検出することである。そ
れ故、この4フレームの転送レートにマッチさせるのにタイミング基準信号の周
波数は1.93キロヘルツもしくはそれの整分数であるべきである。フレームN
に生じるこのタイミングの縁は次の4つのフレームN+1、N+2、N+3、N
+4である、4つのフレーム・シーケンスにエンコードされ、そして転送される
。このアルゴリズムを使用しての受信ノードにおける縁の再発は、送信ノードに
おいて縁が発生した後最小の5フレームで生じる。
表IにF1バイトのフォーマットを示す。
このフォーマットに従って最初の3つのF1バイトの各々における縁データを
比較する。多数決ルールもしくはすべての3つの縁ビット・パターンが同じであ
るという要件のどちらかを使ってどのフレームで縁が発生したかを決める。4つ
のフレーム・シーケンスの最初の3つのフレーム毎に縁1と縁2の各々の異なる値
を転送することを利用して、4つのフレーム・シーケンス中に縁は発生していな
い、リンクは破られてPRSへの同期化は喪失されてしまっている、または予
期した値よりも大きい位相スリップが生じてしまったことを指示する。更に、こ
のような様々なエラー状態がXで示したビットにそのエラー状態をエンコードす
ることによりノードとノードとの間を通されていく。
粗いオフセットの値を4つのフレーム・シーケンスの最初の3つのF1バイト
にエンコードする。又、周期的なレダンダンシー・チェック(CRC)シーケン
スもしくは他のエラー検出メカニズムを第4のフレームのF1バイトにおいて転
送してその送られた粗いオフセットにおける転送エラーを検出する。
Xという記号を付したビットは様々なオプショナルなファンクションに使用で
きる。例えば、そのようなビットをCRCという記号を付けたビットと一緒に使
ってCRCの代わりに9ビットのエラー修正コードを送れる。これらのビットの
ための所定のビットパターンは、所定のスレッショルード等よりも大きい発振ノ
ードにおける位相スリップを示して、位相エラーの伝播を防止する。そのような
エラーの検出は送信もしくは受信オフイスのどちらかで可能である。このような
状態に応答して受信オフイスは4バイト・シーケンスのためのその送られたカウ
ントを無視する。
例えば受信オフイスは、フレームの相対周波数とタイミング基準信号とに基づ
いてその受けた粗いオフセットの予期値を計算する。この受信オフイスは、もし
その値がその予期値を越えると、その受けた粗いオフセットを無視する。
タイミングの差の情報(エンコードされた粗いオフセット・カウント)を受け
る受信ノードにおいて、そのタイミングの差の情報を使って、図10Aの回路2
00を使ってタイミング基準信号を再発生させることができる。すなわち、その
再発され、受信され、そして回復されたライン・クロックRLCLKと再発され
、受信されたフレーム信号RLFRMとが受信オフイスADM(図示せず)から
与えられる。その送られたF1バイトは鎖の中の受信オフイスによりデコードさ
れて再構築されたFLAG OFFSETのバージョンを与える。この再発フラ
グ信号は、送られた4フレームシーケンス内の最初の3つのF1バイトの各々の
縁ビットに基づいている。多数決ルールのプロトコール、もしくは3つ全部の組
の縁ビット・パターンが一致していなければならないという条件のどちらかを使
ってどのフレームで縁が生じているかを決定する。同等検出器におけるフラグ
信号と整合するため論理「1」を与えて、パルスを適当なフレーム中に発生させ
るようにする。4フレーム・シーケンスで送られる粗いオフセットの3つの部分
をつなぎ合わせることによりその粗いオフセットが得られる。
デコードされたFLAG OFFSETは、再構築されたスタートフレーム信
号により可能化されるレジスター202にクロックで取り込まれる。同時に、1
3ビット・カウンター204が再発ラインクロックRLCLKを数える。カウン
ター204とレジスター202の両方の出力が同等検出器206に与えられる。
その場合同等検出器は、そのカウントの内容とフラグとレジスターの内容とに一
致する「1」とが等しいとき、一つのパルスを与える。
同等検出器の出力からのパルスはDフリップフロップ208へ与えられてその
再発タイミング基準信号REFREGENを与える。この再発タイミング信号は
、タイミング縁が発生した後少なくとも2つのフレーム+一つの再発ラインクロ
ック周期後与えられる。この遅れを2つのオフイス間の交信に固有の他の遅れが
大きくする。しかし、このような再発基準タイミング信号によって図3ないし図
5で説明した仕方で回路網を通して同期状態を移していくのである。
51.84メガヘルツの使用により同期化を測定する約20ナノ秒(ラインク
ロックの周期)のグラニュラリティをつくるけれども、このグラニュラリティを
少なくすることができる。グラニュラリティを少なくするためその回復したタイ
ミング基準信号REFREGENを非常に狭い帯域(例えば1ヘルツ)のデジタ
ル位相ロック・ループへ与える。ラインクロックで周波数をサンプルするときの
グラニュラリティは、タイミング信号とフレームパルスのスタートとの間の位相
関係のサンプリングにおいてポアソン様のエラーの分布を生じさせる結果となる
。PRS信号が非常に安定している、すなわち一日1013を一部としてその中で
精度を維持しているものと仮定して、前記のグラニュラリティから生じるポアソ
ン様の分布に起因する位相エラーの事実上すべてを長期に渡る狭帯域フイルタが
取り除いてしまう。こうして、そのような狭帯域の位相ロックループの使用によ
り、位相ロックループが一度安定化すると、はるかに緊密に制御された同期化を
生じることになる。
約20ナノ秒の周期のラインクロックで、最良の位相化が20ナノ秒程度で達
成される。しかしながら、1ヘルツの帯域の位相ロック・ループを採用すること
により長期に渡る位相エラーを0.2ナノ秒程度でこのグラニュラリティの約1
パーセントへ低減できる。この位相ロック・ループを使用して、標準の周波数マ
ルチプライヤーの構成を利用するノードにおいてBITSクロックが要求する1
.544メガヘルツのタイミング基準信号を発生する。
更に、スタート・アップのときもしくは様々な過渡状態の後に位相ロックを達
成するためにはディジタル・フイルタでは容易にできることであるが、フイルタ
の帯域を適応させれるようにしていることが好ましい。スタート・アップのとき
もしくは様々な過渡状態の後にループの帯域はオープン・アップされ、位相ロッ
クを迅速に生じさせる。
エラー状態を示している表1のXで示したビットの中のいずれかの所定のビッ
トパターンの検出、もしくはCRCにおけるエラーの検出時に受信ノードはホー
ルドオーバー・ノードとなっていく。又、そのようなホールド・オーバー状態に
対してその再発値は位相ロック・ループにより無視され、そしてフレームレート
の周波数とタイミング基準信号とを知ることにより発生される予報値にシステム
は頼ることができる。代替え的に、そのような位相ロックループではホールドオ
ーバー状態の原因がなくなるまでループは公称周波数に保持される。
又、エンコードされた粗いオフセット情報にエラー状態があるとき、もしくは
図11に示すように縁情報があるとき一時的にタイミング信号を与えるのにBI
TSクロックも使用できる。もしCRCにおける受信オフイスがエラーを検出し
たらば、縁ビットもしくは予報値からの粗いオフセット値の急な変化は送信オフ
イスにおける同期喪失を示し、オフイスはエラー信号252を発生する。デコー
ダー126の出力はマルチプレクサー254の一方の入力へ与えられる。他方の
入力には、BITSクロック108をデバイダー256で800で割ることによ
り与えられ、そのデバイダー256の出力は周知の技術により再発信号の有効な
立ち上がり縁と同期している。デバイダー256の出力はマルチプレクサー25
4の他方の入力へ結合されていて、再発タイミング信号の一時的なバック・アッ
プバージョンを与える。それ故、オフイスがエラー状態を検出したときはいつで
も、エラー信号252が仮のバック・アップ信号を選択して再発タイミング
信号114を与える。
回路網全体に同期化が進んでいくようにするためマスタークロック・ソースと
して働いていないノードはどれもタイミング基準信号を受け、そして再発し、そ
してタイミング基準信号を発生し、そしてその発生したタイミング基準信号とフ
レームとの間の差を送ることができる。回路網の各ノードは同じ同期化情報を受
け、そして再発するので、回路網アーキテクチヤーは本質的にフラットである。
更に、タイミングループはフラットアーキテクチヤーを利用するため生じない。
本発明の特定の実施例を開示したけれども、当業者であればこれを容易に変更
して実施することができよう。ラインクロック周波数が51.84メガヘルツも
しくは155メガヘルツの整数倍であるOC−NやSDHのような別の回路網で
は信号周波数も異なる。多くの施設で容易に利用できる19.44メガヘルツの
クロックを実際のラインクロックの代わりに使用してタイミングの差を測定して
もよい。又、タイミングの差の信号をエンコードし、そして送るのに異なるプロ
トコールを使用してもよい。タイミングの差を発生するためカウンターを使用す
る代わりに様々なタイプのアナログとディジタル位相検出器を使用できる。代替
え的に、粗いオフセット情報を使用するマイクロプロセッサにより制御される高
精度の数値制御発振器を使用して再発タイミング信号を得て、発振器の出力にタ
イミング基準信号を発生することもできる。更に、ここに開示した実施例はフレ
ームのスタートをタイミングの差を発生する基準として利用しているけれども、
フレームにおける他の時間を使って局部的なタイミング基準信号を使ってタイミ
ングの差を発生することもできる。
更に、分布させようとする同期化信号のもとのソースとしてPRSを使用する
代わりに他のソース例えば、ザンペッチの米国特許出願08/278、423の
9頁ないし26頁に開示された統制型タイムスケールジェネレータを使ってもよ
い。CPSやLORANのようなユニバーサルタイムスケールに合わせたそのよ
うなタイムスケールジェネレータを鎖内の幾つかのオフイスに装備することによ
り、オフイス毎に多くのPRSクロックや統制型のタイムスケールジェネレータ
を設置する費用を要することなく高度に同期がとられた回路網が確立される。こ
の本発明の技術的範囲特許請求の範囲により決定されるものである。
Claims (1)
- 【特許請求の範囲】 1.所定のフレームレートで相互に交信する複数のノードから成る回路網を通し て同期させていく方法において、所定のスタートを有するフレームによりライン ・クロックで前記のノードは相互に交信し、その交信はノード間でフレームとラ イン・クロックとを送ることにより発生させており、 前記の方法は、 フレームレートよりも少ない周波数で局部タイミング基準信号を第1のノー ドにおいて発生する段階、 この局部タイミング基準信号とフレームの所定の時間との間のタイミングの 差を前記の第1のノードにおけるラインクロックで求める段階、そして 前記の回路網において少なくとも相互のノードへ前記のタイミングの差を送 る段階 を備えたことを特徴とした方法。 2.前記の第1のノードへ結合した第2のノードにおいてフレームの時間を求め 、そしてライン・クロックを回復する段階、そして 送られてきたタイミングの差に基づいてタイミング基準信号を再発させる段 階を更に備える請求項1に記載の方法。 3.タイミング信号の順次のサイクルにおける準安定状態の発生を最小とするよ う局部タイミング基準信号の周波数を選択する請求項1に記載の方法。 4.回路網がSONET回路網であり、そしてこのSONET回路網のフレーム がF1バイトを含み、各タイミングの差を指示する情報の送信がF1バイトにお ける複数フレームで起こっている請求項1に記載の方法。 5.複数のノードから成る回路網の各ノードが少なくとも相互のノードとの交信 のためライン・クロックとフレームタイミングとを発生している、回路網の少な くとも一部の同期化を維持する方法において、 前記の回路網に渡って同期化するため少なくとも一つのノードにおいて少な くとも一つの回路網基準タイミング信号を発生する段階、 他の複数のノードにおいて、前記の回路網基準タイミング信号に少なくとも 部分的には基づいて局部タイミング基準信号を発生する段階、 この局部タイミング基準信号とフレームタイミングの少なくともある部分と の間のタイミングの差を前記の他のノードの各々において測定する手段と、 この測定されたタイミングの差を少なくともあるフレームにおいて、前記の 他のノードの各々から別のノードへ、そのような他のノードの各々のために送信 する段階、そして 前記のライン・クロック、前記のフレーム・タイミングそして測定され送ら れてきたタイミングの差とで局部タイミング信号を再構築して、各局部タイミン グ基準信号を前記の基準タイミング信号に同期させている段階 を備えたことを特徴とする方法。 6.複数のノードから成る回路網全体に渡る同期分布を助ける装置において、各 ノードは別のノードへ情報を送るため所定の周波数のクロックパルスを有するラ インクロックを発生し、そして各ノードは送られているフレームのタイミングに 基づいている周期のフレームに従って送信しており、 前記の装置は、 フレーム・レートの周期よりも大きい周期のタイミング基準信号を発生する クロック・ジェネレータと、 このタイミング基準信号とフレーム内の特定時間との間のタイミングの差を 時々検出するタイミング差検出器と を備えることを特徴とする装置。 7.検出されたタイミングの差を回路網内の別のノードへ送る請求項6に記載の 装置。 8.フレームのスタートとタイミング基準信号内の固定基準点との間のクロック パルスの数を数えることによりタイミングの差を検出する請求項6に記載の装置 。 9.タイミング基準信号の周波数は、フレームタイミングとライン・クロックパ ルスレートと比較して素数である請求項8に記載の装置。 10.フレームタイミングの周波数は約8キロヘルツであり、そしてタイミング基 準信号の周波数は約7.72キロヘルツもしくは7.72キロヘルツの整分数で ある請求項6に記載の装置。 11.ノードは第2ノードから受けたライン・クロック信号を再発し、前記の第2 ノードから受けたフレームから受けたフレームのタイミングを再発するようにな っており、そして受けたフレームのスタートと前記の第2ノードにおけるタイミ ング基準信号との間の時間差を示す情報を時々受ける請求項6の装置において、 その受けたタイミングの差に応答して第1ノードにおいてタイミング信号を再発 する手段を更に含む装置。 12.再発タイミング信号に基づいてタイミング基準信号を発生する請求項11に 記載の装置。 13.再発タイミング信号がタイミング基準信号である請求項11に記載の装置。 14.複数のノードから成る回路網全体に渡る同期分布を助ける装置において、各 ノードは別のノードへ情報を送るため所定の周波数でラインクロックを再発生し 、そして各ノードは受けているフレームのタイミングに基づいた周期のフレーム に従ってデータを受けており、前記の回路網ではタイミング基準信号とフレーム の所定部分との間のラインクロックに基づくタイミングの差に関する情報をノー ドから送り、 前記の装置は、 ライン・クロックを再発生する手段、 受けたフレームに関するタイミングを再発する手段、そして 受けた情報、再発生したラインクロックそして再発生されたフレームタイミ ングからタイミング基準信号を再構築する手段 を更に含む装置。 15.受けた情報に基づいてフレームタイミングの点から再発クロックパルスの数 を数えることによりタイミングの差を検出する請求項14に記載の装置。 16.タイミング基準信号の周波数がフレームタイミングと比較して素数である請 求項15に記載の装置。 17.フレームタイミングの周波数は約8キロヘルツであり、そして基準タイミン グ信号の周波数は約7.72キロヘルツもしくは7.72キロヘルツの整分数で ある請求項6に記載の装置。 18.マスタークロックに基礎を置いて回路網の少なくとも一部分で同期化を生じ させる方法において、回路網の少なくとも部分の各ノードはノードクロックを有 し、それによりノードクロックの位相タイミングは前記のマスタークロックのタ イミングに同期させられており、回路網プロトコールは送信されている情報と所 定のタイミング関係を含んでおり、 前記の方法は、 基準信号と前記の所定のタイミング関係との間のタイミングの差を所定のグ ラニュラリティで測定する段階、 この測定を少なくとも一つの他のノードへ送って、そこでその測定が受け取 られる段階、そして 受けた情報と、回路網のタイミング関係と、フイルタリング・アルゴリズム とを利用してノードのクロックをマスタークロックへ同期させて、測定グラニュ ラリティよりも小さい少なくとも一オーダの大きさである分解能でマスタークロ ックとの長期位相同期を生じさせる段階 を含むことを特徴とする方法。 19.再構築手段は、送られた情報に基づいてフレームの所定部分からの所定数の ラインクロックパルスを数えて、それによりタイミング基準信号として一つのパ ルスを発生するカウンターを備える請求項18に記載の装置。 20.マスタークロックを有するノードから第2のノードヘ測定を送る段階を備え 、第2のノードはその送られた情報に基づいてマスタークロックと位相ロック関 係でタイミング信号を発生し、第2ノードはこの発生したタイミング信号を使用 して第3ノードへ送るタイミングの差を測定し、第3ノードにおけるクロックは 送られたタイミング情報に基づいて第1ノードとの同期を維持している請求項1 9に記載の方法。 21.回路網の少なくとも一部分に渡ってタイミング情報を送る方法において、前 記の回路網は所定のタイミングスロット中に情報を送り、そして伝播遅延が回路 網の隣接ノード間の情報伝送に存在しており、 前記の方法は、 第1のタイミングスロット中にタイミング測定を行う段階、 その直ぐ次のタイミングスロット中にタイミング測定を送る段階、そして その直ぐ次のタイミングスロット中に第2ノードでタイミング測定を行って 、第2ノードにおけるタイミング情報を第1タイミングスロットの後2タイミン グスロット+伝播遅延で回復させる段階 を含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/467,313 US5828670A (en) | 1995-06-06 | 1995-06-06 | Distribution of synchronization in a synchronous optical environment |
US08/467,313 | 1995-06-06 | ||
PCT/US1996/008155 WO1996039762A1 (en) | 1995-06-06 | 1996-05-31 | Distribution of synchronization in a synchronous optical environment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11506882A true JPH11506882A (ja) | 1999-06-15 |
Family
ID=23855197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9500895A Pending JPH11506882A (ja) | 1995-06-06 | 1996-05-31 | 同期オプティカル環境における同期分布 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5828670A (ja) |
EP (1) | EP0830758B1 (ja) |
JP (1) | JPH11506882A (ja) |
CA (1) | CA2223708C (ja) |
DE (1) | DE69627849T2 (ja) |
WO (1) | WO1996039762A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6072810A (en) * | 1996-11-08 | 2000-06-06 | Alcatel | Method to transparently transport an incoming clock signal over a network segment, and related transmitter and receiver unit |
US6581126B1 (en) | 1996-12-20 | 2003-06-17 | Plx Technology, Inc. | Method, system and apparatus for a computer subsystem interconnection using a chain of bus repeaters |
US6091705A (en) * | 1996-12-20 | 2000-07-18 | Sebring Systems, Inc. | Method and apparatus for a fault tolerant, software transparent and high data integrity extension to a backplane bus or interconnect |
GB2321827B (en) | 1997-01-31 | 2001-06-13 | Ericsson Telefon Ab L M | Telecommunications system |
JPH10262021A (ja) * | 1997-03-17 | 1998-09-29 | Fujitsu Ltd | 伝送装置 |
DE19730294C1 (de) * | 1997-07-15 | 1998-10-15 | Deutsche Telekom Ag | Verfahren zur Übertragung von Signalisierungs- und Steuerinformationen für Wellenlängenmultiplex-Netze zur optischen, fasergebundenen Informationsübertragung |
DE69833782T2 (de) | 1997-12-16 | 2006-10-19 | Koninklijke Philips Electronics N.V. | Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk |
FR2775404A1 (fr) * | 1998-02-25 | 1999-08-27 | Philips Electronics Nv | Systeme interactif de distribution de signaux audio-video numeriques |
US6185247B1 (en) * | 1998-02-27 | 2001-02-06 | Nortel Networks Limited | Method of reducing synchronization rearrangements in synchronous transmission systems |
US6115825A (en) * | 1998-09-11 | 2000-09-05 | Nortel Networks Corporation | Method for synchronization distribution in a communications network |
US6473441B1 (en) * | 1998-12-18 | 2002-10-29 | Escient Convergence Corp | Multi-channel video pump |
US20060262813A1 (en) * | 1998-12-18 | 2006-11-23 | Digital Networks North America, Inc. | Multi-channel video pump |
FI106761B (fi) * | 1999-02-19 | 2001-03-30 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely järjestelmien keskinäisen tahdistuksen toteuttamiseksi monimoodilaitteessa |
US6522363B1 (en) * | 1999-07-30 | 2003-02-18 | Thomson Licensing S.A. | Display frame rate adaptation |
US6829247B1 (en) * | 1999-12-23 | 2004-12-07 | Nortel Networks Limited | Method and apparatus for establishing dedicated local area network N) connections in an optical transmission network |
US7042908B1 (en) * | 2000-07-10 | 2006-05-09 | Nortel Networks Limited | Method and apparatus for transmitting arbitrary electrical signals over a data network |
US6331836B1 (en) | 2000-08-24 | 2001-12-18 | Fast Location.Net, Llc | Method and apparatus for rapidly estimating the doppler-error and other receiver frequency errors of global positioning system satellite signals weakened by obstructions in the signal path |
US6572293B1 (en) * | 2000-09-14 | 2003-06-03 | Electronics For Imaging, Inc. | Simple and inexpensive high-capacity output catch tray for document production machines |
US7301960B2 (en) * | 2000-12-15 | 2007-11-27 | Harris Corporation | Apparatus for and method of control and communication of multiple stations in a TDM network |
WO2002080420A1 (en) * | 2001-03-28 | 2002-10-10 | Syscor Research & Development Inc. | Capacity re-use in data communication networks |
US6529160B2 (en) | 2001-07-18 | 2003-03-04 | Fast Location.Net, Llc | Method and system for determining carrier frequency offsets for positioning signals |
US6628234B2 (en) * | 2001-07-18 | 2003-09-30 | Fast Location.Net, Llc | Method and system for processing positioning signals in a stand-alone mode |
US6882309B2 (en) * | 2001-07-18 | 2005-04-19 | Fast Location. Net, Llc | Method and system for processing positioning signals based on predetermined message data segment |
US6515620B1 (en) | 2001-07-18 | 2003-02-04 | Fast Location.Net, Llc | Method and system for processing positioning signals in a geometric mode |
US9052374B2 (en) | 2001-07-18 | 2015-06-09 | Fast Location.Net, Llc | Method and system for processing positioning signals based on predetermined message data segment |
ITMI20011782A1 (it) * | 2001-08-10 | 2003-02-10 | Marconi Comm Spa | Metodo per la generazione di un clock sincronizzato con riferimenti temporali derivati da segnali di ingresso in un'apparecchiatura di una r |
ATE289137T1 (de) * | 2001-09-26 | 2005-02-15 | Siemens Ag | Verfahren zur synchronisation von knoten eines kommunikationssystems |
US7023942B1 (en) * | 2001-10-09 | 2006-04-04 | Nortel Networks Limited | Method and apparatus for digital data synchronization |
US7168844B2 (en) * | 2002-11-22 | 2007-01-30 | Cargill, Inc. | Method and apparatus for on-site mixing of liquid deicer |
US7894489B2 (en) * | 2005-06-10 | 2011-02-22 | Symmetricom, Inc. | Adaptive play-out buffers and adaptive clock operation in packet networks |
CN100542083C (zh) * | 2005-08-24 | 2009-09-16 | 华为技术有限公司 | 通过分组网络实现网络同步的方法和*** |
JP2009088793A (ja) * | 2007-09-28 | 2009-04-23 | Fujitsu Ltd | 同期用システム、同期信号送信装置、クロック供給装置、及び同期方法 |
US9319054B2 (en) | 2011-09-27 | 2016-04-19 | Anue Systems, Inc. | Systems and methods utilizing randomized clock rates to reduce systematic time-stamp granularity errors in network packet communications |
FR3002397A1 (fr) * | 2013-02-20 | 2014-08-22 | Jacques Louis Marie Pontois | Procede et dispositif de synchronisation a verrouillage rapide d'une chaine d'horloges |
US10455350B2 (en) * | 2016-07-10 | 2019-10-22 | ZaiNar, Inc. | Method and system for radiolocation asset tracking via a mesh network |
US11686805B1 (en) | 2016-07-10 | 2023-06-27 | ZaiNar, Inc. | Method and system for radiofrequency localization of transmitting devices via a mesh network |
US11658798B1 (en) | 2018-05-07 | 2023-05-23 | ZaiNar, Inc. | Methods for time synchronization and localization in a mesh network |
US10833840B2 (en) | 2018-05-07 | 2020-11-10 | ZaiNar, Inc. | Methods for nanosecond-scale time synchronization over a network |
US10911211B1 (en) | 2018-09-28 | 2021-02-02 | ZaiNar, Inc. | Frequency and gain calibration for time synchronization in a network |
US20230379666A1 (en) | 2022-04-20 | 2023-11-23 | ZaiNar, Inc. | System and methods for asset tracking, asset grouping, and error recovery |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4270203A (en) * | 1978-11-13 | 1981-05-26 | Arthur A. Collins, Inc. | Timing adjustment circuit for digital switching |
DE3201965A1 (de) * | 1982-01-22 | 1983-08-04 | Siemens AG, 1000 Berlin und 8000 München | Digitales nachrichtenuebertragungssystem |
US4494211A (en) * | 1982-11-24 | 1985-01-15 | The United States Of America As Represented By The Secretary Of The Navy | Balanced system for ranging and synchronization between satellite pairs |
DE3410188C2 (de) * | 1984-03-20 | 1986-10-23 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung |
JPH0618358B2 (ja) * | 1985-04-09 | 1994-03-09 | 沖電気工業株式会社 | 誤り制御符号化方式 |
US4912706A (en) * | 1988-11-18 | 1990-03-27 | American Telephone And Telegraph Company | Frame synchronization in a network of time multiplexed optical space switches |
US4998242A (en) * | 1988-12-09 | 1991-03-05 | Transwitch Corp. | Virtual tributary cross connect switch and switch network utilizing the same |
US5241543A (en) * | 1989-01-25 | 1993-08-31 | Hitachi, Ltd. | Independent clocking local area network and nodes used for the same |
GB9012436D0 (en) * | 1990-06-04 | 1990-07-25 | Plessey Telecomm | Sdh rejustification |
US5222102A (en) * | 1991-05-28 | 1993-06-22 | Rolm Company | Digital phased locked loop apparatus for bipolar transmission systems |
JPH0779209A (ja) * | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | フレーム/マルチフレーム位相補正方式 |
JPH07264214A (ja) * | 1994-02-07 | 1995-10-13 | Fujitsu Ltd | インターフェース装置 |
US5450394A (en) * | 1994-03-10 | 1995-09-12 | Northern Telecom Limited | Delay monitoring of telecommunication networks |
US5499236A (en) * | 1994-08-16 | 1996-03-12 | Unisys Corporation | Synchronous multipoint-to-point CDMA communication system |
US5604771A (en) * | 1994-10-04 | 1997-02-18 | Quiros; Robert | System and method for transmitting sound and computer data |
-
1995
- 1995-06-06 US US08/467,313 patent/US5828670A/en not_active Expired - Lifetime
-
1996
- 1996-05-31 JP JP9500895A patent/JPH11506882A/ja active Pending
- 1996-05-31 WO PCT/US1996/008155 patent/WO1996039762A1/en active IP Right Grant
- 1996-05-31 DE DE69627849T patent/DE69627849T2/de not_active Expired - Fee Related
- 1996-05-31 EP EP96916851A patent/EP0830758B1/en not_active Expired - Lifetime
- 1996-05-31 CA CA002223708A patent/CA2223708C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1996039762A1 (en) | 1996-12-12 |
DE69627849D1 (de) | 2003-06-05 |
EP0830758B1 (en) | 2003-05-02 |
DE69627849T2 (de) | 2004-02-19 |
EP0830758A1 (en) | 1998-03-25 |
US5828670A (en) | 1998-10-27 |
CA2223708A1 (en) | 1996-12-12 |
CA2223708C (en) | 2003-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11506882A (ja) | 同期オプティカル環境における同期分布 | |
JPH11506881A (ja) | 同期分布のためのエンコーディング・システム | |
JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
US4961188A (en) | Synchronous frequency encoding technique for clock timing recovery in a broadband network | |
JPH0267033A (ja) | 網同期システム | |
US4151373A (en) | Data transmission system | |
CA2037739C (en) | Frame synchronization dependent type bit synchronization extraction circuit | |
US6560275B2 (en) | Interconnection process and interface using parallelized high-speed serial links | |
JPH01235431A (ja) | ディジタル通信方式の中間中継局 | |
US4771426A (en) | Isochronous clock reconstruction | |
EP3599736B1 (en) | Zero offset clock distribution | |
US5430659A (en) | Method and apparatus for generating signals | |
CN100438361C (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
US6198736B1 (en) | Telecommunications system | |
JPH11266221A (ja) | ペイロード相対位置変更要求装置及びそれを含む伝送装置 | |
Saltzberg et al. | Digital data system: Network synchronization | |
US7058073B2 (en) | Arrangement and method for transmitting data over a TDM bus | |
JPH0338128A (ja) | 無瞬断切替方法 | |
JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 | |
EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
JPH04127737A (ja) | クロック信号発生回路 | |
AU669315B2 (en) | Arrangement for recovering a plesiochronous digital signal | |
KR0185871B1 (ko) | 디지탈 전전자교환기의 디지탈 프로세서 위상동기장치 | |
JPH09200171A (ja) | クロック同期方法とその回路、並びにデータ伝送装置 | |
JPH0621935A (ja) | Isdn−sインタフェース回路 |