JPH0621935A - Ｉｓｄｎ−ｓインタフェース回路 - Google Patents
Ｉｓｄｎ−ｓインタフェース回路Info
- Publication number
- JPH0621935A JPH0621935A JP4195980A JP19598092A JPH0621935A JP H0621935 A JPH0621935 A JP H0621935A JP 4195980 A JP4195980 A JP 4195980A JP 19598092 A JP19598092 A JP 19598092A JP H0621935 A JPH0621935 A JP H0621935A
- Authority
- JP
- Japan
- Prior art keywords
- line
- isdn
- counter
- circuit
- digital pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＩＳＤＮ−Ｓインタフェース回路で使用する
ディジタルＰＬＬの出力クロックの安定度を向上させ
る。 【構成】 ＩＳＤＮ−Ｓインタフェースでは、回線クロ
ックと同期をとるためにディジタルＰＬＬ１８を有し、
ここで回線クロックと出力クロックとの位相ずれをカウ
ンタ１４でカウントし、このカウント数の条件により位
相切換回路１５において出力クロックの位相をずらせて
いるが、このカウンタ１４の設定値を回線の使用状態を
管理することによって随時同期可能な最適値とする回線
状態管理部１９を設け、出力クロックの安定度を向上さ
せる。
ディジタルＰＬＬの出力クロックの安定度を向上させ
る。 【構成】 ＩＳＤＮ−Ｓインタフェースでは、回線クロ
ックと同期をとるためにディジタルＰＬＬ１８を有し、
ここで回線クロックと出力クロックとの位相ずれをカウ
ンタ１４でカウントし、このカウント数の条件により位
相切換回路１５において出力クロックの位相をずらせて
いるが、このカウンタ１４の設定値を回線の使用状態を
管理することによって随時同期可能な最適値とする回線
状態管理部１９を設け、出力クロックの安定度を向上さ
せる。
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮ回線に接続され
るＳインタフェース回路に関し、特にＩＳＤＮ網との同
期をとるためディジタルＰＬＬを使用するＳインタフェ
ースに関する。
るＳインタフェース回路に関し、特にＩＳＤＮ網との同
期をとるためディジタルＰＬＬを使用するＳインタフェ
ースに関する。
【０００２】
【従来の技術】従来、この種のＩＳＤＮ−Ｓインタフェ
ース回路ではＩＳＤＮ網と同期をとるためにディジタル
ＰＬＬ（Phase-Locked Loop ）回路を使用することが多
い。このディジタルＰＬＬの例を図２を使用して説明す
る。ＩＳＤＮ回線からの信号は受信回路１０で受信され
るが、これよりビットタイミング検出器１１はビットタ
イミングを抽出する。この回線から抽出されたタイミン
グ信号をもとにして、ディジタルＰＬＬ１８を動作させ
る。
ース回路ではＩＳＤＮ網と同期をとるためにディジタル
ＰＬＬ（Phase-Locked Loop ）回路を使用することが多
い。このディジタルＰＬＬの例を図２を使用して説明す
る。ＩＳＤＮ回線からの信号は受信回路１０で受信され
るが、これよりビットタイミング検出器１１はビットタ
イミングを抽出する。この回線から抽出されたタイミン
グ信号をもとにして、ディジタルＰＬＬ１８を動作させ
る。
【０００３】ディジタルＰＬＬ１８は、位相比較器１２
において回線より抽出されたビットタイミング信号とデ
ィジタルＰＬＬ出力クロックを分周器１７において回線
クロックと同じ周波数に分周した信号とを位相比較す
る。比較結果は誤差判定器１３によって「同期」，「位
相進み」，「位相遅れ」を判定される。この判定された
位相のずれが、「進み」または「遅れ」の同方向に連続
して検出されたとき、この回数をカウンタ１４でカウン
トし、カウント値が予め設定した値になったとき位相切
換回路１５において基準発振器１６の基準クロック信号
出力の信号位相を誤差判定器１３が検出した方向と逆方
向にずらす操作を行い、回線クロックとディジタルＰＬ
Ｌ出力クロックの位相差を無くす動作を行う。この動作
によってディジタルＰＬＬは回線クロックと同期したク
ロックを出力する。
において回線より抽出されたビットタイミング信号とデ
ィジタルＰＬＬ出力クロックを分周器１７において回線
クロックと同じ周波数に分周した信号とを位相比較す
る。比較結果は誤差判定器１３によって「同期」，「位
相進み」，「位相遅れ」を判定される。この判定された
位相のずれが、「進み」または「遅れ」の同方向に連続
して検出されたとき、この回数をカウンタ１４でカウン
トし、カウント値が予め設定した値になったとき位相切
換回路１５において基準発振器１６の基準クロック信号
出力の信号位相を誤差判定器１３が検出した方向と逆方
向にずらす操作を行い、回線クロックとディジタルＰＬ
Ｌ出力クロックの位相差を無くす動作を行う。この動作
によってディジタルＰＬＬは回線クロックと同期したク
ロックを出力する。
【０００４】前記カウンタ１４に設定するカウント値は
多くする方が回線のジッタ、ノイズ等に対して安定した
出力クロックが得られるが、大きくし過ぎると同期外れ
を生じさせることになる。このカウント値をｍ、位相切
換回路１５での１回の動作でずらせる位相量（単位：時
間）をΔｔ、回線クロックをｆｉ、基準発振器１６の発
振クロックをｆｏとするとカウント値は次の条件にあ
最も大きな値が最適となる。 ｜ｍ（１／ｆｉ−１／ｆｏ）｜≦Δｔ …（１）
多くする方が回線のジッタ、ノイズ等に対して安定した
出力クロックが得られるが、大きくし過ぎると同期外れ
を生じさせることになる。このカウント値をｍ、位相切
換回路１５での１回の動作でずらせる位相量（単位：時
間）をΔｔ、回線クロックをｆｉ、基準発振器１６の発
振クロックをｆｏとするとカウント値は次の条件にあ
最も大きな値が最適となる。 ｜ｍ（１／ｆｉ−１／ｆｏ）｜≦Δｔ …（１）
【０００５】
【発明が解決しようとする課題】ＩＳＤＮ−Ｓインタフ
ェースではＣＣＩＴＴ勧告Ｉ．４３０によって信号方式
が決められており、符号にはＡＭＩ符号を用いる。この
符号は図３に示すようにデータ「０」によって信号に振
幅を生じさせるようになっておりデータ「１」では信号
無しと同じ状態になる。このため信号からビットタイミ
ングを抽出するためには、信号中にデータ「０」が必要
で、データ「１」だけでは抽出できない。このためＩＳ
ＤＮ−Ｓインタフェース回路では回線の使用状態によっ
て受信データに含まれる「０」の数が大きく変化し、例
えば回線を全く使用していない状態では信号１フレーム
48ビットのデータ中に数ビットの「０」しか含まれない
が全チャネルが使用状態であれば「０」の数はデータ中
かなりの割合を示す。
ェースではＣＣＩＴＴ勧告Ｉ．４３０によって信号方式
が決められており、符号にはＡＭＩ符号を用いる。この
符号は図３に示すようにデータ「０」によって信号に振
幅を生じさせるようになっておりデータ「１」では信号
無しと同じ状態になる。このため信号からビットタイミ
ングを抽出するためには、信号中にデータ「０」が必要
で、データ「１」だけでは抽出できない。このためＩＳ
ＤＮ−Ｓインタフェース回路では回線の使用状態によっ
て受信データに含まれる「０」の数が大きく変化し、例
えば回線を全く使用していない状態では信号１フレーム
48ビットのデータ中に数ビットの「０」しか含まれない
が全チャネルが使用状態であれば「０」の数はデータ中
かなりの割合を示す。
【０００６】このため従来のＩＳＤＮ−Ｓインタフェー
ス回路では内蔵するディジタルＰＬＬ２８内のカウンタ
２４に設定するカウント値は回線との同期を保持してお
くためには、受信信号に含まれるデータ「０」が最も少
ない時の条件にあわせて決めなければならない。これで
は（１）式に示した条件よりかなり小さな値をカウンタ
値として設定せざるを得なくなり、回線のジッタ、ノイ
ズに対して十分安定しうる値にならなくなるという問題
がある。本発明の目的は、ディジタルＰＬＬの出力クロ
ックの安定度を向上させたＳインタフェース回路を提供
することにある。
ス回路では内蔵するディジタルＰＬＬ２８内のカウンタ
２４に設定するカウント値は回線との同期を保持してお
くためには、受信信号に含まれるデータ「０」が最も少
ない時の条件にあわせて決めなければならない。これで
は（１）式に示した条件よりかなり小さな値をカウンタ
値として設定せざるを得なくなり、回線のジッタ、ノイ
ズに対して十分安定しうる値にならなくなるという問題
がある。本発明の目的は、ディジタルＰＬＬの出力クロ
ックの安定度を向上させたＳインタフェース回路を提供
することにある。
【０００７】
【課題を解決するための手段】本発明は、ＩＳＤＮ回線
の使用状態によって変わる回線クロックの抽出条件に対
して随時ディジタルＰＬＬ内に設けたカウンタのカウン
ト値の設定を変える回線状態管理部を有している。
の使用状態によって変わる回線クロックの抽出条件に対
して随時ディジタルＰＬＬ内に設けたカウンタのカウン
ト値の設定を変える回線状態管理部を有している。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明のＩＳＤＮ−Ｓインタフェースの一実
施例のブロック図であり、図２に示した従来構成と同一
部分には同一符号を付してある。ここでは、ディジタル
ＰＬＬ１８を構成するカウンタ１４に回線状態管理部１
９を接続している点が図２の構成と相違している。
る。図１は本発明のＩＳＤＮ−Ｓインタフェースの一実
施例のブロック図であり、図２に示した従来構成と同一
部分には同一符号を付してある。ここでは、ディジタル
ＰＬＬ１８を構成するカウンタ１４に回線状態管理部１
９を接続している点が図２の構成と相違している。
【０００９】この構成によれば、ＩＳＤＮ回線からの信
号は受信回路１０で受信され、これよりビットタイミン
グ検出器１１はビットタイミングを抽出する。この回線
から抽出されたタイミング信号をもとにして、ディジタ
ルＰＬＬ１８を動作させる。
号は受信回路１０で受信され、これよりビットタイミン
グ検出器１１はビットタイミングを抽出する。この回線
から抽出されたタイミング信号をもとにして、ディジタ
ルＰＬＬ１８を動作させる。
【００１０】ディジタルＰＬＬ１８は、位相比較器１２
において回線より抽出されたビットタイミング信号と、
ディジタルＰＬＬ出力クロックを分周器１７において回
線クロックと同じ周波数に分周した信号とを位相比較す
る。比較結果は誤差判定器１３によって「同期」，「位
相進み」，「位相遅れ」を判定される。この判定された
位相のずれが、「進み」または「遅れ」の同方向に連続
して検出されたとき、この回数をカウンタ１４でカウン
トするが、カウント値が回線状態管理部１９によって設
定された値になった位相切換回路１５において基準発振
器１６の基準クロック信号出力の信号位相を誤差判定器
１３が検出した方向と逆方向にずらす操作を行い、回線
クロックとディジタルＰＬＬ出力クロックの位相差を無
くす動作を行う。
において回線より抽出されたビットタイミング信号と、
ディジタルＰＬＬ出力クロックを分周器１７において回
線クロックと同じ周波数に分周した信号とを位相比較す
る。比較結果は誤差判定器１３によって「同期」，「位
相進み」，「位相遅れ」を判定される。この判定された
位相のずれが、「進み」または「遅れ」の同方向に連続
して検出されたとき、この回数をカウンタ１４でカウン
トするが、カウント値が回線状態管理部１９によって設
定された値になった位相切換回路１５において基準発振
器１６の基準クロック信号出力の信号位相を誤差判定器
１３が検出した方向と逆方向にずらす操作を行い、回線
クロックとディジタルＰＬＬ出力クロックの位相差を無
くす動作を行う。
【００１１】回線状態管理部１９は、回線の使用状態を
管理する。つまり２つのＢチャネルと１つのＤチャネル
が現在どのように使用されているかを管理し、この情報
から回線からの受信データに含まれるデータ「０」の数
を見積もることによって、カウンタ１４に設定するカウ
ント値を、随時設定可能な最大値に設定する。この回線
状態管理部１９は、例えば、今、Ｂチャネル１チャネル
だけが通常の音声通話で使用中であるとする。音声通話
のデータは殆どランダムなデータと考えられるため１フ
レーム48ビット中16ビットの音声データをランダムデー
タとみなすと16ビット中８ビット程度の「０」が含まれ
ることになる。このため１フレーム中の「０」の数は、
最小値＋８個とみなされるため回線状態管理部１９はカ
ウンタ１４に設定するカウンタ値を８程度大きくする。
管理する。つまり２つのＢチャネルと１つのＤチャネル
が現在どのように使用されているかを管理し、この情報
から回線からの受信データに含まれるデータ「０」の数
を見積もることによって、カウンタ１４に設定するカウ
ント値を、随時設定可能な最大値に設定する。この回線
状態管理部１９は、例えば、今、Ｂチャネル１チャネル
だけが通常の音声通話で使用中であるとする。音声通話
のデータは殆どランダムなデータと考えられるため１フ
レーム48ビット中16ビットの音声データをランダムデー
タとみなすと16ビット中８ビット程度の「０」が含まれ
ることになる。このため１フレーム中の「０」の数は、
最小値＋８個とみなされるため回線状態管理部１９はカ
ウンタ１４に設定するカウンタ値を８程度大きくする。
【００１２】また、Ｂチャネル２チャネルが音声通話で
使用中であれば、前記した場合と同様に考えると１フレ
ーム中32ビットの音声データをランダムデータと見なせ
る。そのため１フレーム中の「０」の数は、最小値＋16
個とみなせ、回線状態管理部１９はカウンタ１４の設定
するカウンタ値を16程度大きくする。また音声通話では
なく、データ通信でＢチャネルを使用している場合、デ
ータはランダムであるとはみなしにくい。それでもデー
タの受信中であれば、「０」の数は最小値より幾分多く
なるとみなせるが、データの送信中であれば回線からの
受信データは未使用時とほぼ同じ為、「０」の数は最小
値と同じとしかみなせない。このためカウンタ１４に設
定するカウンタ値はデータの受信か送信かによっても変
化することになる。回線状態管理部１９はこのような条
件で回線使用状態を管理することによりカウンタ１４に
設定するカウンタ値を決める。
使用中であれば、前記した場合と同様に考えると１フレ
ーム中32ビットの音声データをランダムデータと見なせ
る。そのため１フレーム中の「０」の数は、最小値＋16
個とみなせ、回線状態管理部１９はカウンタ１４の設定
するカウンタ値を16程度大きくする。また音声通話では
なく、データ通信でＢチャネルを使用している場合、デ
ータはランダムであるとはみなしにくい。それでもデー
タの受信中であれば、「０」の数は最小値より幾分多く
なるとみなせるが、データの送信中であれば回線からの
受信データは未使用時とほぼ同じ為、「０」の数は最小
値と同じとしかみなせない。このためカウンタ１４に設
定するカウンタ値はデータの受信か送信かによっても変
化することになる。回線状態管理部１９はこのような条
件で回線使用状態を管理することによりカウンタ１４に
設定するカウンタ値を決める。
【００１３】
【発明の効果】以上説明したように本発明は、ＩＳＤＮ
回線の使用状態によって変わる回線クロックの抽出条件
に対し、回線状態を管理することで随時ディジタルＰＬ
Ｌ内のカウンタのカウント値の設定を変える回線状態管
理部を設けることにより、ディジタルＰＬＬの位相ずれ
の検出回数を計数するカウンタのカウント値を回線の使
用状態に応じて可変させ、回線クロックの抽出度に対応
した同期を保持できる最適なカウント値に設定して出力
クロックの安定度をあげることができる効果がある。
回線の使用状態によって変わる回線クロックの抽出条件
に対し、回線状態を管理することで随時ディジタルＰＬ
Ｌ内のカウンタのカウント値の設定を変える回線状態管
理部を設けることにより、ディジタルＰＬＬの位相ずれ
の検出回数を計数するカウンタのカウント値を回線の使
用状態に応じて可変させ、回線クロックの抽出度に対応
した同期を保持できる最適なカウント値に設定して出力
クロックの安定度をあげることができる効果がある。
【図１】本発明のＳインタフェース回路の一実施例のブ
ロック図である。
ロック図である。
【図２】従来のＳインタフェース回路の一例のブロック
図である。
図である。
【図３】ＡＭＩ符号化方式を示す信号波形図である。
１０ 受信回路 １１ ビットタイミング検出器 １２ 位相比較器 １３ 誤差判定器 １４ カウンタ １５ 位相切換回路 １６ 基準発振器 １７ 分周器 １８ ディジタルＰＬＬ １９ 回線状態管理部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9182−5Ｊ Ｈ０３Ｌ 7/06 Ｂ
Claims (1)
- 【請求項１】 ＩＳＤＮ回線と同期をとるためのディジ
タルＰＬＬを備え、このディジタルＰＬＬ内には位相ず
れの検出回数を計数するカウンタを有し、ディジタルＰ
ＬＬで発振する出力クロックの位相切換動作を行わせる
条件として前記カウンタのカウント値を使用するＩＳＤ
Ｎ−Ｓインタフェース回路において、前記ＩＳＤＮ回線
の使用状態によって変わる回線クロックの抽出条件に対
して、随時前記カウンタのカウント値の設定を変える回
線状態管理部を有することを特徴とするＩＳＤＮ−Ｓイ
ンタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195980A JPH0621935A (ja) | 1992-06-30 | 1992-06-30 | Ｉｓｄｎ−ｓインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195980A JPH0621935A (ja) | 1992-06-30 | 1992-06-30 | Ｉｓｄｎ−ｓインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621935A true JPH0621935A (ja) | 1994-01-28 |
Family
ID=16350210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4195980A Pending JPH0621935A (ja) | 1992-06-30 | 1992-06-30 | Ｉｓｄｎ−ｓインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621935A (ja) |
-
1992
- 1992-06-30 JP JP4195980A patent/JPH0621935A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1284361C (en) | Analog phase locked loop | |
| US4029900A (en) | Digital synchronizing signal recovery circuits for a data receiver | |
| JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
| EP0473338A2 (en) | Bit synchronization with elastic memory | |
| JP3084151B2 (ja) | 情報処理システム | |
| CA2037739C (en) | Frame synchronization dependent type bit synchronization extraction circuit | |
| JPH11506881A (ja) | 同期分布のためのエンコーディング・システム | |
| US4763342A (en) | Digital phase-locked loop circuits with storage of clock error signal | |
| JPH08265140A (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| US5111486A (en) | Bit synchronizer | |
| US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
| EP0944195B1 (en) | Payload relative change requesting apparatus and transmission apparatus containing the same | |
| JP2769267B2 (ja) | ディジタルフェーズロックループの同期化検出装置 | |
| JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
| JPH0621935A (ja) | Ｉｓｄｎ−ｓインタフェース回路 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| KR920010379B1 (ko) | 동기식 다중장치에서의 포인터 조정지터 감소장치 | |
| AU674444B2 (en) | Phase detector | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| JP2677331B2 (ja) | フレーム同期保護回路 | |
| JP2859111B2 (ja) | クロック同期方法と装置 | |
| KR100355439B1 (ko) | 고화질텔레비전 비디오부호화기의 비디오 입력 클럭 자동식별 장치 및 그 방법 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JP2001292119A (ja) | タイミング抽出回路 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 |