JPH07264214A - インターフェース装置 - Google Patents
インターフェース装置Info
- Publication number
- JPH07264214A JPH07264214A JP26929894A JP26929894A JPH07264214A JP H07264214 A JPH07264214 A JP H07264214A JP 26929894 A JP26929894 A JP 26929894A JP 26929894 A JP26929894 A JP 26929894A JP H07264214 A JPH07264214 A JP H07264214A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pulse
- network
- timing information
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 送信側から送られてくるRTS情報を用いて
受信ユーザクロックのタイミングを送信ユーザクロック
のタイミングに一致させる。 【構成】 内部RTS情報生成部71は、ネットワーク
クロックCNと受信ユーザクロックCRUを用いてSRT
S法により受信ユーザクロックのタイミング情報である
内部RTS情報IRTS1〜IRTS4とそれに同期した受信RT
SクロックCRCKを生成する。演算部72は内部RTS
情報IRTS1〜IRTS4と受信ATMセルに含まれる受信RT
S情報RRTS1〜RRTS4との差を演算し、受信ユーザクロッ
ク発生部73は該差がゼロとなるように受信ユーザクロ
ックCRUのタイミングを調整して出力する。ATMセル
分解部81は、、受信ユーザクロック生成部72から入
力される受信ユーザクロックCRUに同期してATMセル
よりユーザデータDRUを出力すると共に、受信RTSク
ロックCRCKに同期して受信RTS情報を出力する。
受信ユーザクロックのタイミングを送信ユーザクロック
のタイミングに一致させる。 【構成】 内部RTS情報生成部71は、ネットワーク
クロックCNと受信ユーザクロックCRUを用いてSRT
S法により受信ユーザクロックのタイミング情報である
内部RTS情報IRTS1〜IRTS4とそれに同期した受信RT
SクロックCRCKを生成する。演算部72は内部RTS
情報IRTS1〜IRTS4と受信ATMセルに含まれる受信RT
S情報RRTS1〜RRTS4との差を演算し、受信ユーザクロッ
ク発生部73は該差がゼロとなるように受信ユーザクロ
ックCRUのタイミングを調整して出力する。ATMセル
分解部81は、、受信ユーザクロック生成部72から入
力される受信ユーザクロックCRUに同期してATMセル
よりユーザデータDRUを出力すると共に、受信RTSク
ロックCRCKに同期して受信RTS情報を出力する。
Description
【0001】
【産業上の利用分野】本発明はネットワークと交換機と
のインターフェース装置に係わり、特に、ATMを用い
た広帯域ISDN(B−ISDN)においてSRTS
(synchronousResidual Time Stamp)法によりユーザデ
ータの送信クロックのタイミング情報(送信RTS情報)
を作成し、該送信RTS情報をユーザデータと共にセル
化して伝送し、受信側で送信RTS情報に基づいて受信
クロックを送信クロックと同一タイミングにし、該受信
クロックに同期してユーザデータを出力するインターフ
ェース装置に関する。
のインターフェース装置に係わり、特に、ATMを用い
た広帯域ISDN(B−ISDN)においてSRTS
(synchronousResidual Time Stamp)法によりユーザデ
ータの送信クロックのタイミング情報(送信RTS情報)
を作成し、該送信RTS情報をユーザデータと共にセル
化して伝送し、受信側で送信RTS情報に基づいて受信
クロックを送信クロックと同一タイミングにし、該受信
クロックに同期してユーザデータを出力するインターフ
ェース装置に関する。
【0002】
【従来の技術】音声通信、データ通信だけでなく動画像
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域(Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ATM)を基本とするB−ISDN(Broadband-I
SDN)の交換技術がITU−T(旧CCITT)で合
意され、実用化されつつある。
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域(Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ATM)を基本とするB−ISDN(Broadband-I
SDN)の交換技術がITU−T(旧CCITT)で合
意され、実用化されつつある。
【0003】ATM方式では物理回線上に多重に論理リ
ンクを張ることにより回線を複数の呼に割り当てる。そ
して、各呼に応じた端末からの動画像データや音声デー
タ等を固定長の情報単位(セルという)に分解し、順次
回線に送り出して多重化を実現する。セルは図49に示
すように、53バイトの固定長ブロックで構成され、そ
の内5バイトがヘッダ部HD、48バイトがインフォメ
ーションフィールド(情報部)DTである。ヘッダ部H
Dには、データがブロックに分解された後でも宛先が判
るように呼識別用の仮想チャンネル番号(Virtual Chan
nel Identifier:VCI)が含まれ、そのほか方路を特
定する仮想パスの識別子(Virtual PathIdentifier:V
PI)や、リンク間のフロー制御に用いられるジェネリ
ックフローコントロールGFC(Generic Flow Contro
l)や、ペイロードタイプPT(Payload Type)やヘッダ
のエラー訂正用符号HEC(Header Error Control)等
が含まれている。
ンクを張ることにより回線を複数の呼に割り当てる。そ
して、各呼に応じた端末からの動画像データや音声デー
タ等を固定長の情報単位(セルという)に分解し、順次
回線に送り出して多重化を実現する。セルは図49に示
すように、53バイトの固定長ブロックで構成され、そ
の内5バイトがヘッダ部HD、48バイトがインフォメ
ーションフィールド(情報部)DTである。ヘッダ部H
Dには、データがブロックに分解された後でも宛先が判
るように呼識別用の仮想チャンネル番号(Virtual Chan
nel Identifier:VCI)が含まれ、そのほか方路を特
定する仮想パスの識別子(Virtual PathIdentifier:V
PI)や、リンク間のフロー制御に用いられるジェネリ
ックフローコントロールGFC(Generic Flow Contro
l)や、ペイロードタイプPT(Payload Type)やヘッダ
のエラー訂正用符号HEC(Header Error Control)等
が含まれている。
【0004】図50はATM方式を説明するためのAT
M網の概略構成図であり、1a,1bはATM端末装
置、3はATM網である。ATM網3は、データセルを
伝送する情報網3aと制御信号を伝送する信号網3bを
備え、情報網3aにおける各ATM交換機3c-1〜3c-n
の呼処理プロセッサ(CPU)3d-1〜3d-nは信号網3
bと接続されている。
M網の概略構成図であり、1a,1bはATM端末装
置、3はATM網である。ATM網3は、データセルを
伝送する情報網3aと制御信号を伝送する信号網3bを
備え、情報網3aにおける各ATM交換機3c-1〜3c-n
の呼処理プロセッサ(CPU)3d-1〜3d-nは信号網3
bと接続されている。
【0005】発信端末1aが着信端末1bを呼び出すた
めの発呼操作を行うと、発信端末内のセル組立部は発信
番号、着信番号、端末の種別、属性等を含むデータをセ
ル単位に分割し、各分割データに信号用VCI(端末毎
に予め定まっている)を付して信号セルを生成し、該信
号セルをATM網3に送り出す。ATM交換機(発信側
交換機)3c-1の図示しない信号装置は信号セルを受信
すれば、該信号セルに含まれる情報を組立ててCPU3
d−1に通知する。CPUは発信者サービス分析処理、
課金処理、着信者数字翻訳処理等の呼処理を行なうと共
に、方路(VPI)及び呼識別情報(VCI)を決定
し、ついで、信号網3bを介してNO.7プロトコルに
従って次の中継交換機3c-2に発信番号、着信番号、VP
I、VCI、その他のデータを含む接続情報を送出す
る。中継交換機3c-2は発信側交換機3c-1と同様な処理を
行ない、以後同様な処理が行われ、最終的に発信側交換
機3c-1から着信端末が接続されたATM交換機(着信
側交換機)3c-nまでのパス及び中継ATM交換機3c-
2,3c-3,・・・が決定される。着信側交換機3c-nは発信番
号、着信番号、上位ATM交換機3c-3のVCIを含む
接続情報を受信すれば、着信端末に所定VCIを割り当
てると共に、着信端末1bが通話可能であるか調べる。
通話可能であれば、信号網3bは通話可能な旨を発信側
交換機3c-1に通知し、発信側交換機は発信端末1aに
所定のVCIを割り当てる。
めの発呼操作を行うと、発信端末内のセル組立部は発信
番号、着信番号、端末の種別、属性等を含むデータをセ
ル単位に分割し、各分割データに信号用VCI(端末毎
に予め定まっている)を付して信号セルを生成し、該信
号セルをATM網3に送り出す。ATM交換機(発信側
交換機)3c-1の図示しない信号装置は信号セルを受信
すれば、該信号セルに含まれる情報を組立ててCPU3
d−1に通知する。CPUは発信者サービス分析処理、
課金処理、着信者数字翻訳処理等の呼処理を行なうと共
に、方路(VPI)及び呼識別情報(VCI)を決定
し、ついで、信号網3bを介してNO.7プロトコルに
従って次の中継交換機3c-2に発信番号、着信番号、VP
I、VCI、その他のデータを含む接続情報を送出す
る。中継交換機3c-2は発信側交換機3c-1と同様な処理を
行ない、以後同様な処理が行われ、最終的に発信側交換
機3c-1から着信端末が接続されたATM交換機(着信
側交換機)3c-nまでのパス及び中継ATM交換機3c-
2,3c-3,・・・が決定される。着信側交換機3c-nは発信番
号、着信番号、上位ATM交換機3c-3のVCIを含む
接続情報を受信すれば、着信端末に所定VCIを割り当
てると共に、着信端末1bが通話可能であるか調べる。
通話可能であれば、信号網3bは通話可能な旨を発信側
交換機3c-1に通知し、発信側交換機は発信端末1aに
所定のVCIを割り当てる。
【0006】パス上の各ATM交換機3c-1〜3c-nはパ
ス毎に、上位ATM交換機のVCIに対応させて、(1)
該VCIを有するセルの出力パス(出ハイウェイ)を特
定するための接続情報(ルーチング情報又はタグ情報と
いう)と、(2) 出力するセルに付加する新たなVCI、
VPIを内蔵のルーチングテーブルに登録する。以上に
より、発信端末1aと着信端末1b間にパスが形成され
ると、両端末は発呼セル、応答セルを互いに送受しあっ
て通信手順を確認する。しかる後、発信端末1aは送信
すべきデータを所定バイト長に分解すると共に、前記割
り当てられたVCIを含むヘッダを付けてセルを生成
し、該セルをATM網3に送り出す。各ATM交換機3
c-1〜3c-nは上位交換機から所定の入ハイウェイを介し
てセルが入力されると、自分のルーチングテーブルを参
照して入力されたセルのVPI/VCIを付け変えると
共にタグ情報に基づいて所定の出ハイウェイに送り出
す。この結果、発信端末1aから出力されたセルは呼制
御で決定したパスを介して着信側交換機3c-nに到達す
る。着信側交換機3c-nはルーチングテーブルを参照し
て入力されたセルに付加されているVCIを着信端末に
割り当てたVCIに付け変えた後、着信端末1bが接続
されている回線に送出する。
ス毎に、上位ATM交換機のVCIに対応させて、(1)
該VCIを有するセルの出力パス(出ハイウェイ)を特
定するための接続情報(ルーチング情報又はタグ情報と
いう)と、(2) 出力するセルに付加する新たなVCI、
VPIを内蔵のルーチングテーブルに登録する。以上に
より、発信端末1aと着信端末1b間にパスが形成され
ると、両端末は発呼セル、応答セルを互いに送受しあっ
て通信手順を確認する。しかる後、発信端末1aは送信
すべきデータを所定バイト長に分解すると共に、前記割
り当てられたVCIを含むヘッダを付けてセルを生成
し、該セルをATM網3に送り出す。各ATM交換機3
c-1〜3c-nは上位交換機から所定の入ハイウェイを介し
てセルが入力されると、自分のルーチングテーブルを参
照して入力されたセルのVPI/VCIを付け変えると
共にタグ情報に基づいて所定の出ハイウェイに送り出
す。この結果、発信端末1aから出力されたセルは呼制
御で決定したパスを介して着信側交換機3c-nに到達す
る。着信側交換機3c-nはルーチングテーブルを参照し
て入力されたセルに付加されているVCIを着信端末に
割り当てたVCIに付け変えた後、着信端末1bが接続
されている回線に送出する。
【0007】以後、発信端末1aはセルを順次着信端末
1bに送り、着信端末は受信したセルに含まれる情報部
DTを組立て、元のデータを復元する。以上は、1つの
呼に対する場合であるが、端末−ATM交換機間及び隣
接ATM交換機間の各回線の両端で互いに持ち合うVC
I値を変えることにより、1つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ATM方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため1本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、150Mbpsの超
高速のデータ伝送が可能となる。
1bに送り、着信端末は受信したセルに含まれる情報部
DTを組立て、元のデータを復元する。以上は、1つの
呼に対する場合であるが、端末−ATM交換機間及び隣
接ATM交換機間の各回線の両端で互いに持ち合うVC
I値を変えることにより、1つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ATM方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため1本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、150Mbpsの超
高速のデータ伝送が可能となる。
【0008】図51(a)〜図51(d)は広帯域ISDNの
システム構成を示すもので、図では右から左へ行くATM
セルのみを図示しているが、実際には双方向である。図
51(a)はATM交換機11にATM端末12,13が
接続され、これらATM端末間の通信がATM交換機を
介してATMセルで行う構成である。尚、図中、UNI
はユーザ網インターフェース(User Network Interface)
を意味している。図51(b)はATM端末12、13に
様々なユーザ端末14,15が接続された構成であり、
ATM端末12、13はユーザ端末のデータをATMセ
ルに変換してATM交換機側に送出し、またATM交換
機より受信したATMセルをユーザ端末のデータに変換
してユーザ端末に伝送する機能を有している。図51
(c)は他の網(例えばフレームリレー網frame relay net
work等)16、17とのインターワーキング機能のため
のインターワーキングファンクションユニット(IWF
U)18,19を配置した構成であり、図51(d)はA
TM交換機11内にインターフェース変換部11aを収
容し、ATM交換機内で他の網のデータとATMセルと
の変換を行う構成である。
システム構成を示すもので、図では右から左へ行くATM
セルのみを図示しているが、実際には双方向である。図
51(a)はATM交換機11にATM端末12,13が
接続され、これらATM端末間の通信がATM交換機を
介してATMセルで行う構成である。尚、図中、UNI
はユーザ網インターフェース(User Network Interface)
を意味している。図51(b)はATM端末12、13に
様々なユーザ端末14,15が接続された構成であり、
ATM端末12、13はユーザ端末のデータをATMセ
ルに変換してATM交換機側に送出し、またATM交換
機より受信したATMセルをユーザ端末のデータに変換
してユーザ端末に伝送する機能を有している。図51
(c)は他の網(例えばフレームリレー網frame relay net
work等)16、17とのインターワーキング機能のため
のインターワーキングファンクションユニット(IWF
U)18,19を配置した構成であり、図51(d)はA
TM交換機11内にインターフェース変換部11aを収
容し、ATM交換機内で他の網のデータとATMセルと
の変換を行う構成である。
【0009】以上のような広帯域ISDNのシステム構
成において、一定のスピードでユーザデータを送るサー
ビス、すなわちCBRサービス(Constant Bit Rate Se
rvice)がある。かかるCBRサービにおいて受信側は受
信ATMセルよりユーザデータを分離した後、該ユーザ
データを送信側クロックと同一タイミング(同一周波
数、同一位相)で出力する必要がある。たとえば、送信
側より音声を64kbpsで送るCBRサービスにおいて、受
信側は64kbpsで受信データを取り出して出力する必要が
ある。受信側の周波数が64kbps以下であれば、出力音声
が間延びすると共に、受信データがバッファに満杯にな
り、伝送されてきたデータが欠落し音飛びが生じる。逆
に、受信側の周波数が64kbps以上であれば、出力音声が
早くなり、バッファが空の状態になり、出力音声が間欠
的になる。従って、CBRサービスでは受信側のユーザ
クロック(受信ユーザクロック)のタイミングを送信側
のユーザクロックのタイミングと一致させなくてはなら
ない。
成において、一定のスピードでユーザデータを送るサー
ビス、すなわちCBRサービス(Constant Bit Rate Se
rvice)がある。かかるCBRサービにおいて受信側は受
信ATMセルよりユーザデータを分離した後、該ユーザ
データを送信側クロックと同一タイミング(同一周波
数、同一位相)で出力する必要がある。たとえば、送信
側より音声を64kbpsで送るCBRサービスにおいて、受
信側は64kbpsで受信データを取り出して出力する必要が
ある。受信側の周波数が64kbps以下であれば、出力音声
が間延びすると共に、受信データがバッファに満杯にな
り、伝送されてきたデータが欠落し音飛びが生じる。逆
に、受信側の周波数が64kbps以上であれば、出力音声が
早くなり、バッファが空の状態になり、出力音声が間欠
的になる。従って、CBRサービスでは受信側のユーザ
クロック(受信ユーザクロック)のタイミングを送信側
のユーザクロックのタイミングと一致させなくてはなら
ない。
【0010】送信側のユーザクロックが網のクロックに
同期している場合には、受信側で網のクロックより受信
ユーザクロックを生成することにより、送信側及び受信
側のユーザクロックのタイミングを一致させることがで
きる。ところで、送信側のユーザクロック(音声の64kb
ps、ITU-DS(CCITT)勧告G700シリーズ等に規格化されて
いるDS1の1.544Mbps、DS3の44.736Mbps等)のタ
イミングが網側のネットワーククロックのタイミングに
同期していない場合がある。例えば、図51(b)の構成
においてユーザ端末14,15が内蔵の独自のクロック
を用いてユーザデータを送出する場合、あるいは図51
(c),(d)において各網のネットワーククロックがATM
網のネットワーククロックと異なる場合等である。かか
る場合、送信ユーザクロックの周波数の公称値(Nominal
Value)がわかっていて、受信側が網のクロック(例:15
5.52Mhz)を分周して同じ公称値の受信ユーザクロックを
生成しても、受信ユーザクロックと送信ユーザクロック
との間にタイミング的な誤差が生じ、忠実なCBRサー
ビスを行えない。
同期している場合には、受信側で網のクロックより受信
ユーザクロックを生成することにより、送信側及び受信
側のユーザクロックのタイミングを一致させることがで
きる。ところで、送信側のユーザクロック(音声の64kb
ps、ITU-DS(CCITT)勧告G700シリーズ等に規格化されて
いるDS1の1.544Mbps、DS3の44.736Mbps等)のタ
イミングが網側のネットワーククロックのタイミングに
同期していない場合がある。例えば、図51(b)の構成
においてユーザ端末14,15が内蔵の独自のクロック
を用いてユーザデータを送出する場合、あるいは図51
(c),(d)において各網のネットワーククロックがATM
網のネットワーククロックと異なる場合等である。かか
る場合、送信ユーザクロックの周波数の公称値(Nominal
Value)がわかっていて、受信側が網のクロック(例:15
5.52Mhz)を分周して同じ公称値の受信ユーザクロックを
生成しても、受信ユーザクロックと送信ユーザクロック
との間にタイミング的な誤差が生じ、忠実なCBRサー
ビスを行えない。
【0011】以上から、受信ユーザクロックを送信ユー
ザクロックに同期させる方法としてSRTS(synchron
ous Residual Time Stamp)法が提案されている。この
SRTS法は送信側でATMセルに送信ユーザクロック
のタイミング情報を含ませ、受信側で送信ユーザクロッ
クのタイミング情報を抽出し、該タイミング情報に基づ
いて受信ユーザクロックを送信ユーザクロックに同期さ
せるものである。ユーザクロックのタイミング情報の伝
送のために、ATMセルとしてITU-DS勧告I363等で規格
化されているAAL-1(ATM Adaptation Layer-1)が使用さ
れる。以上から、DS1及びDS3 PCM伝送のデー
タは、AAL-1(ATM AdaptationLayer-1)のATMセルフォー
マットに変換され、ATMスイッチ(ATM Switch)を介
して伝送される。
ザクロックに同期させる方法としてSRTS(synchron
ous Residual Time Stamp)法が提案されている。この
SRTS法は送信側でATMセルに送信ユーザクロック
のタイミング情報を含ませ、受信側で送信ユーザクロッ
クのタイミング情報を抽出し、該タイミング情報に基づ
いて受信ユーザクロックを送信ユーザクロックに同期さ
せるものである。ユーザクロックのタイミング情報の伝
送のために、ATMセルとしてITU-DS勧告I363等で規格
化されているAAL-1(ATM Adaptation Layer-1)が使用さ
れる。以上から、DS1及びDS3 PCM伝送のデー
タは、AAL-1(ATM AdaptationLayer-1)のATMセルフォー
マットに変換され、ATMスイッチ(ATM Switch)を介
して伝送される。
【0012】図52はAALタイプ1(AAL-1)のATMセル
のフォーマット説明図であり、図53は1バイトのSAR-
PDUヘッダのフォーマット説明図である。AAL-1(ATM Ada
ptation Layer-1)は、SAR(Segmentation And Reassemb
ly sublayer)とCS(Convergence Sublayer)の2つのサ
ブレイヤを有している。SARはデータ送出順序の表示と
送出順序のエラー検出と訂正機能を持ち、CSはタイミン
グ情報の伝送と再生の機能を持っている。AAL-1におい
て、情報フィールドは47バイト長のSAR-PDUペイロー
ドと1バイト長のSAR-PDU(PDU:Protocol Data Unitの
略)ヘッダとから構成されている。47バイト長のSAR-P
DUペイロードはユーザデータを転送するために使用さ
れ、1バイト長のSAR-PDUヘッダは、4ビットのSN(Seq
uence Number)フィールドと4ビットのSNP(Sequence N
umber Protection)フィードで構成されている。
のフォーマット説明図であり、図53は1バイトのSAR-
PDUヘッダのフォーマット説明図である。AAL-1(ATM Ada
ptation Layer-1)は、SAR(Segmentation And Reassemb
ly sublayer)とCS(Convergence Sublayer)の2つのサ
ブレイヤを有している。SARはデータ送出順序の表示と
送出順序のエラー検出と訂正機能を持ち、CSはタイミン
グ情報の伝送と再生の機能を持っている。AAL-1におい
て、情報フィールドは47バイト長のSAR-PDUペイロー
ドと1バイト長のSAR-PDU(PDU:Protocol Data Unitの
略)ヘッダとから構成されている。47バイト長のSAR-P
DUペイロードはユーザデータを転送するために使用さ
れ、1バイト長のSAR-PDUヘッダは、4ビットのSN(Seq
uence Number)フィールドと4ビットのSNP(Sequence N
umber Protection)フィードで構成されている。
【0013】SNフィールドは2つのサブフィールドのCS
I(Convergence Sublayer Identifier)とSC(Sequence
Count) に分割され、SNPフィールドも2つのサブフィー
ルドのCRC(Cyclic Redundancy Check)とEPB(Even Par
ity Bit)に分割される。SCはセルを1〜8の循環数(1,
2,・・・,8,1,2,・・・,8,1,・・・)でカウントするもので、こ
のSCによりセルの順番を監視することができる。CRCとE
PBによりSNのエラー検出及び訂正を行う。CRCはSNに対
する多項式(G(X)=X3+X+1)による値であり、EP
BはSAR-PDUヘッダの偶数パリテイビットである。CSIビ
ットはAAL-1のCSの機能であり、以下に述べるようにユ
ーザクロックのタイミング情報の伝送と再生に使用す
る。
I(Convergence Sublayer Identifier)とSC(Sequence
Count) に分割され、SNPフィールドも2つのサブフィー
ルドのCRC(Cyclic Redundancy Check)とEPB(Even Par
ity Bit)に分割される。SCはセルを1〜8の循環数(1,
2,・・・,8,1,2,・・・,8,1,・・・)でカウントするもので、こ
のSCによりセルの順番を監視することができる。CRCとE
PBによりSNのエラー検出及び訂正を行う。CRCはSNに対
する多項式(G(X)=X3+X+1)による値であり、EP
BはSAR-PDUヘッダの偶数パリテイビットである。CSIビ
ットはAAL-1のCSの機能であり、以下に述べるようにユ
ーザクロックのタイミング情報の伝送と再生に使用す
る。
【0014】SRTS法において、ユーザクロックのタ
イミング情報はRTS(Residual Time Stamp)とよばれ
る4ビットの情報(RTS4、RTS3、RTS2、RTS1)によって
構成される。このRTS情報はAAL-1のCS機能であるCSI
ビットによって転送される。図54はRTS情報フォー
マットの構成説明図である。RTS情報フォーマットは
ATMセルの8セル分のマルチフレーム構成になってい
る。ユーザデータはSAR-PDUペイロードで転送されるの
で、ATMセルの8セル分の中の、ユーザデータのビッ
ト数は3008ビット(8セル×47バイト×8ビット)である。
CSIビットはSC(Sequence Count)値の0〜7に対応して
8ビット構成(CSI0〜CSI7)となっており、SC値=1,
3,5,7のATMセルのCSIビット(CS1,CS 3,CS5,
CS7)によって4ビットのRTS情報が伝送される。す
なわち、RTS4はSC=1のATMセルによって、RT
S3はSC=3のATMセルによって、RTS2はSC=5
のATMセルによって、RTS1はSC=7のATMセル
によってそれぞれ転送される。
イミング情報はRTS(Residual Time Stamp)とよばれ
る4ビットの情報(RTS4、RTS3、RTS2、RTS1)によって
構成される。このRTS情報はAAL-1のCS機能であるCSI
ビットによって転送される。図54はRTS情報フォー
マットの構成説明図である。RTS情報フォーマットは
ATMセルの8セル分のマルチフレーム構成になってい
る。ユーザデータはSAR-PDUペイロードで転送されるの
で、ATMセルの8セル分の中の、ユーザデータのビッ
ト数は3008ビット(8セル×47バイト×8ビット)である。
CSIビットはSC(Sequence Count)値の0〜7に対応して
8ビット構成(CSI0〜CSI7)となっており、SC値=1,
3,5,7のATMセルのCSIビット(CS1,CS 3,CS5,
CS7)によって4ビットのRTS情報が伝送される。す
なわち、RTS4はSC=1のATMセルによって、RT
S3はSC=3のATMセルによって、RTS2はSC=5
のATMセルによって、RTS1はSC=7のATMセル
によってそれぞれ転送される。
【0015】図55はRTS情報の生成周期の説明図で
ある。CBRサービスでは送信ユーザデータDTUは、コ
ンスタントなスピードのデータであり、そのデータに同
期するクロックを図では送信ユーザクロックCTUとして
いる。ATMセルでは、この送信ユーザデータDTUの情
報をSAR-PDUペイロードで送信し、送信ユーザクロック
CTUのタイミング情報であるRTS情報をCSIビット
で送信する。そのため、送信ユーザクロックの周波数を
fTU、ユーザデータ1ビット分の時間をTTU=1/fTU
とすると、RTS情報の生成周期TTS=TTU×3008であ
る。RTSデータの生成のためのクロックを送信RTS
サンプリングタイミングクロックCTSとすると、RTS
情報はこのクロックCTSの立上りで生成され、この送信
RTSサンプリングタイミングクロックCTSは送信ユー
ザクロックCTUを1/3008に分周したものである。
ある。CBRサービスでは送信ユーザデータDTUは、コ
ンスタントなスピードのデータであり、そのデータに同
期するクロックを図では送信ユーザクロックCTUとして
いる。ATMセルでは、この送信ユーザデータDTUの情
報をSAR-PDUペイロードで送信し、送信ユーザクロック
CTUのタイミング情報であるRTS情報をCSIビット
で送信する。そのため、送信ユーザクロックの周波数を
fTU、ユーザデータ1ビット分の時間をTTU=1/fTU
とすると、RTS情報の生成周期TTS=TTU×3008であ
る。RTSデータの生成のためのクロックを送信RTS
サンプリングタイミングクロックCTSとすると、RTS
情報はこのクロックCTSの立上りで生成され、この送信
RTSサンプリングタイミングクロックCTSは送信ユー
ザクロックCTUを1/3008に分周したものである。
【0016】また、SRTSにおいては網側の回線タイ
ミングに同期したネットワーククロック周波数f
N(例:155.52MHz)をX分周(Xは整数)し、ネットワ
ーク分周クロックCNX(周波数fNX=fN/X)を生成
する。Xの値はネットワーク分周クロック周波数fNXと
ユーザクロック周波数の公称値(Nominal Value)fNOM
の比が、1≦fNX/fNOM<2の範囲になるようにXを
決める。すなわち、X=2N(Nは整数)としてもよ
い。以後例としてX=2Nで記述する)。次に、ネット
ワーク分周クロックを4ビットバイナリカウンタで分周
し、fNX/21、fNX/22、fNX/23、fNX/24の周
波数のネットワークタイミング情報Q1,Q2,Q3,Q4
を生成する。ネットワークタイミング情報Q1,Q2,Q
3,Q4を送信サンプリングクロックCTSの立上りでサン
プリングした値がそれぞれRTS1、RTS2、RTS3、RTS4とな
り、RTS情報となる。RTS情報の生成及び、その伝
送のフォーマットに関しては、国際勧告において、上記
のように規定されている。
ミングに同期したネットワーククロック周波数f
N(例:155.52MHz)をX分周(Xは整数)し、ネットワ
ーク分周クロックCNX(周波数fNX=fN/X)を生成
する。Xの値はネットワーク分周クロック周波数fNXと
ユーザクロック周波数の公称値(Nominal Value)fNOM
の比が、1≦fNX/fNOM<2の範囲になるようにXを
決める。すなわち、X=2N(Nは整数)としてもよ
い。以後例としてX=2Nで記述する)。次に、ネット
ワーク分周クロックを4ビットバイナリカウンタで分周
し、fNX/21、fNX/22、fNX/23、fNX/24の周
波数のネットワークタイミング情報Q1,Q2,Q3,Q4
を生成する。ネットワークタイミング情報Q1,Q2,Q
3,Q4を送信サンプリングクロックCTSの立上りでサン
プリングした値がそれぞれRTS1、RTS2、RTS3、RTS4とな
り、RTS情報となる。RTS情報の生成及び、その伝
送のフォーマットに関しては、国際勧告において、上記
のように規定されている。
【0017】図56は国際勧告に従って送信RTS情報
を作成して送信する場合のRTS生成及び送信部の構成
図、図57はその動作説明の波形図である。ATMセル
分解部20はATM網から受信したATMセルRATM
に含まれるネットワーククロックCN(周波数fN:例と
して155.52MHz)をPLL(Phase Locked Loop)により抽
出して出力する。ネットワーククロック分周部21はこ
の網側の回線タイミングに同期したネットワーククロッ
クCNを分周してネットワーク分周クロックCNXを出力
する。この場合、ネットワーククロック分周部21はネ
ットワーク分周クロックfNXとユーザクロック周波数の
公称値fNOMの比が1≦fNX/fNOM<2の範囲となるよ
うに1/2N(Nは整数)に分周する。例えば、DS1
では送信ユーザクロック周波数の公称値fNOMが1.544MH
zであるから、ネットワーククロック周波数fNが155.52
MHzであれば、N=6となり、ネットワーク分周クロッ
ク周波数は fNX=155.52MHz/26=2.43MHzとなる。
を作成して送信する場合のRTS生成及び送信部の構成
図、図57はその動作説明の波形図である。ATMセル
分解部20はATM網から受信したATMセルRATM
に含まれるネットワーククロックCN(周波数fN:例と
して155.52MHz)をPLL(Phase Locked Loop)により抽
出して出力する。ネットワーククロック分周部21はこ
の網側の回線タイミングに同期したネットワーククロッ
クCNを分周してネットワーク分周クロックCNXを出力
する。この場合、ネットワーククロック分周部21はネ
ットワーク分周クロックfNXとユーザクロック周波数の
公称値fNOMの比が1≦fNX/fNOM<2の範囲となるよ
うに1/2N(Nは整数)に分周する。例えば、DS1
では送信ユーザクロック周波数の公称値fNOMが1.544MH
zであるから、ネットワーククロック周波数fNが155.52
MHzであれば、N=6となり、ネットワーク分周クロッ
ク周波数は fNX=155.52MHz/26=2.43MHzとなる。
【0018】ついで、4ビットバイナリカウンタ部22
はネットワーク分周クロックCNXを計数し、4段の各ス
テージより周波数がfNX/21,fNX/22,fNX/
23,fNX/24のネットワークタイミング情報Q1,
Q2,Q3,Q4を出力する。一方、送信分周カウンタ部
23は送信ユーザデータDTUに同期した送信ユーザクロ
ックCTU(周波数fTU)を3008分周して送信RTSサン
プリングクロックCTS(周波数fTS=fTU/3008)を出
力する。送信RTS生成部24は、ネットワークタイミ
ング情報Q1,Q2,Q3,Q4を送信RTSサンプリング
クロックCTSの立上りでサンプリングして送信RTS情
報TRTS1、TRTS2、TRTS3、TRTS4を出力する。図57の例
では第1の送信RTSサンプリングクロックCTSの立上
り時にQ1,Q2,Q3,Q4は全て0であるから、RTS
情報の値XH(Hはヘキサを意味する)は0であり、第
2の送信RTSサンプリングクロックCTSの立上り時に
Q1,Q2,Q3は1、Q4は0であるから、RTS情報の
値XHは7である。尚、送信ユーザクロックCTUの周波
数fTUが変動すると、送信RTSサンプリングクロック
CTSの立上り時刻が変動するから、送信RTS情報TRST
1〜TRST4の値XHも変化する。換言すれば、送信RTS
情報には送信ユーザクロックCTUのタイミング情報が含
まれている。
はネットワーク分周クロックCNXを計数し、4段の各ス
テージより周波数がfNX/21,fNX/22,fNX/
23,fNX/24のネットワークタイミング情報Q1,
Q2,Q3,Q4を出力する。一方、送信分周カウンタ部
23は送信ユーザデータDTUに同期した送信ユーザクロ
ックCTU(周波数fTU)を3008分周して送信RTSサン
プリングクロックCTS(周波数fTS=fTU/3008)を出
力する。送信RTS生成部24は、ネットワークタイミ
ング情報Q1,Q2,Q3,Q4を送信RTSサンプリング
クロックCTSの立上りでサンプリングして送信RTS情
報TRTS1、TRTS2、TRTS3、TRTS4を出力する。図57の例
では第1の送信RTSサンプリングクロックCTSの立上
り時にQ1,Q2,Q3,Q4は全て0であるから、RTS
情報の値XH(Hはヘキサを意味する)は0であり、第
2の送信RTSサンプリングクロックCTSの立上り時に
Q1,Q2,Q3は1、Q4は0であるから、RTS情報の
値XHは7である。尚、送信ユーザクロックCTUの周波
数fTUが変動すると、送信RTSサンプリングクロック
CTSの立上り時刻が変動するから、送信RTS情報TRST
1〜TRST4の値XHも変化する。換言すれば、送信RTS
情報には送信ユーザクロックCTUのタイミング情報が含
まれている。
【0019】ATMセル組立部25は送信ユーザデータ
DTUとそれに同期した送信ユーザクロックCTUと送信R
TS生成部24から入力される送信RTS情報を用い
て、3008×TTU毎に8個のATMセルTATM(図
57参照)を組み立て、該ATMセルをネットワークク
ロックCN(fN=155.52MHz)に同期してATM網に送
出する。尚、図57の送信ATMセルTATMのセルに
記入した数値はSC(SequenceCount)であり、斜線で示
すセルに送信RTS情報TRTS1、TRTS2、TRTS3、TRTS4が
それぞれ付加されている。
DTUとそれに同期した送信ユーザクロックCTUと送信R
TS生成部24から入力される送信RTS情報を用い
て、3008×TTU毎に8個のATMセルTATM(図
57参照)を組み立て、該ATMセルをネットワークク
ロックCN(fN=155.52MHz)に同期してATM網に送
出する。尚、図57の送信ATMセルTATMのセルに
記入した数値はSC(SequenceCount)であり、斜線で示
すセルに送信RTS情報TRTS1、TRTS2、TRTS3、TRTS4が
それぞれ付加されている。
【0020】
【発明が解決しようとする課題】国際勧告では、RTS
情報の生成及びその伝送フォーマットに関して規定する
のみで、受信側で該RTS情報を再生し、このRTS情
報を用いて如何に受信ユーザクロックを送信側のユーザ
クロックに一致させるかの手法については何も勧告して
いない。
情報の生成及びその伝送フォーマットに関して規定する
のみで、受信側で該RTS情報を再生し、このRTS情
報を用いて如何に受信ユーザクロックを送信側のユーザ
クロックに一致させるかの手法については何も勧告して
いない。
【0021】以上から、以下のATMインターフェース
装置が望まれている。すなわち、(1) 送信側から送られ
てくるRTS情報を用いて、受信側で送信ユーザクロッ
クと同一タイミング(同一周波数、同一位相)の受信ユ
ーザクロックを生成するATMインターフェース装置、
(2) ユーザクロックの公称値の範囲が広いため、ネット
ワーククロック周波数の1/2まで受信ユーザクロック
を再生できるATMインターフェース装置、(3) 送信側
でのユーザクロックには実際は公称値からの偏差がある
ため、受信側での許容偏差が広く、また、再生したクロ
ックは受信ユーザクロックとして使用されるためクロッ
クジッタが少ないATMインターフェース装置、(4) 消
費電力を低減し、かつ高速素子を使用しなくてもよくす
るために余り高い周波数のクロックを用いなくてもよい
ATMインターフェース装置、(5) 送信ユーザクロック
と受信ユーザクロック間の同期確立に要する時間を短縮
でき、しかも同期安定性を向上したATMインタフェー
ス装置、(6) 装置の動作確認試験及びATMスイッチの
パスの正常性の確認試験を行えるATMインタフェース
装置、(7) ネットワーククロックが異なるATM網を介
して通信を行う場合であっても、送信ユーザクロックと
受信ユーザクロック間の同期確立を行えるATMインタ
フェース装置、が望まれている。
装置が望まれている。すなわち、(1) 送信側から送られ
てくるRTS情報を用いて、受信側で送信ユーザクロッ
クと同一タイミング(同一周波数、同一位相)の受信ユ
ーザクロックを生成するATMインターフェース装置、
(2) ユーザクロックの公称値の範囲が広いため、ネット
ワーククロック周波数の1/2まで受信ユーザクロック
を再生できるATMインターフェース装置、(3) 送信側
でのユーザクロックには実際は公称値からの偏差がある
ため、受信側での許容偏差が広く、また、再生したクロ
ックは受信ユーザクロックとして使用されるためクロッ
クジッタが少ないATMインターフェース装置、(4) 消
費電力を低減し、かつ高速素子を使用しなくてもよくす
るために余り高い周波数のクロックを用いなくてもよい
ATMインターフェース装置、(5) 送信ユーザクロック
と受信ユーザクロック間の同期確立に要する時間を短縮
でき、しかも同期安定性を向上したATMインタフェー
ス装置、(6) 装置の動作確認試験及びATMスイッチの
パスの正常性の確認試験を行えるATMインタフェース
装置、(7) ネットワーククロックが異なるATM網を介
して通信を行う場合であっても、送信ユーザクロックと
受信ユーザクロック間の同期確立を行えるATMインタ
フェース装置、が望まれている。
【0022】以上から本発明の第1の目的は、送信側か
ら送られてくるRTS情報を用いて、受信側で送信ユー
ザクロックと同一タイミングの受信ユーザクロックを生
成できるインターフェース装置を提供することである。
本発明の第2の目的は、ネットワーククロック周波数の
1/2までRTS情報を用いて受信ユーザクロックを再
生できるインターフェース装置を提供することである。
本発明の第3の目的は、RTS情報を用いて受信側で送
信ユーザクロックと同一タイミングの受信ユーザクロッ
クを生成する際、受信側での偏差に対する許容範囲を広
くできるインターフェース装置を提供することである。
ら送られてくるRTS情報を用いて、受信側で送信ユー
ザクロックと同一タイミングの受信ユーザクロックを生
成できるインターフェース装置を提供することである。
本発明の第2の目的は、ネットワーククロック周波数の
1/2までRTS情報を用いて受信ユーザクロックを再
生できるインターフェース装置を提供することである。
本発明の第3の目的は、RTS情報を用いて受信側で送
信ユーザクロックと同一タイミングの受信ユーザクロッ
クを生成する際、受信側での偏差に対する許容範囲を広
くできるインターフェース装置を提供することである。
【0023】本発明の第4の目的は、RTS情報を用い
て受信側で送信ユーザクロックと同一タイミングの受信
ユーザクロックを生成する場合、受信ユーザクロックの
ジッタが少なく、更には、余り高い周波数のクロックを
用いなくてもよいインターフェース装置を提供すること
である。本発明の第5の目的は、送信ユーザクロックと
受信ユーザクロック間の同期確立に要する時間を短縮で
き、しかも同期安定性を向上できるインターフェース装
置を提供することである。本発明の第6の目的は、装置
の動作確認試験及びATMスイッチのパスの正常性の確
認試験を行えるATMインターフェース装置を提供する
ことである。本発明の第7の目的は、ネットワーククロ
ックが異なるATM網を介して通信を行う場合であって
も、送信ユーザクロックと受信ユーザクロック間の同期
確立を行えるATMインタフェース装置を提供すること
である。
て受信側で送信ユーザクロックと同一タイミングの受信
ユーザクロックを生成する場合、受信ユーザクロックの
ジッタが少なく、更には、余り高い周波数のクロックを
用いなくてもよいインターフェース装置を提供すること
である。本発明の第5の目的は、送信ユーザクロックと
受信ユーザクロック間の同期確立に要する時間を短縮で
き、しかも同期安定性を向上できるインターフェース装
置を提供することである。本発明の第6の目的は、装置
の動作確認試験及びATMスイッチのパスの正常性の確
認試験を行えるATMインターフェース装置を提供する
ことである。本発明の第7の目的は、ネットワーククロ
ックが異なるATM網を介して通信を行う場合であって
も、送信ユーザクロックと受信ユーザクロック間の同期
確立を行えるATMインタフェース装置を提供すること
である。
【0024】
【課題を解決するための手段】図1は本発明の原理説明
図である。51はネットワーククロックCNの周波数
(fN)と送信ユーザクロックCTUの周波数(fTU)を
用いてSRTS法により送信ユーザクロックCTUのタイ
ミング情報である送信RTS情報TRTS1〜TRTS4とそれに
同期した送信RTSクロックC TCKを生成する送信RT
S情報生成部である。61は送信ユーザデータDTUと送
信RTS情報TRTS1〜TRTS4をATMセルに組立て、該A
TMセルをATM網に送出するATMセル組立部であ
る。70はクロック調整部、71は受信ユーザクロック
CRUのタイミング情報である内部RTS情報IRTS1〜IRT
S4とそれに同期した受信RTSクロックCRCKを生成す
る内部RTS情報生成部である。72は送信側より送ら
れてきたATMセルに含まれるRTS情報(受信RTS
情報というが実際は送信側から送られた送信RTS情
報)RRTS1〜RRTS4と内部RTS情報IRTS1〜IRTS4との差
分を演算する演算部、73は前記差がゼロとなるように
受信ユーザクロッCRUのタイミングを調整して出力する
受信ユーザクロック生成部である。81はATM網から
受信したATMセルよりネットワーククロックCNを抽
出して送信RTS情報生成部51とATMセル組立部6
1と内部RTS情報生成部71に入力し、かつ、受信A
TMセルをユーザデータとRTS情報RRTS1〜RRTS4に分
解して出力するATM分解部である。
図である。51はネットワーククロックCNの周波数
(fN)と送信ユーザクロックCTUの周波数(fTU)を
用いてSRTS法により送信ユーザクロックCTUのタイ
ミング情報である送信RTS情報TRTS1〜TRTS4とそれに
同期した送信RTSクロックC TCKを生成する送信RT
S情報生成部である。61は送信ユーザデータDTUと送
信RTS情報TRTS1〜TRTS4をATMセルに組立て、該A
TMセルをATM網に送出するATMセル組立部であ
る。70はクロック調整部、71は受信ユーザクロック
CRUのタイミング情報である内部RTS情報IRTS1〜IRT
S4とそれに同期した受信RTSクロックCRCKを生成す
る内部RTS情報生成部である。72は送信側より送ら
れてきたATMセルに含まれるRTS情報(受信RTS
情報というが実際は送信側から送られた送信RTS情
報)RRTS1〜RRTS4と内部RTS情報IRTS1〜IRTS4との差
分を演算する演算部、73は前記差がゼロとなるように
受信ユーザクロッCRUのタイミングを調整して出力する
受信ユーザクロック生成部である。81はATM網から
受信したATMセルよりネットワーククロックCNを抽
出して送信RTS情報生成部51とATMセル組立部6
1と内部RTS情報生成部71に入力し、かつ、受信A
TMセルをユーザデータとRTS情報RRTS1〜RRTS4に分
解して出力するATM分解部である。
【0025】
【作用】送信RTS生成部51はネットワーククロック
CNの周波数と送信ユーザクロックCTUの周波数を用い
てSRTS法により送信ユーザクロックのタイミング情
報である送信RTS情報TRTS1〜TRTS4とそれに同期した
送信RTSクロックCTC Kを生成する。ATMセル組立
部61は、送信ユーザデータDTUとそれに同期した送信
ユーザクロックCTUと、送信RTS情報TRTS1〜TRTS4と
それに同期した送信RTSクロックCTCKと、ネットワ
ーククロックCNが入力され、該送信ユーザデータと送
信RTS情報をATMセルに組立て、該ATMセルをネ
ットワーククロックに同期してATM網に送出する。・
・・以上送信処理
CNの周波数と送信ユーザクロックCTUの周波数を用い
てSRTS法により送信ユーザクロックのタイミング情
報である送信RTS情報TRTS1〜TRTS4とそれに同期した
送信RTSクロックCTC Kを生成する。ATMセル組立
部61は、送信ユーザデータDTUとそれに同期した送信
ユーザクロックCTUと、送信RTS情報TRTS1〜TRTS4と
それに同期した送信RTSクロックCTCKと、ネットワ
ーククロックCNが入力され、該送信ユーザデータと送
信RTS情報をATMセルに組立て、該ATMセルをネ
ットワーククロックに同期してATM網に送出する。・
・・以上送信処理
【0026】内部RTS情報生成部71は、ネットワー
ククロックCNの周波数と受信ユーザクロックCRUの周
波数を用いてSRTS法により受信ユーザクロックのタ
イミング情報である内部RTS情報IRTS1〜IRTS4とそれ
に同期した受信RTSクロックCRCKを生成する。演算
部72は内部RTS情報IRTS1〜IRTS4と受信ATMセル
に含まれる受信RTS情報(送信側から送られた送信R
TS情報)RRTS1〜RRTS4との差を演算し、受信ユーザク
ロック発生部73は該差がゼロとなるように受信ユーザ
クロックCRUのタイミングを調整して出力する。ATM
セル分解部81は、ATM網から受信したATMセルよ
りネットワーククロックCNを抽出して各部に入力し、
かつ、受信ATMセルをユーザデータと受信RTS情報
RRTS1〜RRTS4に分解する。又、ATMセル分解部81は
受信ユーザクロック生成部72から入力される受信ユー
ザクロックCRUに同期してユーザデータDRUを出力する
と共に、受信RTSクロックCRCKに同期して受信RT
S情報RRTS1〜RRTS4を出力する。・・・以上受信処理
ククロックCNの周波数と受信ユーザクロックCRUの周
波数を用いてSRTS法により受信ユーザクロックのタ
イミング情報である内部RTS情報IRTS1〜IRTS4とそれ
に同期した受信RTSクロックCRCKを生成する。演算
部72は内部RTS情報IRTS1〜IRTS4と受信ATMセル
に含まれる受信RTS情報(送信側から送られた送信R
TS情報)RRTS1〜RRTS4との差を演算し、受信ユーザク
ロック発生部73は該差がゼロとなるように受信ユーザ
クロックCRUのタイミングを調整して出力する。ATM
セル分解部81は、ATM網から受信したATMセルよ
りネットワーククロックCNを抽出して各部に入力し、
かつ、受信ATMセルをユーザデータと受信RTS情報
RRTS1〜RRTS4に分解する。又、ATMセル分解部81は
受信ユーザクロック生成部72から入力される受信ユー
ザクロックCRUに同期してユーザデータDRUを出力する
と共に、受信RTSクロックCRCKに同期して受信RT
S情報RRTS1〜RRTS4を出力する。・・・以上受信処理
【0027】以上のように、本発明のATMインタフェ
ース装置は、ネットワーククロックCNの周波数と受信
ユーザクロックCRUの周波数を用いてSRTS法により
受信ユーザクロックのタイミング情報である内部RTS
情報IRTS1〜IRTS4を内部的に作成する。又、内部RTS
情報と送信ユーザクロックのタイミング情報である受信
RTS情報(送信ユーザ情報)RRTS1〜RRTS4を比較して
その差がゼロとなるように受信ユーザクロックCRUのタ
イミングを調整する。この結果、受信ユーザクロックの
タイミング(周波数、位相)を送信ユーザクロックのタ
イミングに一致させることができる。また、ATMイン
タフェース装置は、受信ユーザクロックCRUに同期して
ユーザデータを出力し、受信RTSクロックCRCKに同
期して受信RTS情報RRTS1〜RRTS4を出力するから、受
信ユーザクロックのジッタを少なくできると共に、受信
RTSクロックを追従性よく発生することができ、ジッ
タの減少と追従性の向上という両方の要求を満足するこ
とができる。
ース装置は、ネットワーククロックCNの周波数と受信
ユーザクロックCRUの周波数を用いてSRTS法により
受信ユーザクロックのタイミング情報である内部RTS
情報IRTS1〜IRTS4を内部的に作成する。又、内部RTS
情報と送信ユーザクロックのタイミング情報である受信
RTS情報(送信ユーザ情報)RRTS1〜RRTS4を比較して
その差がゼロとなるように受信ユーザクロックCRUのタ
イミングを調整する。この結果、受信ユーザクロックの
タイミング(周波数、位相)を送信ユーザクロックのタ
イミングに一致させることができる。また、ATMイン
タフェース装置は、受信ユーザクロックCRUに同期して
ユーザデータを出力し、受信RTSクロックCRCKに同
期して受信RTS情報RRTS1〜RRTS4を出力するから、受
信ユーザクロックのジッタを少なくできると共に、受信
RTSクロックを追従性よく発生することができ、ジッ
タの減少と追従性の向上という両方の要求を満足するこ
とができる。
【0028】更に、受信ユーザクロック生成部73を、
基準発振器と、基準発振器から出力される基準クロ
ック信号の周波数を分周すると共にパルスの増加、削除
指示により分周周波数を調整して調整クロックを出力す
るパルス調整部と、パルス調整部から出力される調整
クロック信号の周波数を分周し、位相比較クロックを生
成する分周器と、位相比較クロックに同期した受信ユ
ーザクロックCRUを生成するアナログPLL回路と、
内部RTS情報と受信RTS情報の差に基づいてパルス
の増加、削除を指示するパルス制御部で構成する。この
ようにすれば、ユーザクロック周波数の公称値が比較的
低い場合において、基準クロック周波数fOSCをユーザ
クロック周波数とほぼ同等にでき、消費電力の節減と、
受信ユーザクロックのジッタ削減が可能となり、しか
も、ユーザクロックの公称値からの偏差に対する許容範
囲を大きくできる。
基準発振器と、基準発振器から出力される基準クロ
ック信号の周波数を分周すると共にパルスの増加、削除
指示により分周周波数を調整して調整クロックを出力す
るパルス調整部と、パルス調整部から出力される調整
クロック信号の周波数を分周し、位相比較クロックを生
成する分周器と、位相比較クロックに同期した受信ユ
ーザクロックCRUを生成するアナログPLL回路と、
内部RTS情報と受信RTS情報の差に基づいてパルス
の増加、削除を指示するパルス制御部で構成する。この
ようにすれば、ユーザクロック周波数の公称値が比較的
低い場合において、基準クロック周波数fOSCをユーザ
クロック周波数とほぼ同等にでき、消費電力の節減と、
受信ユーザクロックのジッタ削減が可能となり、しか
も、ユーザクロックの公称値からの偏差に対する許容範
囲を大きくできる。
【0029】また、受信ユーザクロックの代わりに、パ
ルス調整部から出力される調整クロック信号を内部RT
S情報生成部にフィードバックする。このようにすれ
ば、ユーザクロック周波数が高い公称値の場合であって
も、基準発振器から出力される基準クロック周波数f
OSCをユーザクロック周波数とほぼ同等にでき、消費電
力の節減が可能となり、しかも、ユーザクロックの公称
値からの偏差に対する許容範囲を大きくできる。また、
フィードバック遅延時間が減少するため、高速のユーザ
クロックでの追従性を改善できる。更に、内部RTS情
報と受信RTS情報との差分値に応じた数の調整タイミ
ング位置が補正周期内にほぼ均一に配列するようにし、
該調整タイミング位置でパルスの追加、あるいはパルス
の削除を行うようにして受信ユーザクロックの周波数を
制御する。このようにすれば、補正周期内において差分
値に応じた補正ができるため追従性を大幅に向上でき
る。又、補正周期に対する補正量を大きくできるため、
ユーザクロックの公称値からの偏差に対する許容範囲を
大きくできる。
ルス調整部から出力される調整クロック信号を内部RT
S情報生成部にフィードバックする。このようにすれ
ば、ユーザクロック周波数が高い公称値の場合であって
も、基準発振器から出力される基準クロック周波数f
OSCをユーザクロック周波数とほぼ同等にでき、消費電
力の節減が可能となり、しかも、ユーザクロックの公称
値からの偏差に対する許容範囲を大きくできる。また、
フィードバック遅延時間が減少するため、高速のユーザ
クロックでの追従性を改善できる。更に、内部RTS情
報と受信RTS情報との差分値に応じた数の調整タイミ
ング位置が補正周期内にほぼ均一に配列するようにし、
該調整タイミング位置でパルスの追加、あるいはパルス
の削除を行うようにして受信ユーザクロックの周波数を
制御する。このようにすれば、補正周期内において差分
値に応じた補正ができるため追従性を大幅に向上でき
る。又、補正周期に対する補正量を大きくできるため、
ユーザクロックの公称値からの偏差に対する許容範囲を
大きくできる。
【0030】又、ATMインタフェース装置内のATM
スイッチに向かう上り経路内に試験データを発生する試
験データ発生部を設けると共に、ATMスイッチからの
下り経路内に試験データを受信してパスの正常・異常を
チェックする試験データ受信チェック部を設ける。そし
て、第1のATMインタフェース装置の試験データ発生
部は試験データを発生し、別の第2のATMインタフェ
ース装置の試験データ受信チェック部は該試験データを
ATMスイッチを介して受信し、受信した試験データの
内容に基づいて試験データ発生部と試験データ受信チェ
ック部間のパスの正常・異常を判断するようにする。こ
のようにすれば、ATMインタフェース装置の動作確認
試験及びATMスイッチのパスの正常性確認試験を容易
に行うことができる。更に、ネットワーククロックが異
なるATM網を介して通信を行う場合、ATM網間にS
RTS変換装置を設ける。SRTS変換装置は各ネット
ワーククロックを別個に計数し、送信側ATM網より送
出されるATMセルに含まれる送信RTS情報を計数値
の差分に基づいて補正して受信側ATM網に送出する。
このようにすれば、ネットワーククロックが異なるAT
M網を介して通信を行う場合であっても、送信ユーザク
ロックと受信ユーザクロック間の同期確立を行うことが
できる。
スイッチに向かう上り経路内に試験データを発生する試
験データ発生部を設けると共に、ATMスイッチからの
下り経路内に試験データを受信してパスの正常・異常を
チェックする試験データ受信チェック部を設ける。そし
て、第1のATMインタフェース装置の試験データ発生
部は試験データを発生し、別の第2のATMインタフェ
ース装置の試験データ受信チェック部は該試験データを
ATMスイッチを介して受信し、受信した試験データの
内容に基づいて試験データ発生部と試験データ受信チェ
ック部間のパスの正常・異常を判断するようにする。こ
のようにすれば、ATMインタフェース装置の動作確認
試験及びATMスイッチのパスの正常性確認試験を容易
に行うことができる。更に、ネットワーククロックが異
なるATM網を介して通信を行う場合、ATM網間にS
RTS変換装置を設ける。SRTS変換装置は各ネット
ワーククロックを別個に計数し、送信側ATM網より送
出されるATMセルに含まれる送信RTS情報を計数値
の差分に基づいて補正して受信側ATM網に送出する。
このようにすれば、ネットワーククロックが異なるAT
M網を介して通信を行う場合であっても、送信ユーザク
ロックと受信ユーザクロック間の同期確立を行うことが
できる。
【0031】
(a) ATMインターフェース装置の概略 ・構成 図2は本発明のATMインターフェース装置の全体の構
成図である。31はATMインターフェース装置、41
はSRTS情報伝送再生部であり、SRTS法に基づい
て送信RTS情報TRTS1〜TRTS4を作成し、また、受信R
TS情報RRTS1〜RRTS4に基づいて受信ユーザクロックC
RUのタイミングを送信ユーザクロックCTUのタイミング
と一致させる制御を行うもの、51はSRTS法に基づ
いて送信RTS情報を作成する送信RTS情報生成部、
70は受信RTS情報に基づいて受信ユーザクロックを
発生するクロック調整部である。
成図である。31はATMインターフェース装置、41
はSRTS情報伝送再生部であり、SRTS法に基づい
て送信RTS情報TRTS1〜TRTS4を作成し、また、受信R
TS情報RRTS1〜RRTS4に基づいて受信ユーザクロックC
RUのタイミングを送信ユーザクロックCTUのタイミング
と一致させる制御を行うもの、51はSRTS法に基づ
いて送信RTS情報を作成する送信RTS情報生成部、
70は受信RTS情報に基づいて受信ユーザクロックを
発生するクロック調整部である。
【0032】クロック調整部70において、71は受信
ユーザクロックCRUに基づいて該受信ユーザクロックの
タイミング情報である内部RTS情報IRTS1〜IRTS4を生
成する内部RTS情報生成部、72は内部RTS情報IR
TS1〜IRTS4と受信ATMセルに含まれる受信RTS情報
RRTS1〜RRTS4との差を演算する演算部、73は該差がゼ
ロとなるように受信ユーザクロックCRUのタイミングを
調整する受信ユーザクロック生成部である。61はAT
Mセルを組み立ててATM網に送出するATMセル組み
立て部、81はATM網より受信したATMセルより受
信ユーザデータ、受信RTS情報(送信側から送られて
来る送信RTS情報)を分離、出力するATMセル分解
部である。
ユーザクロックCRUに基づいて該受信ユーザクロックの
タイミング情報である内部RTS情報IRTS1〜IRTS4を生
成する内部RTS情報生成部、72は内部RTS情報IR
TS1〜IRTS4と受信ATMセルに含まれる受信RTS情報
RRTS1〜RRTS4との差を演算する演算部、73は該差がゼ
ロとなるように受信ユーザクロックCRUのタイミングを
調整する受信ユーザクロック生成部である。61はAT
Mセルを組み立ててATM網に送出するATMセル組み
立て部、81はATM網より受信したATMセルより受
信ユーザデータ、受信RTS情報(送信側から送られて
来る送信RTS情報)を分離、出力するATMセル分解
部である。
【0033】・送信動作 図3は動作説明用の波形図である。送信に際して、送信
RTS情報生成部51は図56で説明したと同様の方法
で送信RTS情報TRST1〜TRST4を生成する。すなわち、
送信RTS情報生成部51はATMセル分解部81から
出力されるネットワーククロックCNの周波数と送信ユ
ーザクロックCTUの周波数を用いてSRTS法に従って
送信ユーザクロックCTUのタイミング情報である送信R
TS情報TRTS1〜TRTS4を生成する。この送信RTS情報
とそれに同期した送信RTSクロックCTCKをATMセ
ル組立部61に入力する。ATMセル組立部61は、送
信ユーザデータDTUとそれに同期した送信ユーザクロッ
クCTUと、送信RTS情報TRTS1〜TRTS4とそれに同期し
た送信RTSクロックCTCKが入力されると、これら送
信ユーザデータと送信RTS情報をATMセルに組み立
て、しかる後、ATMセル分解部81から入力されるネ
ットワーククロックCNに同期して該ATMセル(送信
ATMセルTATM)をATM網に送出する。
RTS情報生成部51は図56で説明したと同様の方法
で送信RTS情報TRST1〜TRST4を生成する。すなわち、
送信RTS情報生成部51はATMセル分解部81から
出力されるネットワーククロックCNの周波数と送信ユ
ーザクロックCTUの周波数を用いてSRTS法に従って
送信ユーザクロックCTUのタイミング情報である送信R
TS情報TRTS1〜TRTS4を生成する。この送信RTS情報
とそれに同期した送信RTSクロックCTCKをATMセ
ル組立部61に入力する。ATMセル組立部61は、送
信ユーザデータDTUとそれに同期した送信ユーザクロッ
クCTUと、送信RTS情報TRTS1〜TRTS4とそれに同期し
た送信RTSクロックCTCKが入力されると、これら送
信ユーザデータと送信RTS情報をATMセルに組み立
て、しかる後、ATMセル分解部81から入力されるネ
ットワーククロックCNに同期して該ATMセル(送信
ATMセルTATM)をATM網に送出する。
【0034】・受信処理 受信に際して、ATMセル分解部81は、ATM網から
受信したATMセルRATMよりネットワーククロック
CNを抽出して各部に入力し、かつ、受信ATMセルを
受信ユーザデータDRUと受信RTS情報(送信側から送
られて来る送信RTS情報)RRTS1〜RRTS4に分解し、受
信ユーザクロック生成部73から入力される受信ユーザ
クロックCRUに同期して該受信ユーザデータDRUを出力
すると共に、内部RTS情報生成部71から出力される
受信RTSクロックCRCKに同期して受信RTS情報RRT
S1〜RRTS4を出力する。
受信したATMセルRATMよりネットワーククロック
CNを抽出して各部に入力し、かつ、受信ATMセルを
受信ユーザデータDRUと受信RTS情報(送信側から送
られて来る送信RTS情報)RRTS1〜RRTS4に分解し、受
信ユーザクロック生成部73から入力される受信ユーザ
クロックCRUに同期して該受信ユーザデータDRUを出力
すると共に、内部RTS情報生成部71から出力される
受信RTSクロックCRCKに同期して受信RTS情報RRT
S1〜RRTS4を出力する。
【0035】受信ユーザクロックCRU、受信RTSクロ
ックCRCKはクロック調整部70において以下のように
作成される。内部RTS情報生成部71は、ネットワー
ククロックCNの周波数と受信ユーザクロックCRUの周
波数を用いてSRTS法により受信ユーザクロックCRU
のタイミング情報である内部RTS情報IRTS1〜IRTS4と
それに同期した受信RTSクロックCRCKを生成する。
演算部72は内部RTS情報IRTS1〜IRTS4と受信ATM
セルに含まれる受信RTS情報RRTS1〜RRTS4との差を演
算し、受信ユーザクロック生成部72は該差がゼロとな
るように受信ユーザクロックCRUのタイミングを調整し
て出力する。受信RTS情報RRTS1〜RRTS4の値は送信側
の送信ユーザクロックCTUのタイミング情報を含んでお
り、内部RTS情報IRTS1〜IRTS4の値は受信ユーザクロ
ックCRUのタイミング情報を含んでいるから、それらの
値が一致するように制御することにより受信ユーザクロ
ックのタイミングを送信ユーザクロックのタイミングに
一致させることができる。
ックCRCKはクロック調整部70において以下のように
作成される。内部RTS情報生成部71は、ネットワー
ククロックCNの周波数と受信ユーザクロックCRUの周
波数を用いてSRTS法により受信ユーザクロックCRU
のタイミング情報である内部RTS情報IRTS1〜IRTS4と
それに同期した受信RTSクロックCRCKを生成する。
演算部72は内部RTS情報IRTS1〜IRTS4と受信ATM
セルに含まれる受信RTS情報RRTS1〜RRTS4との差を演
算し、受信ユーザクロック生成部72は該差がゼロとな
るように受信ユーザクロックCRUのタイミングを調整し
て出力する。受信RTS情報RRTS1〜RRTS4の値は送信側
の送信ユーザクロックCTUのタイミング情報を含んでお
り、内部RTS情報IRTS1〜IRTS4の値は受信ユーザクロ
ックCRUのタイミング情報を含んでいるから、それらの
値が一致するように制御することにより受信ユーザクロ
ックのタイミングを送信ユーザクロックのタイミングに
一致させることができる。
【0036】(b) 本発明の第1の実施例 図4は本発明のATMインターフェース装置の第1実施
例構成図であり、図2と同一部分には同一符号を付して
いる。第1の実施例ではDPLL(Digital Phase Lock
Loop)のみにより受信ユーザクロックのタイミングを送
信ユーザクロックのタイミングに一致させるものであ
る。51は送信RTS情報生成部、61はATMセル組
立部、71は内部RTS情報生成部、72は演算部、7
3は受信ユーザクロック生成部、74はネットワークタ
イミング情報生成部、81はATMセル分解部である。
例構成図であり、図2と同一部分には同一符号を付して
いる。第1の実施例ではDPLL(Digital Phase Lock
Loop)のみにより受信ユーザクロックのタイミングを送
信ユーザクロックのタイミングに一致させるものであ
る。51は送信RTS情報生成部、61はATMセル組
立部、71は内部RTS情報生成部、72は演算部、7
3は受信ユーザクロック生成部、74はネットワークタ
イミング情報生成部、81はATMセル分解部である。
【0037】(b-1) ネットワークタイミング情報生成部 図5はネットワークタイミング情報生成部74の構成
図、図6はその動作説明用の波形図である。ネットワー
クタイミング情報生成部74は送信RTS情報と内部R
TS情報の作成に必要な4ビットのネットワークタイミ
ング情報Q1〜Q4を生成するものであり、ネットワーク
クロック分周部74aと4ビットバイナリカウンタ74
bを備えている。ネットワーククロック分周部74aは
ATMセル分解部81から出力されるネットワーククロ
ックCNを1/2Nに分周してネットワーク分周クロック
CNXを発生する。Nの値は送信側で送信RTS情報を生
成する際のネットワーククロック分周値Nと同一値であ
り、ネットワーク分周クロックfNXとユーザクロック周
波数の公称値fNOMの比が1≦fNX/fNOM<2の範囲と
なるように分周する。例えば、DS1では送信ユーザク
ロック周波数の公称値fNOMが1.544MHzであるから、ネ
ットワーククロック周波数fNが155.52MHzであれば、N
=6となり、ネットワーク分周クロック周波数はfNX=
155.52MHz/26=2.43MHzとなる。4ビットバイナリカウ
ンタ部74bは、ネットワーク分周クロックCNXを計数
し、4段の各ステージより周波数がfNX/21,fNX/
22,fNX/23,fNX/24のネットワークタイミング
情報Q1,Q2,Q3,Q4を出力する。
図、図6はその動作説明用の波形図である。ネットワー
クタイミング情報生成部74は送信RTS情報と内部R
TS情報の作成に必要な4ビットのネットワークタイミ
ング情報Q1〜Q4を生成するものであり、ネットワーク
クロック分周部74aと4ビットバイナリカウンタ74
bを備えている。ネットワーククロック分周部74aは
ATMセル分解部81から出力されるネットワーククロ
ックCNを1/2Nに分周してネットワーク分周クロック
CNXを発生する。Nの値は送信側で送信RTS情報を生
成する際のネットワーククロック分周値Nと同一値であ
り、ネットワーク分周クロックfNXとユーザクロック周
波数の公称値fNOMの比が1≦fNX/fNOM<2の範囲と
なるように分周する。例えば、DS1では送信ユーザク
ロック周波数の公称値fNOMが1.544MHzであるから、ネ
ットワーククロック周波数fNが155.52MHzであれば、N
=6となり、ネットワーク分周クロック周波数はfNX=
155.52MHz/26=2.43MHzとなる。4ビットバイナリカウ
ンタ部74bは、ネットワーク分周クロックCNXを計数
し、4段の各ステージより周波数がfNX/21,fNX/
22,fNX/23,fNX/24のネットワークタイミング
情報Q1,Q2,Q3,Q4を出力する。
【0038】(b-2) 送信RTS情報生成部 図7は送信RTS情報生成部51の構成図、図8は送信
RTS情報生成部の動作説明用波形図である。送信RT
S情報生成部51は送信ユーザクロックCTRUのタイミ
ング情報である送信RTS情報TRTS1,TRTS2,TRTS3,TRTS
4を生成するもので、送信分周カウンタ部51aと送信
RTS生成回路51bで構成されている。
RTS情報生成部の動作説明用波形図である。送信RT
S情報生成部51は送信ユーザクロックCTRUのタイミ
ング情報である送信RTS情報TRTS1,TRTS2,TRTS3,TRTS
4を生成するもので、送信分周カウンタ部51aと送信
RTS生成回路51bで構成されている。
【0039】送信分周カウンタ部51aは送信ユーザク
ロックCTU(周波数fTU)を1/3008に分周して送信RT
SサンプリングクロックCTS(周波数fTS=fTU/300
8)を出力する。この送信RTSサンプリングクロックは
送信RTSクロックCTCKとしてATMセル組立部61
にも入力される。送信RTS生成回路51bは図7に示
すように、4つのフリップフロップFF1〜FF4を備
え、ネットワークタイミング情報Q1,Q2,Q3,Q4を
送信RTSサンプリングクロックCTSの立上りでフリッ
プフロップFF1〜FF4にセットすることによりサン
プリングして送信RTS情報RRTS1、RRTS2、RRTS3、RRT
S4を出力する。図8の例では送信RTSサンプリングク
ロックCTSの第1の立上り時にQ1,Q2,Q3,Q4は全
て0であるから、送信RTS情報の値XH(Hはヘキサ
を意味する)は0である。又、第2の立上り時には
Q1,Q2,Q3は1、Q4は0であるから、送信RTS情
報の値XHは7である。尚、送信ユーザクロックCTUの
タイミング(周波数、位相)が変動すると、送信RTS
サンプリングクロックCTSの立上り時刻が変動するか
ら、送信RTS情報の値が変化する。すなわち、送信R
TS情報には送信ユーザクロックCTUのタイミング情報
が含まれている。
ロックCTU(周波数fTU)を1/3008に分周して送信RT
SサンプリングクロックCTS(周波数fTS=fTU/300
8)を出力する。この送信RTSサンプリングクロックは
送信RTSクロックCTCKとしてATMセル組立部61
にも入力される。送信RTS生成回路51bは図7に示
すように、4つのフリップフロップFF1〜FF4を備
え、ネットワークタイミング情報Q1,Q2,Q3,Q4を
送信RTSサンプリングクロックCTSの立上りでフリッ
プフロップFF1〜FF4にセットすることによりサン
プリングして送信RTS情報RRTS1、RRTS2、RRTS3、RRT
S4を出力する。図8の例では送信RTSサンプリングク
ロックCTSの第1の立上り時にQ1,Q2,Q3,Q4は全
て0であるから、送信RTS情報の値XH(Hはヘキサ
を意味する)は0である。又、第2の立上り時には
Q1,Q2,Q3は1、Q4は0であるから、送信RTS情
報の値XHは7である。尚、送信ユーザクロックCTUの
タイミング(周波数、位相)が変動すると、送信RTS
サンプリングクロックCTSの立上り時刻が変動するか
ら、送信RTS情報の値が変化する。すなわち、送信R
TS情報には送信ユーザクロックCTUのタイミング情報
が含まれている。
【0040】(b-3) 内部RTS生成部 図9は内部RTS情報生成部71の構成図、図10は内
部RTS情報生成部の動作説明用波形図である。内部R
TS生成部71は、ネットワーククロックCNと受信ユ
ーザクロックCR Uを用いてSRTS法に基づいて受信ユ
ーザクロックのタイミング情報である内部RTS情報IR
TS1〜IRTS4を生成するもので、内部RTSタイミング生
成部71aと内部RTS生成回路71bを備えている。
部RTS情報生成部の動作説明用波形図である。内部R
TS生成部71は、ネットワーククロックCNと受信ユ
ーザクロックCR Uを用いてSRTS法に基づいて受信ユ
ーザクロックのタイミング情報である内部RTS情報IR
TS1〜IRTS4を生成するもので、内部RTSタイミング生
成部71aと内部RTS生成回路71bを備えている。
【0041】内部RTSタイミング生成部71aは、受
信ユーザクロックCRU(周波数fRU)を1/3008に分周し
て内部RTSサンプリングクロックCIS(周波数fIS=
fRU/3008)を出力する。この内部RTSサンプリング
クロックは受信RTSクロックCCRKとしてATMセル
分解部81にも入力される。内部RTS生成回路71b
は、4つのフリップフロップFF11〜FF14を備
え、ネットワークタイミング情報Q1,Q2,Q3,Q4を
内部RTSサンプリングクロックCISの立上りでフリッ
プフロップFF11〜FF14にセットすることによ
り、サンプリングして内部RTS情報IRTS1、IRTS2、IR
TS3、IRTS4を出力する。図10の例では内部RTSサン
プリングクロックCISの第1の立上り時にQ1,Q2,Q
3,Q4は全て0であるから、内部RTS情報の値XHは
0である。又、第2の立上り時にはQ1,Q2,Q3は
1、Q4は0であるから、内部RTS情報の値XHは7で
ある。受信ユーザクロックCRUのタイミング(周波数、
位相)が変動すると、内部RTSサンプリングクロック
CISの立上り時刻が変動するから、内部RTS情報の値
が変化する。すなわち、内部RTS情報には受信ユーザ
クロックCRUのタイミング情報がが含まれている。
信ユーザクロックCRU(周波数fRU)を1/3008に分周し
て内部RTSサンプリングクロックCIS(周波数fIS=
fRU/3008)を出力する。この内部RTSサンプリング
クロックは受信RTSクロックCCRKとしてATMセル
分解部81にも入力される。内部RTS生成回路71b
は、4つのフリップフロップFF11〜FF14を備
え、ネットワークタイミング情報Q1,Q2,Q3,Q4を
内部RTSサンプリングクロックCISの立上りでフリッ
プフロップFF11〜FF14にセットすることによ
り、サンプリングして内部RTS情報IRTS1、IRTS2、IR
TS3、IRTS4を出力する。図10の例では内部RTSサン
プリングクロックCISの第1の立上り時にQ1,Q2,Q
3,Q4は全て0であるから、内部RTS情報の値XHは
0である。又、第2の立上り時にはQ1,Q2,Q3は
1、Q4は0であるから、内部RTS情報の値XHは7で
ある。受信ユーザクロックCRUのタイミング(周波数、
位相)が変動すると、内部RTSサンプリングクロック
CISの立上り時刻が変動するから、内部RTS情報の値
が変化する。すなわち、内部RTS情報には受信ユーザ
クロックCRUのタイミング情報がが含まれている。
【0042】(b-4) 演算部 演算部72は、ATMセル分解部81で受信ATMセル
RATMより分離出力した受信RTS情報(送信側から
送られて来る送信RTS情報)RRTS1〜RRTS4(YH)と
内部RTS情報IRTS1〜IRTS4(XH)との差WHを演算す
るもので、図11に示す構成を備えている。図11にお
いて、72aは4ビット加算器、72b〜72eはノッ
トゲートである。4ビットの受信RTS情報RRTS1〜RRT
S4はノットゲート72b〜72eで符号を反転されて4
ビット加算器72aに入力され、内部RTS情報IRTS1
〜IRTS4は符号を反転されずに4ビット加算器に入力され
る。4ビット加算器72aは受信RTS情報RRTS1〜RRTS
4(YH)と内部RTS情報IRTS1〜IRTS4(XH)の差WH
(=XH−YH)(差分RTS情報DRTS1〜DRTS4)を演算
して出力する。
RATMより分離出力した受信RTS情報(送信側から
送られて来る送信RTS情報)RRTS1〜RRTS4(YH)と
内部RTS情報IRTS1〜IRTS4(XH)との差WHを演算す
るもので、図11に示す構成を備えている。図11にお
いて、72aは4ビット加算器、72b〜72eはノッ
トゲートである。4ビットの受信RTS情報RRTS1〜RRT
S4はノットゲート72b〜72eで符号を反転されて4
ビット加算器72aに入力され、内部RTS情報IRTS1
〜IRTS4は符号を反転されずに4ビット加算器に入力され
る。4ビット加算器72aは受信RTS情報RRTS1〜RRTS
4(YH)と内部RTS情報IRTS1〜IRTS4(XH)の差WH
(=XH−YH)(差分RTS情報DRTS1〜DRTS4)を演算
して出力する。
【0043】(b-5) 受信ユーザクロック生成部 受信ユーザクロック生成部73は、ユーザクロック周波
数の公称値の整数倍の周波数fOSCを有する基準クロッ
ク信号COSCを出力する基準発振器73aと、基準クロ
ック信号COSCの周波数を1/Mに分周すると共にパル
スの増加、削除指示により分周周波数を調整するパルス
調整部73bと、パルス調整部から出力される調整クロ
ックCQの周波数を1/Nに分周して受信ユーザクロッ
クCRUを出力するパルス分周器73cと、受信ユーザク
ロックを内部RTS情報生成部71にフィードバックす
る手段(フィードバック線)73dと、差分RTS情報
DRTS1〜DRTS4の値に基づいてパルスの増加、削除をパル
ス調整部73bに指示するパルス制御部73eを備えて
いる。
数の公称値の整数倍の周波数fOSCを有する基準クロッ
ク信号COSCを出力する基準発振器73aと、基準クロ
ック信号COSCの周波数を1/Mに分周すると共にパル
スの増加、削除指示により分周周波数を調整するパルス
調整部73bと、パルス調整部から出力される調整クロ
ックCQの周波数を1/Nに分周して受信ユーザクロッ
クCRUを出力するパルス分周器73cと、受信ユーザク
ロックを内部RTS情報生成部71にフィードバックす
る手段(フィードバック線)73dと、差分RTS情報
DRTS1〜DRTS4の値に基づいてパルスの増加、削除をパル
ス調整部73bに指示するパルス制御部73eを備えて
いる。
【0044】・基準発振器 基準発振器73aは図12に示すように水晶発振器の構
成を備えている。尚、CRSは水晶振動子である。ユー
ザクロック周波数の公称値fNOM=αHz(例:DS1で
α=1.544×106)に対して、偏差γを持つ送信側端末の送
信ユーザクロックに同期した受信ユーザクロックCRUを
再生するために、基準発振器73aは周波数fOSC=βH
z(β=α×M×N:M,Nは整数:例としてM=2,N
=16でβ=49.408×106)の基準クロックCOSCを出力
する。
成を備えている。尚、CRSは水晶振動子である。ユー
ザクロック周波数の公称値fNOM=αHz(例:DS1で
α=1.544×106)に対して、偏差γを持つ送信側端末の送
信ユーザクロックに同期した受信ユーザクロックCRUを
再生するために、基準発振器73aは周波数fOSC=βH
z(β=α×M×N:M,Nは整数:例としてM=2,N
=16でβ=49.408×106)の基準クロックCOSCを出力
する。
【0045】・パルス制御部 図13はパルス制御部73eの構成図、図14はその動
作説明用の波形図であり、FF21はフリップフロッ
プ、OR21〜OR22はオアゲート、AG21〜AG
23はアンドゲート、NG21はノットゲートである。
73e-1は4ビットの差分RTS情報DRTS1〜DRTS4を10
進数S1〜S15に変換するデコーダ、73e-2は内部R
TSサンプリングクロックCISを受信ユーザクロックC
RUで微分して1クロック幅のパルス信号PDを出力する
微分回路、73e-3は差分がS1〜S8の場合、内部RT
S情報IRTS1〜IRTS4が受信RTS情報RRTS1〜RRTS4より
進んでいるものとしてパルス信号PDに同期してパルス
調整部73bに減少指示PDICを出力する減少指示部、7
3e-4は差分がS9〜S15の場合、内部RTS情報IRTS
1〜IRTS4が受信RTS情報RRTS1〜RRTS4より遅れている
ものとしてパルス信号PDに同期してパルス調整部73b
に増加指示PINCを出力する増加指示部である。尚、差
分が0Hの場合には増加指示も減少指示も出力しない。
作説明用の波形図であり、FF21はフリップフロッ
プ、OR21〜OR22はオアゲート、AG21〜AG
23はアンドゲート、NG21はノットゲートである。
73e-1は4ビットの差分RTS情報DRTS1〜DRTS4を10
進数S1〜S15に変換するデコーダ、73e-2は内部R
TSサンプリングクロックCISを受信ユーザクロックC
RUで微分して1クロック幅のパルス信号PDを出力する
微分回路、73e-3は差分がS1〜S8の場合、内部RT
S情報IRTS1〜IRTS4が受信RTS情報RRTS1〜RRTS4より
進んでいるものとしてパルス信号PDに同期してパルス
調整部73bに減少指示PDICを出力する減少指示部、7
3e-4は差分がS9〜S15の場合、内部RTS情報IRTS
1〜IRTS4が受信RTS情報RRTS1〜RRTS4より遅れている
ものとしてパルス信号PDに同期してパルス調整部73b
に増加指示PINCを出力する増加指示部である。尚、差
分が0Hの場合には増加指示も減少指示も出力しない。
【0046】パルス制御部73eは、受信RTS情報と
内部RTS情報の差である差分RTS情報DRTS1〜DRTS4
を参照し、内部RTS情報が進んでいる場合にはパルス
調整部73bに対し減少指示PDICを出力し、パルス調
整部73bは減少指示される毎にに1パルス減少する。
この結果、パルス分周部73cにより1/N分周された
受信ユーザクロックCRUは1ステップ分の1/β秒だけ
遅れ、それによって生成される内部RTS情報は受信R
TS情報に近ずいてゆく。これを繰り返すことで、徐々
に受信ユーザクロックは、相手端末の送信ユーザクロッ
クに対してビットタイミングの位相が合ってくる。
内部RTS情報の差である差分RTS情報DRTS1〜DRTS4
を参照し、内部RTS情報が進んでいる場合にはパルス
調整部73bに対し減少指示PDICを出力し、パルス調
整部73bは減少指示される毎にに1パルス減少する。
この結果、パルス分周部73cにより1/N分周された
受信ユーザクロックCRUは1ステップ分の1/β秒だけ
遅れ、それによって生成される内部RTS情報は受信R
TS情報に近ずいてゆく。これを繰り返すことで、徐々
に受信ユーザクロックは、相手端末の送信ユーザクロッ
クに対してビットタイミングの位相が合ってくる。
【0047】又、パルス制御部73eは、受信RTS情
報と内部RTS情報の差である差分RTS情報DRTS1〜D
RTS4を参照し、内部RTS情報が遅れている場合にはパ
ルス調整部73bに対し増加指示PINCを出力し、パル
ス調整部73bは増加指示される毎に1パルス増加す
る。この結果、パルス分周部73cにより1/N分周さ
れた受信ユーザクロックCRUは1ステップ分の1/β秒
だけ進み、それによって生成される内部RTS情報は受
信RTS情報に近ずいてゆく。これを繰り返すことで、
徐々に受信ユーザクロックは、相手端末の送信ユーザク
ロックに対してビットタイミングの位相が合ってくる。
尚、差分の境目は1〜7HとF〜8Hで分ける場合もあ
る。これは差分情報が8 Hの時の処理を、遅れとみる
か、進みとみるかの違いであるが、実際上差分情報は0
H付近(例えばEH,FH,0H,1H,2H)で変化し、8
Hになる時はないので本質的な違いはない。もし、8Hに
なるようでは受信ユーザクロックの抽出ができていない
ことになる。従って、以降は1H〜8HとFH〜9Hに分け
た場合について説明する。
報と内部RTS情報の差である差分RTS情報DRTS1〜D
RTS4を参照し、内部RTS情報が遅れている場合にはパ
ルス調整部73bに対し増加指示PINCを出力し、パル
ス調整部73bは増加指示される毎に1パルス増加す
る。この結果、パルス分周部73cにより1/N分周さ
れた受信ユーザクロックCRUは1ステップ分の1/β秒
だけ進み、それによって生成される内部RTS情報は受
信RTS情報に近ずいてゆく。これを繰り返すことで、
徐々に受信ユーザクロックは、相手端末の送信ユーザク
ロックに対してビットタイミングの位相が合ってくる。
尚、差分の境目は1〜7HとF〜8Hで分ける場合もあ
る。これは差分情報が8 Hの時の処理を、遅れとみる
か、進みとみるかの違いであるが、実際上差分情報は0
H付近(例えばEH,FH,0H,1H,2H)で変化し、8
Hになる時はないので本質的な違いはない。もし、8Hに
なるようでは受信ユーザクロックの抽出ができていない
ことになる。従って、以降は1H〜8HとFH〜9Hに分け
た場合について説明する。
【0048】・パルス調整部 図15はM=2の場合におけるパルス調整部の構成図、
図16はパルス調整部の減少指示における動作説明用波
形図、図17はパルス調整部の増加指示における動作説
明用波形図である。図15において、FF31〜FF3
6はフリップフロップ、AG31〜AG36はアンドゲ
ート、OR31〜OR33はオアゲート、NG31〜N
G35はノットゲートである。初期時フリップフロップ
FF31〜FF36は全てリセットされている。かかる
状態においてフリップフロップFF31は基準クロック
COSCがローレベルになる毎にセット/リセット繰返
し、基準クロックCOSCがハイレベルになる毎にアンド
ゲートAG31、AG32から交互にパルスP1,P2
が出力される。初期時、フリップフロップFF34はリ
セットされているから、アンドゲートAG31から出力
されるパルスP1がアンドゲートAG35、オアゲート
OR32を介して調整クロックCQとなって出力され
る。すなわち、基準クロックCOSCが1/2に分周さ
れ、調整クロックCQとなって出力される(図16(a)参
照)。
図16はパルス調整部の減少指示における動作説明用波
形図、図17はパルス調整部の増加指示における動作説
明用波形図である。図15において、FF31〜FF3
6はフリップフロップ、AG31〜AG36はアンドゲ
ート、OR31〜OR33はオアゲート、NG31〜N
G35はノットゲートである。初期時フリップフロップ
FF31〜FF36は全てリセットされている。かかる
状態においてフリップフロップFF31は基準クロック
COSCがローレベルになる毎にセット/リセット繰返
し、基準クロックCOSCがハイレベルになる毎にアンド
ゲートAG31、AG32から交互にパルスP1,P2
が出力される。初期時、フリップフロップFF34はリ
セットされているから、アンドゲートAG31から出力
されるパルスP1がアンドゲートAG35、オアゲート
OR32を介して調整クロックCQとなって出力され
る。すなわち、基準クロックCOSCが1/2に分周さ
れ、調整クロックCQとなって出力される(図16(a)参
照)。
【0049】この状態において、減少指示PDICがパル
ス制御部73eより出力されると、フリップフロップF
F32は直ちにセットされ、しかる後、アンドゲートA
G32の出力がローレベルになったときに(パルスP2
の立ち下がり時に)次段のフリップフロップFF33が
セットされ、ついで直ちにフリップフロップFF34が
セットされる。尚、フリップフロップFF32,FF3
3は以後リセットされる。パルスP2の立ち下がりでフ
リップフロップFF34がセットされるため、直後のパ
ルスP1が阻止され、以後、代わってアンドゲート32
から出力されるパルスP2がアンドゲートAG36、オ
アゲートOR32を通過して出力される。この結果、図
16(b)に示すように、最初パルスP1が調整クロック
CQとなって出力されるが、減少指示されるとフリップ
フロップFF34がセットした直後のパルスP1が抜
け、以後、パルスP2が調整クロックCQとなって出力
される。このため、調整クロックCQより1個パルスが
減少する。再度減少指示されると、フリップフロップF
F34がリセットされて前述と同様に調整クロックより
1個のパルスが抜ける。
ス制御部73eより出力されると、フリップフロップF
F32は直ちにセットされ、しかる後、アンドゲートA
G32の出力がローレベルになったときに(パルスP2
の立ち下がり時に)次段のフリップフロップFF33が
セットされ、ついで直ちにフリップフロップFF34が
セットされる。尚、フリップフロップFF32,FF3
3は以後リセットされる。パルスP2の立ち下がりでフ
リップフロップFF34がセットされるため、直後のパ
ルスP1が阻止され、以後、代わってアンドゲート32
から出力されるパルスP2がアンドゲートAG36、オ
アゲートOR32を通過して出力される。この結果、図
16(b)に示すように、最初パルスP1が調整クロック
CQとなって出力されるが、減少指示されるとフリップ
フロップFF34がセットした直後のパルスP1が抜
け、以後、パルスP2が調整クロックCQとなって出力
される。このため、調整クロックCQより1個パルスが
減少する。再度減少指示されると、フリップフロップF
F34がリセットされて前述と同様に調整クロックより
1個のパルスが抜ける。
【0050】一方、初期状態において、増加指示PINC
がパルス制御部73eより出力されると、フリップフロ
ップFF35は直ちにセットされ、しかる後、アンドゲ
ートAG31の出力がローレベルになったときに(パル
スP1の立ち下がり時に)次段のフリップフロップFF
36がセットされ、ついで直ちにフリップフロップFF
34がセットされる。尚、フリップフロップFF35,
FF36は以後リセットされる。パルスP1の立ち下が
りでフリップフロップFF34がセットされるため、直
後のパルスP2がアンドゲートAG36、オアゲートO
R32を通過して出力される。この結果、図17(b)に
示すように、最初、パルスP1が調整クロックCQとな
って出力されるが、増加指示されるとフリップフロップ
FF34がセットした直後からパルスP2が調整クロッ
クCQとなって出力されるため、調整クロックにパルス
が1個付加されたようになる。このため、調整クロック
CQはパルスが1個増加する。再度増加指示されると、
前述と同様に調整クロックに1個のパルスが付加され
る。
がパルス制御部73eより出力されると、フリップフロ
ップFF35は直ちにセットされ、しかる後、アンドゲ
ートAG31の出力がローレベルになったときに(パル
スP1の立ち下がり時に)次段のフリップフロップFF
36がセットされ、ついで直ちにフリップフロップFF
34がセットされる。尚、フリップフロップFF35,
FF36は以後リセットされる。パルスP1の立ち下が
りでフリップフロップFF34がセットされるため、直
後のパルスP2がアンドゲートAG36、オアゲートO
R32を通過して出力される。この結果、図17(b)に
示すように、最初、パルスP1が調整クロックCQとな
って出力されるが、増加指示されるとフリップフロップ
FF34がセットした直後からパルスP2が調整クロッ
クCQとなって出力されるため、調整クロックにパルス
が1個付加されたようになる。このため、調整クロック
CQはパルスが1個増加する。再度増加指示されると、
前述と同様に調整クロックに1個のパルスが付加され
る。
【0051】(b-6) 全体の動作 ・送信動作 ネットワークタイミング情報生成部74のネットワーク
分周部74aは、ATMセル分解部81から出力される
ネットワーククロックCNを1/2Nに分周してネットワ
ーク分周クロックCNXを出力し、4ビットバイナリカウ
ンタ部74bはネットワーク分周クロックCNXを計数し
てネットワークタイミング情報Q1〜Q4を出力する。送
信RTS情報生成部51の送信分周カウンタ部51aは
送信ユーザクロックCTUを1/3008に分周することにより
送信RTSサンプリングクロックCTSを作成し、送信R
TSサンプリングクロックCTSを送信RTS生成回路5
1bに入力すると共に、送信RTSクロックCTCKとし
てATMセル組立部61に入力する。送信RTS生成回
路51bは送信RTSサンプリングクロックCTSの立上
りでネットワークタイミング情報Q1〜Q4をサンプリン
グし、送信RTS情報TRTS1〜TRTS4生成してATMセル
組立部61に入力する。
分周部74aは、ATMセル分解部81から出力される
ネットワーククロックCNを1/2Nに分周してネットワ
ーク分周クロックCNXを出力し、4ビットバイナリカウ
ンタ部74bはネットワーク分周クロックCNXを計数し
てネットワークタイミング情報Q1〜Q4を出力する。送
信RTS情報生成部51の送信分周カウンタ部51aは
送信ユーザクロックCTUを1/3008に分周することにより
送信RTSサンプリングクロックCTSを作成し、送信R
TSサンプリングクロックCTSを送信RTS生成回路5
1bに入力すると共に、送信RTSクロックCTCKとし
てATMセル組立部61に入力する。送信RTS生成回
路51bは送信RTSサンプリングクロックCTSの立上
りでネットワークタイミング情報Q1〜Q4をサンプリン
グし、送信RTS情報TRTS1〜TRTS4生成してATMセル
組立部61に入力する。
【0052】ATMセル組立部61は、送信ユーザデー
タDTUとそれに同期した送信ユーザクロックCTUと、送
信RTS情報TRTS1〜TRTS4とそれに同期した送信RTS
クロックCTCKが入力されると、これら送信ユーザデー
タと送信RTS情報をATMセルに組み立て、しかる
後、ATMセル分解部81から入力されるネットワーク
クロックCNに同期して該ATMセル(送信ATMセル
TATM)をATM網に送出する。
タDTUとそれに同期した送信ユーザクロックCTUと、送
信RTS情報TRTS1〜TRTS4とそれに同期した送信RTS
クロックCTCKが入力されると、これら送信ユーザデー
タと送信RTS情報をATMセルに組み立て、しかる
後、ATMセル分解部81から入力されるネットワーク
クロックCNに同期して該ATMセル(送信ATMセル
TATM)をATM網に送出する。
【0053】・受信処理 図18は受信動作説明用の波形図である。内部RTS情
報生成部71及び受信ユーザクロック生成部73はそれ
ぞれ後述する方法で受信RTSクロックCRCK及び受信
ユーザクロックCRUを生成してATMセル分解部81に
入力する。ATMセル分解部81は、ATM網から受信
したATMセルRATMよりネットワーククロックCN
を抽出して各部に入力すると共に、受信ATMセルを受
信ユーザデータDRUと受信RTS情報(送信側から送ら
れくる送信RTS情報)RRTS1〜RRTS4に分解する。つい
で、受信ユーザクロック生成部73から入力される受信
ユーザクロックCRUに同期して該受信ユーザデータDRU
を出力すると共に、内部RTS情報生成部71から出力
される受信RTSクロックCRCKに同期して受信RTS
情報RRTS1〜RRTS4を出力する。
報生成部71及び受信ユーザクロック生成部73はそれ
ぞれ後述する方法で受信RTSクロックCRCK及び受信
ユーザクロックCRUを生成してATMセル分解部81に
入力する。ATMセル分解部81は、ATM網から受信
したATMセルRATMよりネットワーククロックCN
を抽出して各部に入力すると共に、受信ATMセルを受
信ユーザデータDRUと受信RTS情報(送信側から送ら
れくる送信RTS情報)RRTS1〜RRTS4に分解する。つい
で、受信ユーザクロック生成部73から入力される受信
ユーザクロックCRUに同期して該受信ユーザデータDRU
を出力すると共に、内部RTS情報生成部71から出力
される受信RTSクロックCRCKに同期して受信RTS
情報RRTS1〜RRTS4を出力する。
【0054】内部RTS情報生成部71の内部RTSタ
イミング生成部71aは、受信ユーザクロック生成部7
3から入力される受信ユーザクロックCRUを1/3008に分
周することにより内部RTSサンプリングクロックCIS
を作成し、該内部RTSサンプリングクロックCISを内
部RTS生成回路71bに入力すると共に、受信RTS
クロックCRCKとしてATMセル分解部81に入力す
る。内部RTS生成回路71bは内部RTSサンプリン
グクロックCISの立上りでネットワークタイミング情報
Q1〜Q4をサンプリングして内部RTS情報IRTS1〜IRT
S4を生成し、これを演算部72に入力する。演算部72
は内部RTS情報IRTS1〜IRTS4と受信ATMセルに含ま
れる受信RTS情報RRTS1〜RRTS4との差分を演算して受
信ユーザクロック生成部73のパルス制御部73eに入
力する。パルス制御部73eは差分がS1〜S8の場
合、内部RTS情報IRTS1〜IRTS4が受信RTS情報RRTS
1〜RRTS4より進んでいるものとしてパルス調整部73b
に減少指示PDICを出力し、差分がS9〜S15の場
合、内部RTS情報IRTS1〜IRTS4が受信RTS情報RRTS
1〜RRTS4より遅れているものとしてパルス調整部73b
に増加指示PINCを出力する。
イミング生成部71aは、受信ユーザクロック生成部7
3から入力される受信ユーザクロックCRUを1/3008に分
周することにより内部RTSサンプリングクロックCIS
を作成し、該内部RTSサンプリングクロックCISを内
部RTS生成回路71bに入力すると共に、受信RTS
クロックCRCKとしてATMセル分解部81に入力す
る。内部RTS生成回路71bは内部RTSサンプリン
グクロックCISの立上りでネットワークタイミング情報
Q1〜Q4をサンプリングして内部RTS情報IRTS1〜IRT
S4を生成し、これを演算部72に入力する。演算部72
は内部RTS情報IRTS1〜IRTS4と受信ATMセルに含ま
れる受信RTS情報RRTS1〜RRTS4との差分を演算して受
信ユーザクロック生成部73のパルス制御部73eに入
力する。パルス制御部73eは差分がS1〜S8の場
合、内部RTS情報IRTS1〜IRTS4が受信RTS情報RRTS
1〜RRTS4より進んでいるものとしてパルス調整部73b
に減少指示PDICを出力し、差分がS9〜S15の場
合、内部RTS情報IRTS1〜IRTS4が受信RTS情報RRTS
1〜RRTS4より遅れているものとしてパルス調整部73b
に増加指示PINCを出力する。
【0055】パルス調整部73bは基準発振器73aか
ら出力される基準クロックCOSCを1/M(M=1)に
分周すると共に、減少指示PDICが入力されると1個パ
ルスを減少し、増加指示PINCが入力されると1個パル
スを増加して調整クロックCQを出力する。パルス分周
部73cは調整クロックCQを1/Nに分周して受信ユ
ーザクロックCRUを作成してATMセル分解部81に入
力すると共に、内部RTSタイミング生成部71aにフ
ィードバックする。この結果、パルスを1個減少した場
合には、次段のパルス分周部73cにより1/N分周さ
れた受信ユーザクロックCRUは1ステップ分の1/β秒
だけ遅れ、それによって生成される内部RTS情報IRTS
1〜IRTS4は受信RTS情報RRTS1〜RRTS4に近ずいてゆ
き、これを繰り返すことで、徐々に受信ユーザクロック
は、相手端末の送信ユーザクロックに対してビットタイ
ミングの位相が合ってくる。又、パルスを1個増加した
場合には、次段のパルス分周部73cにより1/N分周
された受信ユーザクロックCRUは1ステップ分の1/β
秒だけ進み、それによって生成される内部RTS情報は
受信RTS情報に近ずいてゆき、これを繰り返すこと
で、徐々に受信ユーザクロックは、相手端末の送信ユー
ザクロックに対してビットタイミングの位相が合ってく
る。
ら出力される基準クロックCOSCを1/M(M=1)に
分周すると共に、減少指示PDICが入力されると1個パ
ルスを減少し、増加指示PINCが入力されると1個パル
スを増加して調整クロックCQを出力する。パルス分周
部73cは調整クロックCQを1/Nに分周して受信ユ
ーザクロックCRUを作成してATMセル分解部81に入
力すると共に、内部RTSタイミング生成部71aにフ
ィードバックする。この結果、パルスを1個減少した場
合には、次段のパルス分周部73cにより1/N分周さ
れた受信ユーザクロックCRUは1ステップ分の1/β秒
だけ遅れ、それによって生成される内部RTS情報IRTS
1〜IRTS4は受信RTS情報RRTS1〜RRTS4に近ずいてゆ
き、これを繰り返すことで、徐々に受信ユーザクロック
は、相手端末の送信ユーザクロックに対してビットタイ
ミングの位相が合ってくる。又、パルスを1個増加した
場合には、次段のパルス分周部73cにより1/N分周
された受信ユーザクロックCRUは1ステップ分の1/β
秒だけ進み、それによって生成される内部RTS情報は
受信RTS情報に近ずいてゆき、これを繰り返すこと
で、徐々に受信ユーザクロックは、相手端末の送信ユー
ザクロックに対してビットタイミングの位相が合ってく
る。
【0056】以上の制御により、最終的に受信ユーザク
ロックCRUのタイミングを送信ユーザクロックCTUのタ
イミングに一致させることができる。従って、ATMセ
ル分解部81からは、送信ユーザクロックと同一タイミ
ングで受信ユーザデータDRUを出力することができる。
又、ATMセル分解部81より受信ユーザクロックCRU
に同期してユーザデータを出力すると共に受信RTSク
ロックCRCKに同期して受信RTS情報RRTS1〜RRTS4を
出力するようにしたから、受信ユーザクロックのジッタ
の減少と追従性の向上という両方の要求を満足すること
ができる。すなわち、ATMセル分解部81から受信ユ
ーザデータDRUと受信RTS情報RRTS1〜RRTS4をともに
受信ユーザクロックCRUに同期して出力するものとする
と、該受信ユーザクロックCRUには、以下の(1),(2)の
特性が要求される。すなわち、受信ユーザクロックCRU
には、(1)受信ユーザデータのタイミング信号として、
クロックジッタが少ないことが要求されると共に、(2)
受信RTS情報のタイミング信号として、追従性が要求
される。しかし、これらの要求は必ずしも両立して満足
することはきない。しかし、第1実施例では、受信ユー
ザクロックCRUに同期してユーザデータを出力し、受信
RTSクロックCRCKに同期して受信RTS情報RRTS1〜
RRTS4を出力するようになっているから、受信ユーザク
ロックのジッタを少なくすると共に、受信RTSクロッ
クを追従性よく発生することにより両方の要求を満足す
ることができる。
ロックCRUのタイミングを送信ユーザクロックCTUのタ
イミングに一致させることができる。従って、ATMセ
ル分解部81からは、送信ユーザクロックと同一タイミ
ングで受信ユーザデータDRUを出力することができる。
又、ATMセル分解部81より受信ユーザクロックCRU
に同期してユーザデータを出力すると共に受信RTSク
ロックCRCKに同期して受信RTS情報RRTS1〜RRTS4を
出力するようにしたから、受信ユーザクロックのジッタ
の減少と追従性の向上という両方の要求を満足すること
ができる。すなわち、ATMセル分解部81から受信ユ
ーザデータDRUと受信RTS情報RRTS1〜RRTS4をともに
受信ユーザクロックCRUに同期して出力するものとする
と、該受信ユーザクロックCRUには、以下の(1),(2)の
特性が要求される。すなわち、受信ユーザクロックCRU
には、(1)受信ユーザデータのタイミング信号として、
クロックジッタが少ないことが要求されると共に、(2)
受信RTS情報のタイミング信号として、追従性が要求
される。しかし、これらの要求は必ずしも両立して満足
することはきない。しかし、第1実施例では、受信ユー
ザクロックCRUに同期してユーザデータを出力し、受信
RTSクロックCRCKに同期して受信RTS情報RRTS1〜
RRTS4を出力するようになっているから、受信ユーザク
ロックのジッタを少なくすると共に、受信RTSクロッ
クを追従性よく発生することにより両方の要求を満足す
ることができる。
【0057】(c) 本発明の第2の実施例 (c-1) 第1実施例の検討 第1の実施例では以下の〜の問題点がある。 ユーザクロック周波数の公称値fNOMをαHzとする
と、基準発振器73aの出力クロック(基準クロック)
COSCの周波数fOSCは fOSC=βHz(β=α×M×N;M,Nは整数) となり、1ステップづつ補正する際のジッタΔTはΔT
=1/β秒となる。又、受信ユーザクロック周期TRUは
TRU=1/fRU≒1/αであるので、ジッタの受信ユー
ザクロック周期に対する比率(ジッタ比率)UIは UI=ΔT/TRU≒α/β=1/(M×N) である。このため、ジッタ比率UIを小さくするにはM×
Nを大きくする必要がある。しかし、ジッタ比率を小さ
くすると基準クロックCOSCの周波数fOSCはfOSC=βH
z(β=α×M×N)が大きくなってしまい、消費電力
が増大する問題がある。例えば、DS1ではα=1.544M
Hzであり、この場合はジッタ比率UIを0.1以下にするに
は最低でもM×N≧10にする必要があり、仮りにM×
N≧16とするとβ≧24.704MHzになる。
と、基準発振器73aの出力クロック(基準クロック)
COSCの周波数fOSCは fOSC=βHz(β=α×M×N;M,Nは整数) となり、1ステップづつ補正する際のジッタΔTはΔT
=1/β秒となる。又、受信ユーザクロック周期TRUは
TRU=1/fRU≒1/αであるので、ジッタの受信ユー
ザクロック周期に対する比率(ジッタ比率)UIは UI=ΔT/TRU≒α/β=1/(M×N) である。このため、ジッタ比率UIを小さくするにはM×
Nを大きくする必要がある。しかし、ジッタ比率を小さ
くすると基準クロックCOSCの周波数fOSCはfOSC=βH
z(β=α×M×N)が大きくなってしまい、消費電力
が増大する問題がある。例えば、DS1ではα=1.544M
Hzであり、この場合はジッタ比率UIを0.1以下にするに
は最低でもM×N≧10にする必要があり、仮りにM×
N≧16とするとβ≧24.704MHzになる。
【0058】又、SRTSでサポートできるユーザク
ロック周波数の公称値αはネットワーククロック周波数
fNの1/2未満なので、B−ISDNのネットワーク
クロック周波数fN=155.52MHzではユーザクロック周波
数の公称値fNOM=77.76MHzまでサポートしなければな
らない。例えば、DS3インターフェースのようなユー
ザクロック周波数fRU=44.736MHzの場合、ジッタ比率
を0.1以下にするためにM×N≧16にするとβ=715.776M
Hzとなってしまう。そのため、第1実施例の方式ではユ
ーザクロックが高速になると非常に高速の素子が必要に
なる問題がある。
ロック周波数の公称値αはネットワーククロック周波数
fNの1/2未満なので、B−ISDNのネットワーク
クロック周波数fN=155.52MHzではユーザクロック周波
数の公称値fNOM=77.76MHzまでサポートしなければな
らない。例えば、DS3インターフェースのようなユー
ザクロック周波数fRU=44.736MHzの場合、ジッタ比率
を0.1以下にするためにM×N≧16にするとβ=715.776M
Hzとなってしまう。そのため、第1実施例の方式ではユ
ーザクロックが高速になると非常に高速の素子が必要に
なる問題がある。
【0059】更に、1ステップ分づつ補正するための
補正量がΔT=1/β秒であり、又、受信ユーザクロッ
クの補正周期は受信ユーザクロックの周期をTRUとする
と、 T=3008×TRU≒3008/α である。このため、ユーザクロックの再生可能な偏差の
許容範囲Wは W=ΔT/T≒(1/β)×(α/3008)=1/(3008
×M×N) である。すなわち、ジッタ比率を小さくするためにM×
Nを大きくすれば、ユーザクロック偏差の許容範囲が小
さくなってしまうという問題がある。
補正量がΔT=1/β秒であり、又、受信ユーザクロッ
クの補正周期は受信ユーザクロックの周期をTRUとする
と、 T=3008×TRU≒3008/α である。このため、ユーザクロックの再生可能な偏差の
許容範囲Wは W=ΔT/T≒(1/β)×(α/3008)=1/(3008
×M×N) である。すなわち、ジッタ比率を小さくするためにM×
Nを大きくすれば、ユーザクロック偏差の許容範囲が小
さくなってしまうという問題がある。
【0060】(c-2) 第1実施例との相違点 図19は本発明の第2実施例のATMインターフェース
装置の構成図であり、図4の第1実施例と同一部分には
同一符号を付している。第1の実施例と異なる点は、 第1実施例のデジタル方式のPLL構成の系の内部に
アナログ方式のPLL回路(アナログPLL部)73f
を挿入・接続したこと、 基準発振器73aから出力される基準クロックCOSC
の周波数fOSCをユーザクロックとほぼ同等の周波数と
してパルス調整部73bに入力したこと、 パルス調整部73bの出力である調整クロックCQを
パルス分周部73c′において、1/L分周して位相比
較クロックCREF(周波数fREF:例8KHz)を作成してア
ナログPLL部73fに入力したこと、 アナログPLL部73fにおいて、受信ユーザクロッ
クCRUを生成し、該受信ユーザクロックを内部RTSタ
イミング生成部71aにフィードバックしたこと、 内部RTSタイミング生成部71aで受信ユーザクロ
ックCRUを1/3008に分周して内部サンプリングクロック
CISを生成するようにフィードバック系を形成したこ
と、である。
装置の構成図であり、図4の第1実施例と同一部分には
同一符号を付している。第1の実施例と異なる点は、 第1実施例のデジタル方式のPLL構成の系の内部に
アナログ方式のPLL回路(アナログPLL部)73f
を挿入・接続したこと、 基準発振器73aから出力される基準クロックCOSC
の周波数fOSCをユーザクロックとほぼ同等の周波数と
してパルス調整部73bに入力したこと、 パルス調整部73bの出力である調整クロックCQを
パルス分周部73c′において、1/L分周して位相比
較クロックCREF(周波数fREF:例8KHz)を作成してア
ナログPLL部73fに入力したこと、 アナログPLL部73fにおいて、受信ユーザクロッ
クCRUを生成し、該受信ユーザクロックを内部RTSタ
イミング生成部71aにフィードバックしたこと、 内部RTSタイミング生成部71aで受信ユーザクロ
ックCRUを1/3008に分周して内部サンプリングクロック
CISを生成するようにフィードバック系を形成したこ
と、である。
【0061】(c-3) 動作 アナログPLLにもジッタの許容範囲があり、通常アナ
ログPLLの入力周波数の1クロック分程度、すなわ
ち、ユーザクロック周波数の公称値の周期1/α程度で
ある。そこで、基準発振器73aより周波数fOSC=βH
z(β=α×K;Kは整数)の基準クロックCOSCを出力
する。尚、Kの値は1〜4程度である。パルス調整部7
3は基準クロックCOSCを1/M(例:M=2)に分周
し、更に、パルスの増加指示、減少指示に従ってパルス
を増減して調整クロックCQを出力する。パルス分周部
73c′は図20に示すようにカウンタで構成され、調
整クロックCQを1/Lに分周して(L=α×K/(f
REF×M))位相比較クロックCREF(周波数fREF:例8
KHz)を出力する。
ログPLLの入力周波数の1クロック分程度、すなわ
ち、ユーザクロック周波数の公称値の周期1/α程度で
ある。そこで、基準発振器73aより周波数fOSC=βH
z(β=α×K;Kは整数)の基準クロックCOSCを出力
する。尚、Kの値は1〜4程度である。パルス調整部7
3は基準クロックCOSCを1/M(例:M=2)に分周
し、更に、パルスの増加指示、減少指示に従ってパルス
を増減して調整クロックCQを出力する。パルス分周部
73c′は図20に示すようにカウンタで構成され、調
整クロックCQを1/Lに分周して(L=α×K/(f
REF×M))位相比較クロックCREF(周波数fREF:例8
KHz)を出力する。
【0062】アナログPLL部73fは位相比較クロッ
クCREFを入力され、PLL動作により該位相比較クロ
ックCREFに同期した受信ユーザクロックCRUを再生す
る。アナログPLL部73fは、図21に示す構成を備
えており、73f-1は位相比較クロックCREFとリファレン
スクロックCZ(受信ユーザクロックを1/Hに分周し
たもの)の位相を比較し、位相差に応じた電圧を出力す
るクロック比較部、72f-2は入力電圧に比例した周波数
を有するクロック(受信ユーザクロック)CRUを出力する
電圧制御発振器(VCXO)、72f-3は受信ユーザクロ
ックを1/Hに分周してリファレンスクロックを出力す
る分周部(リファレンスカウンタ)である。
クCREFを入力され、PLL動作により該位相比較クロ
ックCREFに同期した受信ユーザクロックCRUを再生す
る。アナログPLL部73fは、図21に示す構成を備
えており、73f-1は位相比較クロックCREFとリファレン
スクロックCZ(受信ユーザクロックを1/Hに分周し
たもの)の位相を比較し、位相差に応じた電圧を出力す
るクロック比較部、72f-2は入力電圧に比例した周波数
を有するクロック(受信ユーザクロック)CRUを出力する
電圧制御発振器(VCXO)、72f-3は受信ユーザクロ
ックを1/Hに分周してリファレンスクロックを出力す
る分周部(リファレンスカウンタ)である。
【0063】このアナログPLL部73fの動作を、図
22の動作波形図を参照して説明する。電圧制御発振器
73f-2は発振周波数がユーザクロックの公称値αと等し
いクロック(受信ユーザクロックCRU)を出力し、リファ
レンスカウンタ73f-3は該クロックを1/H(H=α/
fREF)に分周してリファレンスクロックCZを出力す
る。クロック比較部73f-1は位相比較クロックCREFとリ
ファレンスクロックCZの位相を比較し、リファレンス
クロックCZが位相比較クロックCREFより遅れていると
きには出力電圧を上げて電圧制御発振器73f-2の出力ク
ロック(受信ユーザクロック)の周波数を上げ、リファ
レンスクロックCZが位相比較クロックCR EFより進んで
いるときには出力電圧を下げて電圧制御発振器73f-2の
出力クロックの周波数を下げる。このフィードバック制
御により、位相比較クロックCREFに同期した受信ユー
ザクロックCRUが出力される。
22の動作波形図を参照して説明する。電圧制御発振器
73f-2は発振周波数がユーザクロックの公称値αと等し
いクロック(受信ユーザクロックCRU)を出力し、リファ
レンスカウンタ73f-3は該クロックを1/H(H=α/
fREF)に分周してリファレンスクロックCZを出力す
る。クロック比較部73f-1は位相比較クロックCREFとリ
ファレンスクロックCZの位相を比較し、リファレンス
クロックCZが位相比較クロックCREFより遅れていると
きには出力電圧を上げて電圧制御発振器73f-2の出力ク
ロック(受信ユーザクロック)の周波数を上げ、リファ
レンスクロックCZが位相比較クロックCR EFより進んで
いるときには出力電圧を下げて電圧制御発振器73f-2の
出力クロックの周波数を下げる。このフィードバック制
御により、位相比較クロックCREFに同期した受信ユー
ザクロックCRUが出力される。
【0064】尚、ユーザクロック周波数の公称値αが低
い場合には、アナログPLL部73fを挿入してもトー
タルのフィードバック時間に大きな影響はなく、追従性
の点で問題はない。すなわち、受信RTS情報によるフ
ィードバックタイミングの周期(補正周期)Tは受信ユ
ーザクロックの周期をTRUとするとT=3008×TRU≒30
08/αとなる。従って、ユーザクロック周波数の公称値
αが低い場合(例えばα=1.544×106)、補正周期Tは
T=3008/α≒1.95msとなる。一方、アナログPLL
(例:fREF=8KHz入力で1.544MHz出力)の位相比較クロ
ックによるフィードバック周期TREFはTREF=125μsと
なり、このフィードバック周期TREFは受信RTS情報
によるフィードバックタイミングの周期T(=1.95ms)
に比べて十分短いため、アナログPLLを挿入してもト
ータルのフィードバック時間に大きな影響はない。
い場合には、アナログPLL部73fを挿入してもトー
タルのフィードバック時間に大きな影響はなく、追従性
の点で問題はない。すなわち、受信RTS情報によるフ
ィードバックタイミングの周期(補正周期)Tは受信ユ
ーザクロックの周期をTRUとするとT=3008×TRU≒30
08/αとなる。従って、ユーザクロック周波数の公称値
αが低い場合(例えばα=1.544×106)、補正周期Tは
T=3008/α≒1.95msとなる。一方、アナログPLL
(例:fREF=8KHz入力で1.544MHz出力)の位相比較クロ
ックによるフィードバック周期TREFはTREF=125μsと
なり、このフィードバック周期TREFは受信RTS情報
によるフィードバックタイミングの周期T(=1.95ms)
に比べて十分短いため、アナログPLLを挿入してもト
ータルのフィードバック時間に大きな影響はない。
【0065】アナログPLL部73fで生成された受信
ユーザクロックCRUは内部RTSタイミング生成部71
aに入力され、ここで3008分周されて内部RTSサンプ
リングクロックCISが生成される。内部RTSサンプリ
ングクロックCISは、受信RTS情報の同期クロックと
して受信RTSクロックCRCKとして出力される。以
後、第1実施例の場合と同様に内部RTS情報IRTS1〜I
RTS4が生成され、該内部RTS情報IRTS1〜IRTS4と受信
RTS情報RRTS1〜RRTS4との差分値に基づいてパルス制
御部73eはパルス調整部73bに減少指示PDIC又は
増加指示PINCを出力する。パルス調整部73bは基準
クロックCOSCを1/M(M=1)に分周すると共に、
減少指示PDICが入力されると1個パルスを減少し、増
加指示PI NCが入力されると1個パルスを増加して調整
クロックCQを出力する。パルス分周部73cは調整ク
ロックCQを1/Lに分周して位相比較クロックCREFを
アナログPLL部73fに入力し、以後同様のフィード
バック制御が行われる。
ユーザクロックCRUは内部RTSタイミング生成部71
aに入力され、ここで3008分周されて内部RTSサンプ
リングクロックCISが生成される。内部RTSサンプリ
ングクロックCISは、受信RTS情報の同期クロックと
して受信RTSクロックCRCKとして出力される。以
後、第1実施例の場合と同様に内部RTS情報IRTS1〜I
RTS4が生成され、該内部RTS情報IRTS1〜IRTS4と受信
RTS情報RRTS1〜RRTS4との差分値に基づいてパルス制
御部73eはパルス調整部73bに減少指示PDIC又は
増加指示PINCを出力する。パルス調整部73bは基準
クロックCOSCを1/M(M=1)に分周すると共に、
減少指示PDICが入力されると1個パルスを減少し、増
加指示PI NCが入力されると1個パルスを増加して調整
クロックCQを出力する。パルス分周部73cは調整ク
ロックCQを1/Lに分周して位相比較クロックCREFを
アナログPLL部73fに入力し、以後同様のフィード
バック制御が行われる。
【0066】第2の実施例によれば、比較的低い公称値
のユーザクロック周波数において、基準クロックCOSC
の周波数fOSC(=β=α×K)は、K=1〜4程度で
十分のため、ユーザクロックの周波数とほぼ同等にでき
る。すなわち、第1の実施例における基準クロックの周
波数fOSC(=β=α×M×N;M×N≧10)に比較
して、周波数を低くでき、消費電力の低減と受信ユーザ
クロックのジッタ削減が可能となる。又、ユーザクロッ
クと周波数の公称値からの偏差に対する許容範囲Wは W=ΔT/T≒(1/β)×(α/3008)=1/(3008×
K) となり、実際のKの値は1〜4程度で十分なので、第1
実施例による許容範囲 W=1/(3008×M×N) と比較して、許容範囲が大きくなる。
のユーザクロック周波数において、基準クロックCOSC
の周波数fOSC(=β=α×K)は、K=1〜4程度で
十分のため、ユーザクロックの周波数とほぼ同等にでき
る。すなわち、第1の実施例における基準クロックの周
波数fOSC(=β=α×M×N;M×N≧10)に比較
して、周波数を低くでき、消費電力の低減と受信ユーザ
クロックのジッタ削減が可能となる。又、ユーザクロッ
クと周波数の公称値からの偏差に対する許容範囲Wは W=ΔT/T≒(1/β)×(α/3008)=1/(3008×
K) となり、実際のKの値は1〜4程度で十分なので、第1
実施例による許容範囲 W=1/(3008×M×N) と比較して、許容範囲が大きくなる。
【0067】(c-4) 第2実施例の変形例構成 図23は第2実施例の変形例であり、第2実施例と同一
部分には同一符号を付している。図中、71は内部RT
S情報生成部、72は比較部(演算部)、73は受信ユ
ーザクロック生成部、74はネットワークタイミング情
報生成部、75は受信RTS情報RRTS1〜RRTS4を記憶す
る4ビットのフリップフロップである。ネットワークタ
イミング情報生成部74は内部RTS情報の作成に必要
な4ビットのネットワークタイミング情報Q1〜Q4を生
成するものであり、ネットワーククロックCN(=156.56M
Hz)の周波数を1/2に分周する分周部74aと4ビットバ
イナリカウンタ74bを備えている。
部分には同一符号を付している。図中、71は内部RT
S情報生成部、72は比較部(演算部)、73は受信ユ
ーザクロック生成部、74はネットワークタイミング情
報生成部、75は受信RTS情報RRTS1〜RRTS4を記憶す
る4ビットのフリップフロップである。ネットワークタ
イミング情報生成部74は内部RTS情報の作成に必要
な4ビットのネットワークタイミング情報Q1〜Q4を生
成するものであり、ネットワーククロックCN(=156.56M
Hz)の周波数を1/2に分周する分周部74aと4ビットバ
イナリカウンタ74bを備えている。
【0068】内部RTS生成部71は、ネットワークク
ロックCN(=156.56MHz)と受信ユーザクロックCRUを用
いてSRTS法に基づいて受信ユーザクロックのタイミ
ング情報である内部RTS情報IRTS1〜IRTS4を生成する
もので、内部RTSタイミング生成部71aと内部RT
S生成回路71bを備えている。内部RTSタイミング
生成部71aは、受信ユーザクロックCRU(周波数
fRU)を連続的に1/8分周及び1/376分周し、すなわち受
信ユーザクロックをトータル1/3008に分周して内部RT
SサンプリングクロックCIS(周波数fIS=fRU/300
8)を出力する。内部RTS生成回路71bは、4つのフ
リップフロップを備え、ネットワークタイミング情報Q
1,Q2,Q3,Q4を内部RTSサンプリングクロックC
ISの立上りで4ビットのフリップフロップにセットし、
内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を生成して
出力する。比較部(演算部)72は、受信RTS情報RR
TS1〜RRTS4と内部RTS情報IRTS1〜IRTS4との大小を比
較する。
ロックCN(=156.56MHz)と受信ユーザクロックCRUを用
いてSRTS法に基づいて受信ユーザクロックのタイミ
ング情報である内部RTS情報IRTS1〜IRTS4を生成する
もので、内部RTSタイミング生成部71aと内部RT
S生成回路71bを備えている。内部RTSタイミング
生成部71aは、受信ユーザクロックCRU(周波数
fRU)を連続的に1/8分周及び1/376分周し、すなわち受
信ユーザクロックをトータル1/3008に分周して内部RT
SサンプリングクロックCIS(周波数fIS=fRU/300
8)を出力する。内部RTS生成回路71bは、4つのフ
リップフロップを備え、ネットワークタイミング情報Q
1,Q2,Q3,Q4を内部RTSサンプリングクロックC
ISの立上りで4ビットのフリップフロップにセットし、
内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を生成して
出力する。比較部(演算部)72は、受信RTS情報RR
TS1〜RRTS4と内部RTS情報IRTS1〜IRTS4との大小を比
較する。
【0069】受信ユーザクロック生成部73は、ユーザ
クロック周波数の公称値の整数倍の周波数を有するクロ
ック信号を出力する基準発振器73aと、基準発振器か
ら出力されるクロック信号の周波数を1/2に分周する
と共に互いに1800位相の異なる2つの分周クロック
列(0相、π相)を出力する分周部73b-1と、パルスの
増加指示により一方の分周クロック列(0相)に他方の
分周クロック(π相)を1個追加し、パルスの削除指示
により一方の分周クロック列(0相)より分周クロック
を1個削除して該一方の分周クロック列を調整クロック
信号CQとして出力するパルス調整部73b-2と、パルス調
整部73b-2から出力される調整クロック信号の周波数を
分周し、8KHzの位相比較クロックCREFを出力する分周
器73c′と、PLLにより位相比較クロックCREFに
同期した受信ユーザクロックCRUを生成するPLL回路
73fと、内部RTS情報とATM網より受信したAT
Mセルに含まれる受信RTS情報との大小に基づいてパ
ルスの増加、削除を指示するパルス制御部(DPPL同
期保護部)73eを備えている。DPLLはデジタルP
LLを意味する。
クロック周波数の公称値の整数倍の周波数を有するクロ
ック信号を出力する基準発振器73aと、基準発振器か
ら出力されるクロック信号の周波数を1/2に分周する
と共に互いに1800位相の異なる2つの分周クロック
列(0相、π相)を出力する分周部73b-1と、パルスの
増加指示により一方の分周クロック列(0相)に他方の
分周クロック(π相)を1個追加し、パルスの削除指示
により一方の分周クロック列(0相)より分周クロック
を1個削除して該一方の分周クロック列を調整クロック
信号CQとして出力するパルス調整部73b-2と、パルス調
整部73b-2から出力される調整クロック信号の周波数を
分周し、8KHzの位相比較クロックCREFを出力する分周
器73c′と、PLLにより位相比較クロックCREFに
同期した受信ユーザクロックCRUを生成するPLL回路
73fと、内部RTS情報とATM網より受信したAT
Mセルに含まれる受信RTS情報との大小に基づいてパ
ルスの増加、削除を指示するパルス制御部(DPPL同
期保護部)73eを備えている。DPLLはデジタルP
LLを意味する。
【0070】動作 基準発振器73aは、DS1 PCM 伝送路がATM網に接続
されている場合には、3.088MHzのクロック信号を出力
し、DS3 PCM 伝送路がATM網に接続されている場合に
は、44.736MHzのクロック信号を出力する。分周部73b-1
は基準発振器73aからのクロック信号を半分の周波数
に分周し、図24(a)に示す2つの分周クロック列(0
相、π相)を出力する。この2つの分周クロック列はパ
ルス調整部73b-2に入力する。一方、ネットワークタイ
ミング情報生成部74において、分周部74aはネット
ワーククロックCN(=156.56MHz)の周波数を1/2に分周
し、4ビットバイナリカウンタ74bはネットワークタ
イミング情報Q1〜Q4を出力する。内部RTS情報生成
部71は内部RTSサンプリングクロックCISの立上り
に同期してネットワークタイミング情報Q1,Q2,
Q3,Q4を4ビットのフリップフロップ71bにセット
し、内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を出力
する。比較部72は、受信RTS情報RRTS1〜RRTS4と内
部RTS情報IRTS1〜IRTS4との大小を比較する。
されている場合には、3.088MHzのクロック信号を出力
し、DS3 PCM 伝送路がATM網に接続されている場合に
は、44.736MHzのクロック信号を出力する。分周部73b-1
は基準発振器73aからのクロック信号を半分の周波数
に分周し、図24(a)に示す2つの分周クロック列(0
相、π相)を出力する。この2つの分周クロック列はパ
ルス調整部73b-2に入力する。一方、ネットワークタイ
ミング情報生成部74において、分周部74aはネット
ワーククロックCN(=156.56MHz)の周波数を1/2に分周
し、4ビットバイナリカウンタ74bはネットワークタ
イミング情報Q1〜Q4を出力する。内部RTS情報生成
部71は内部RTSサンプリングクロックCISの立上り
に同期してネットワークタイミング情報Q1,Q2,
Q3,Q4を4ビットのフリップフロップ71bにセット
し、内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を出力
する。比較部72は、受信RTS情報RRTS1〜RRTS4と内
部RTS情報IRTS1〜IRTS4との大小を比較する。
【0071】同期保護部73eは、内部RTS情報IRTS
1〜IRTS4と受信RTS情報RRTS1〜RRTS4との大小に基づ
いて、パルス調整部73b-2に減少指示PDIC又は増加指示
PIN Cを出力する。すなわち、受信ユーザクロックCRU
が送信ユーザクロックCTUより進んでいる場合には減少
指示PDICを出力し、遅れている場合には増加指示PI NC
を出力する。パルス調整部73b-2は増加指示PINCにより
一方の分周クロック列(0相)に他方の分周クロック
(π相)を1個追加し(図24(c)参照)、減少指示PDIC
により分周クロック列(0相)より1個パルスを削除し
(図24(b)参照)、該分周クロック列(0相)を調整ク
ロック信号CQとして出力する。パルス分周部73c′
は調整クロックCQを1/Lに分周して8KHzの位相比較
クロックCREFを出力する。尚、1/LはDS1 PCM伝送路
の場合には1/193であり、DS3 PCM伝送路の場合には1/27
96である。
1〜IRTS4と受信RTS情報RRTS1〜RRTS4との大小に基づ
いて、パルス調整部73b-2に減少指示PDIC又は増加指示
PIN Cを出力する。すなわち、受信ユーザクロックCRU
が送信ユーザクロックCTUより進んでいる場合には減少
指示PDICを出力し、遅れている場合には増加指示PI NC
を出力する。パルス調整部73b-2は増加指示PINCにより
一方の分周クロック列(0相)に他方の分周クロック
(π相)を1個追加し(図24(c)参照)、減少指示PDIC
により分周クロック列(0相)より1個パルスを削除し
(図24(b)参照)、該分周クロック列(0相)を調整ク
ロック信号CQとして出力する。パルス分周部73c′
は調整クロックCQを1/Lに分周して8KHzの位相比較
クロックCREFを出力する。尚、1/LはDS1 PCM伝送路
の場合には1/193であり、DS3 PCM伝送路の場合には1/27
96である。
【0072】アナログPLL部73fは位相比較クロッ
クCREFを入力され、PLL動作により該位相比較クロ
ックCREFに同期した受信ユーザクロックCRUを出力す
る。アナログPLL部73fで生成された受信ユーザク
ロックCRUは内部RTSタイミング生成部71aに入力
され、ここで1/3008に分周されて内部RTSサンプリン
グクロックCISが生成される。以後、同様に内部RTS
情報IRTS1〜IRTS4が生成され上記動作が繰り返され、最
終的に受信ユーザクロックの周波数はDS1 PCM伝送路の
場合には、1.544MHzとなり、DS3 PCM 伝送路の場合には
44.736MHzとなり、しかも、受信ユーザクロックと送信
ユーザクロックが同期する。
クCREFを入力され、PLL動作により該位相比較クロ
ックCREFに同期した受信ユーザクロックCRUを出力す
る。アナログPLL部73fで生成された受信ユーザク
ロックCRUは内部RTSタイミング生成部71aに入力
され、ここで1/3008に分周されて内部RTSサンプリン
グクロックCISが生成される。以後、同様に内部RTS
情報IRTS1〜IRTS4が生成され上記動作が繰り返され、最
終的に受信ユーザクロックの周波数はDS1 PCM伝送路の
場合には、1.544MHzとなり、DS3 PCM 伝送路の場合には
44.736MHzとなり、しかも、受信ユーザクロックと送信
ユーザクロックが同期する。
【0073】(d) 本発明の第3の実施例 (d-1) 第2実施例の検討 第2の実施例において、ユーザクロックの周波数の公称
値が高い場合、例えばα=44.736MHzの場合、ユーザク
ロックの補正周期TはT=3008/α≒67μsとなる。この
ため、通常のアナログPLL部のフィードバック周期T
REF(例:8KHz入力でTREF=125μs)が補正周期Tと同
等又は長くなり、アナログPLL部の挿入により、フィ
ードバック時間が増大して高速のユーザクロックでの追
従性が不十分になる。すなわち、第2の実施例ではユー
ザクロックの周波数の公称値が高い場合に問題がある。
値が高い場合、例えばα=44.736MHzの場合、ユーザク
ロックの補正周期TはT=3008/α≒67μsとなる。この
ため、通常のアナログPLL部のフィードバック周期T
REF(例:8KHz入力でTREF=125μs)が補正周期Tと同
等又は長くなり、アナログPLL部の挿入により、フィ
ードバック時間が増大して高速のユーザクロックでの追
従性が不十分になる。すなわち、第2の実施例ではユー
ザクロックの周波数の公称値が高い場合に問題がある。
【0074】(d-2) 第3実施例の構成 図25は本発明の第3の実施例であるATMインターフ
ェース装置の構成図であり、図19の第2実施例と同一
部分には同一符号を付している。内部サンプリングクロ
ックCISはクロックジッタに厳しい制限のある受信ユー
ザクロックCRUそのものの1/3008分周である必要はな
い。換言すれば、内部サンプリングクロックCISは受信
ユーザクロックCRUの1/3008分周に対して同期したタイ
ミングであればよい。
ェース装置の構成図であり、図19の第2実施例と同一
部分には同一符号を付している。内部サンプリングクロ
ックCISはクロックジッタに厳しい制限のある受信ユー
ザクロックCRUそのものの1/3008分周である必要はな
い。換言すれば、内部サンプリングクロックCISは受信
ユーザクロックCRUの1/3008分周に対して同期したタイ
ミングであればよい。
【0075】第3実施例はかかる点を考慮してなされた
もので、第2の実施例と比較すると以下の特徴を有して
いる。 ユーザクロック周波数の公称値が高速であっても、基
準発振器73aから出力される基準クロックCOSCの周
波数fOSCをユーザクロックとほぼ同等の周波数(fOSC
=α×K:Kは整数で1〜4程度)としてパルス調整部
73bに入力している。 内部サンプリングクロックCISのタイミングを補正す
るというフィードバック系において、デジタル方式のP
LLから分周したタイミング情報、すなわち、パルス調
整部73bから出力される調整クロックCQを内部RT
Sタイミング生成部71aにフィードバックしている。 内部RTSタイミング生成部71aにおいてフィード
バックされた調整クロックCQを1/Jに分周して内部
サンプリングクロックCISを生成している。
もので、第2の実施例と比較すると以下の特徴を有して
いる。 ユーザクロック周波数の公称値が高速であっても、基
準発振器73aから出力される基準クロックCOSCの周
波数fOSCをユーザクロックとほぼ同等の周波数(fOSC
=α×K:Kは整数で1〜4程度)としてパルス調整部
73bに入力している。 内部サンプリングクロックCISのタイミングを補正す
るというフィードバック系において、デジタル方式のP
LLから分周したタイミング情報、すなわち、パルス調
整部73bから出力される調整クロックCQを内部RT
Sタイミング生成部71aにフィードバックしている。 内部RTSタイミング生成部71aにおいてフィード
バックされた調整クロックCQを1/Jに分周して内部
サンプリングクロックCISを生成している。
【0076】(d-3) 動作 アナログPLLにも入力ジッタの許容範囲があり、通常
アナログPLLの入力周波数の1クロック分程度、すな
わち、ユーザクロック周波数の公称値の周期1/α程度
である。そこで、基準発振器73aより周波数fOSC=
βHz(β=α×K;Kは整数)の基準クロックCOSCを出
力する。尚、Kの値は1〜4程度である。パルス調整部
73bは基準クロックCOSCを1/M(例:M=2)に
分周し、更に、パルスの増加指示、減少指示に従ってパ
ルスを増減して調整クロックC Qを出力する。パルス分
周部73c′は調整クロックCQを1/Lに分周して
(L=α×K/(fREF×M))、位相比較クロックC
REF(周波数fREF:例8KHz)を出力する。アナログPL
L部73fは位相比較クロックCREFを入力され、PL
L動作により該位相比較クロックCREFに同期した受信
ユーザクロックCRUを再生する。
アナログPLLの入力周波数の1クロック分程度、すな
わち、ユーザクロック周波数の公称値の周期1/α程度
である。そこで、基準発振器73aより周波数fOSC=
βHz(β=α×K;Kは整数)の基準クロックCOSCを出
力する。尚、Kの値は1〜4程度である。パルス調整部
73bは基準クロックCOSCを1/M(例:M=2)に
分周し、更に、パルスの増加指示、減少指示に従ってパ
ルスを増減して調整クロックC Qを出力する。パルス分
周部73c′は調整クロックCQを1/Lに分周して
(L=α×K/(fREF×M))、位相比較クロックC
REF(周波数fREF:例8KHz)を出力する。アナログPL
L部73fは位相比較クロックCREFを入力され、PL
L動作により該位相比較クロックCREFに同期した受信
ユーザクロックCRUを再生する。
【0077】以上と並行して、パルス調整部73bは調
整クロックCQを内部RTSタイミング生成部71aに
フィードバックする。内部RTSタイミング生成部71
aは図26に示す構成を備え、調整クロックを1/J
(J=3008×K/M:Mはパルス調整部の分周比)に分
周し、内部RTSサンプリングクロックCISを生成す
る。この内部RTSサンプリングクロックCISは、受信
RTS情報の同期クロックとして受信RTSクロックC
RCKとしてATMセル分解部81に入力される。以後、
第1、第2実施例の場合と同様に内部RTS情報IRTS1
〜IRTS4が生成され、該内部RTS情報IRTS1〜IRTS4と
受信RTS情報RRTS1〜RRTS4との差分値に基づいてパル
ス制御部73e′はパルス調整部73bに減少指示P
DIC又は増加指示PINCを出力する。パルス制御部73
e′は図27、図28に示すように、内部RTSサンプ
リングクロックCISを調整クロックCQにより微分する
点で(第1、第2実施例では受信ユーザクロックCRUで
微分している)、第1、第2実施例と異なるが他の構成
は全く同一である。
整クロックCQを内部RTSタイミング生成部71aに
フィードバックする。内部RTSタイミング生成部71
aは図26に示す構成を備え、調整クロックを1/J
(J=3008×K/M:Mはパルス調整部の分周比)に分
周し、内部RTSサンプリングクロックCISを生成す
る。この内部RTSサンプリングクロックCISは、受信
RTS情報の同期クロックとして受信RTSクロックC
RCKとしてATMセル分解部81に入力される。以後、
第1、第2実施例の場合と同様に内部RTS情報IRTS1
〜IRTS4が生成され、該内部RTS情報IRTS1〜IRTS4と
受信RTS情報RRTS1〜RRTS4との差分値に基づいてパル
ス制御部73e′はパルス調整部73bに減少指示P
DIC又は増加指示PINCを出力する。パルス制御部73
e′は図27、図28に示すように、内部RTSサンプ
リングクロックCISを調整クロックCQにより微分する
点で(第1、第2実施例では受信ユーザクロックCRUで
微分している)、第1、第2実施例と異なるが他の構成
は全く同一である。
【0078】パルス調整部73bは基準クロックCOSC
を1/M(M=1)に分周すると共に、減少指示PDIC
が入力されると1個パルスを減少し、増加指示PINCが
入力されると1個パルスを増加して調整クロックCQを
出力する。パルス分周部73c′は調整クロックCQを
1/Lに分周して位相比較クロックCREFをアナログP
LL部73fに入力し、以後同様のフィードバック制御
が行われ受信ユーザクロックCRUのタイミングを補正す
る。尚、図29に第3実施例における受信動作の波形図
を示す。
を1/M(M=1)に分周すると共に、減少指示PDIC
が入力されると1個パルスを減少し、増加指示PINCが
入力されると1個パルスを増加して調整クロックCQを
出力する。パルス分周部73c′は調整クロックCQを
1/Lに分周して位相比較クロックCREFをアナログP
LL部73fに入力し、以後同様のフィードバック制御
が行われ受信ユーザクロックCRUのタイミングを補正す
る。尚、図29に第3実施例における受信動作の波形図
を示す。
【0079】第3の実施例によれば、高い公称値のユー
ザクロック周波数であっても、基準クロックCOSCの周
波数fOSC(=β=α×K)は、K=1〜4程度で十分
のため、ユーザクロックの周波数とほぼ同等にできる。
すなわち、第1の実施例における基準クロックの周波数
fOSC(=β=α×M×N;M×N≧10)に比較し
て、周波数を低くでき、消費電力の低減と受信ユーザク
ロックのジッタ削減が可能となる。又、ユーザクロック
と周波数の公称値からの偏差に対する許容範囲Wは W=ΔT/T≒(1/β)×(α/3008)=1/(3008×
K) となり、実際のKの値は1〜4程度で十分なので、第1
実施例による許容範囲 W=1/(3008×M×N) と比較して、許容範囲が大きくなる。又、パルス調整部
から出力される調整クロックCQを内部RTS情報生成
部へフィードバックする構成であるため、フィードバッ
クの遅延時間を減少でき、高速ユーザクロックでの追従
性を第1、第2実施例に比べて大幅に改善できる。
ザクロック周波数であっても、基準クロックCOSCの周
波数fOSC(=β=α×K)は、K=1〜4程度で十分
のため、ユーザクロックの周波数とほぼ同等にできる。
すなわち、第1の実施例における基準クロックの周波数
fOSC(=β=α×M×N;M×N≧10)に比較し
て、周波数を低くでき、消費電力の低減と受信ユーザク
ロックのジッタ削減が可能となる。又、ユーザクロック
と周波数の公称値からの偏差に対する許容範囲Wは W=ΔT/T≒(1/β)×(α/3008)=1/(3008×
K) となり、実際のKの値は1〜4程度で十分なので、第1
実施例による許容範囲 W=1/(3008×M×N) と比較して、許容範囲が大きくなる。又、パルス調整部
から出力される調整クロックCQを内部RTS情報生成
部へフィードバックする構成であるため、フィードバッ
クの遅延時間を減少でき、高速ユーザクロックでの追従
性を第1、第2実施例に比べて大幅に改善できる。
【0080】(e) 本発明の第4の実施例 (e-1) 考察 以上の実施例においては、補正周期T(T=3008/α)
毎に1個のパルスを増加、あるいは減少するものである
ため、デジタルフィードバックの追従性や公称値からの
偏差に対する許容範囲が十分でなく、改善の余地があ
る。さて、ユーザクロック周波数の公称値αが低い場
合、例えばDS1におけるα=1.544×106の場合、受信
RTS情報の補正周期Tは1.95ms(T=3008/α)とな
る。一方、アナログPLL部に入力される位相比較クロ
ックCREFの周波数fR EFを8KHzとすれば、その周期T
REFは125μsとなる。すなわち、ユーザクロック周波数
の公称値が比較的低い場合には、受信RTS情報の補正
周期T(1.95ms)が位相比較クロックCREFの周期TREF
(125μs)より十分長くなる(TREF/T≒15)。以上
から、1補正期間中に複数のビットを増減(複数のパル
スを増減)させても、アナログPLL部の位相比較クロ
ック周期TREF中に1ビット(1パルス)以上の補正が
入らないように配置すれば、アナログPLLが追従でき
る。また、1補正周期で複数のビットを増減(複数のパ
ルスを増減)できるため、デジタルPLLの追従速度を
早めることができる。
毎に1個のパルスを増加、あるいは減少するものである
ため、デジタルフィードバックの追従性や公称値からの
偏差に対する許容範囲が十分でなく、改善の余地があ
る。さて、ユーザクロック周波数の公称値αが低い場
合、例えばDS1におけるα=1.544×106の場合、受信
RTS情報の補正周期Tは1.95ms(T=3008/α)とな
る。一方、アナログPLL部に入力される位相比較クロ
ックCREFの周波数fR EFを8KHzとすれば、その周期T
REFは125μsとなる。すなわち、ユーザクロック周波数
の公称値が比較的低い場合には、受信RTS情報の補正
周期T(1.95ms)が位相比較クロックCREFの周期TREF
(125μs)より十分長くなる(TREF/T≒15)。以上
から、1補正期間中に複数のビットを増減(複数のパル
スを増減)させても、アナログPLL部の位相比較クロ
ック周期TREF中に1ビット(1パルス)以上の補正が
入らないように配置すれば、アナログPLLが追従でき
る。また、1補正周期で複数のビットを増減(複数のパ
ルスを増減)できるため、デジタルPLLの追従速度を
早めることができる。
【0081】(e-2) 第4実施例の構成 図30は本発明の第4の実施例であるATMインターフ
ェース装置の構成図であり、図25の第3実施例と同一
部分には同一符号を付している。第4実施例が第3実施
例と機能的に異なる点は、調整クロックCQのパルス数
を1補正周期で複数個調整(増減)することであり、構
成的には、以下の点で相違する。すなわち、 受信RTSクロックCRCKの1周期内にほぼ均一に調
整タイミングパルスを有する複数の調整タイミングパル
ス列P1,P2,・・・P8を発生するパルス調整タイ
ミング生成部73gを設けたこと、 内部RTS情報と受信RTS情報との差分値(差分R
TS情報)DRTS1〜DRTS4に応じた所定の調整タイミング
パルス列Pi(i=1〜8)を選択するパルス調整タイ
ミング選択部73hを設けたこと、 選択された調整タイミングパルス列Piにおける調整
タイミング位置(調整タイミングパルス位置)で、差分
に応じてパルスの増加指示、あるいはパルスの削除指示
をパルス調整部73bに指示するようにパルス制御部7
3e″を構成したこと、 パルス調整部73bは基準クロックCOSCを1/M
(例:M=2)に分周し、更に、パルスの増加指示、減
少指示に従ってパルスを増減して調整クロックC Qを出
力することである。
ェース装置の構成図であり、図25の第3実施例と同一
部分には同一符号を付している。第4実施例が第3実施
例と機能的に異なる点は、調整クロックCQのパルス数
を1補正周期で複数個調整(増減)することであり、構
成的には、以下の点で相違する。すなわち、 受信RTSクロックCRCKの1周期内にほぼ均一に調
整タイミングパルスを有する複数の調整タイミングパル
ス列P1,P2,・・・P8を発生するパルス調整タイ
ミング生成部73gを設けたこと、 内部RTS情報と受信RTS情報との差分値(差分R
TS情報)DRTS1〜DRTS4に応じた所定の調整タイミング
パルス列Pi(i=1〜8)を選択するパルス調整タイ
ミング選択部73hを設けたこと、 選択された調整タイミングパルス列Piにおける調整
タイミング位置(調整タイミングパルス位置)で、差分
に応じてパルスの増加指示、あるいはパルスの削除指示
をパルス調整部73bに指示するようにパルス制御部7
3e″を構成したこと、 パルス調整部73bは基準クロックCOSCを1/M
(例:M=2)に分周し、更に、パルスの増加指示、減
少指示に従ってパルスを増減して調整クロックC Qを出
力することである。
【0082】・パルス調整タイミング生成部 図31はパルス調整タイミング生成部73gの構成図、
図32はその動作説明用波形図である。73g-1は微分回
路であり、内部RTSサンプリングクロックCI Sを調整
クロックCQで微分し、クロックCISの立上りで1クロ
ック幅の微分パルスPD(第1の調整タイミングパルス
列P1となる)を出力する。73g-2〜7g-8はカウンタで
あり微分パルスPDをプリセット端子に入力され、以
後、調整クロックCQを1/PN2〜1/PN8に分周する。PNXの
値はfQ/(fIS・X)を越えない最大の整数である
(ただし、fQは調整クロック周波数、fISは内部RT
SサンプリングクロックCISの周波数)。このようにす
ると、図32に示すように差分RTS情報DRTS1〜DRTS4
の値(差分値)毎に、該差分値に比例した数のパルスを補
正周期(内部RTSサンプリングクロックCISの周期)
の中に均一に配置した調整タイミンパルス列P1〜P8
を生成することができる。これらの調整タイミングパル
ス列のパルスは低いユーザクロック周波数の公称値
(例;1.544MHz)では、位相比較クロックCREFの1周期
中には1パルス以上入らない。
図32はその動作説明用波形図である。73g-1は微分回
路であり、内部RTSサンプリングクロックCI Sを調整
クロックCQで微分し、クロックCISの立上りで1クロ
ック幅の微分パルスPD(第1の調整タイミングパルス
列P1となる)を出力する。73g-2〜7g-8はカウンタで
あり微分パルスPDをプリセット端子に入力され、以
後、調整クロックCQを1/PN2〜1/PN8に分周する。PNXの
値はfQ/(fIS・X)を越えない最大の整数である
(ただし、fQは調整クロック周波数、fISは内部RT
SサンプリングクロックCISの周波数)。このようにす
ると、図32に示すように差分RTS情報DRTS1〜DRTS4
の値(差分値)毎に、該差分値に比例した数のパルスを補
正周期(内部RTSサンプリングクロックCISの周期)
の中に均一に配置した調整タイミンパルス列P1〜P8
を生成することができる。これらの調整タイミングパル
ス列のパルスは低いユーザクロック周波数の公称値
(例;1.544MHz)では、位相比較クロックCREFの1周期
中には1パルス以上入らない。
【0083】・パルス調整タイミング選択部 図33はパルス調整タイミング選択部73hの構成図、
図34はその動作説明用の波形図である。73h-1は差分
RTS情報DRTS1〜DRTS4を10進数S1〜S16に変換
する4ビットデコーダ、73h-2は差分S1〜S16に応
じた調整タイミングパルス列P1〜P8を選択し、選択
タイミングパルス列PQとして出力するセレクタであ
り、ORはオアゲート、AGはアンドゲートである。図
34には差分が5(S5=1)の時、調整タイミングパ
ルス列P5が選択されて選択タイミングパルス列PQと
して出力される場合が示されている。
図34はその動作説明用の波形図である。73h-1は差分
RTS情報DRTS1〜DRTS4を10進数S1〜S16に変換
する4ビットデコーダ、73h-2は差分S1〜S16に応
じた調整タイミングパルス列P1〜P8を選択し、選択
タイミングパルス列PQとして出力するセレクタであ
り、ORはオアゲート、AGはアンドゲートである。図
34には差分が5(S5=1)の時、調整タイミングパ
ルス列P5が選択されて選択タイミングパルス列PQと
して出力される場合が示されている。
【0084】・パルス制御部 図35はパルス制御部73e″の構成図、図36はその
動作説明用波形図である。73e-5は差分RTS情報DRTS1
〜DRTS4を10進数S1〜S15にデコードする4ビッ
トデコーダ、73e-6は差分RTS情報がS1〜S8の時
ハイレベルの信号を内部RTSサンプリングクロックC
ISの1周期の期間(1補正周期の期間)出力する8入力
オアゲート、73e-7は差分RTS情報がS9〜S15の
時ハイレベルの信号を内部RTSサンプリングクロック
CISの1周期の期間(1補正周期の期間)出力する7入
力オアゲート、AG41は選択タイミングパルス列PQ
を減少指示PDICとして出力するアンドゲート、AG4
2は選択タイミングパルス列PQを増加指示PINCとして
出力するアンドゲートである。図36には差分が5(S
5=1)の時、5個の減少指示PDICが出力される場合
が示されている。
動作説明用波形図である。73e-5は差分RTS情報DRTS1
〜DRTS4を10進数S1〜S15にデコードする4ビッ
トデコーダ、73e-6は差分RTS情報がS1〜S8の時
ハイレベルの信号を内部RTSサンプリングクロックC
ISの1周期の期間(1補正周期の期間)出力する8入力
オアゲート、73e-7は差分RTS情報がS9〜S15の
時ハイレベルの信号を内部RTSサンプリングクロック
CISの1周期の期間(1補正周期の期間)出力する7入
力オアゲート、AG41は選択タイミングパルス列PQ
を減少指示PDICとして出力するアンドゲート、AG4
2は選択タイミングパルス列PQを増加指示PINCとして
出力するアンドゲートである。図36には差分が5(S
5=1)の時、5個の減少指示PDICが出力される場合
が示されている。
【0085】(e-3) 動作 アナログPLLにも入力ジッタの許容範囲があり、通常
アナログPLLの入力周波数の1クロック分程度、すな
わち、ユーザクロック周波数の公称値の1周期1/α程
度である。そこで、基準発振器73aより周波数fOSC
=βHz(β=α×K;Kは整数)の基準クロックCOSCを
出力する。尚、Kの値は1〜4程度である。パルス調整
部73bは基準クロックCOSCを1/M(例:M=2)
に分周し、更に、パルスの増加指示、減少指示に従って
パルスを増減して調整クロックCQを出力する。パルス
分周部73c′は調整クロックCQを1/Lに分周して
(L=α×K/(fREF×M))、位相比較クロックC
REF(周波数fREF:例8KHz)を出力する。アナログPL
L部73fは位相比較クロックCREFを入力され、PL
L動作により該位相比較クロックCREFに同期した受信
ユーザクロックCRUを再生する。
アナログPLLの入力周波数の1クロック分程度、すな
わち、ユーザクロック周波数の公称値の1周期1/α程
度である。そこで、基準発振器73aより周波数fOSC
=βHz(β=α×K;Kは整数)の基準クロックCOSCを
出力する。尚、Kの値は1〜4程度である。パルス調整
部73bは基準クロックCOSCを1/M(例:M=2)
に分周し、更に、パルスの増加指示、減少指示に従って
パルスを増減して調整クロックCQを出力する。パルス
分周部73c′は調整クロックCQを1/Lに分周して
(L=α×K/(fREF×M))、位相比較クロックC
REF(周波数fREF:例8KHz)を出力する。アナログPL
L部73fは位相比較クロックCREFを入力され、PL
L動作により該位相比較クロックCREFに同期した受信
ユーザクロックCRUを再生する。
【0086】以上と並行して、パルス調整部73bは調
整クロックCQを内部RTSタイミング生成部71aに
フィードバックする。内部RTSタイミング生成部71
aは調整クロックCQを1/J(J=3008×K/M:M
はパルス調整部の分周比)に分周し、内部RTSサンプ
リングクロックCISを生成する。この内部RTSサンプ
リングクロックCISは受信RTSクロックCRCKとして
ATMセル分解部81に出力される。内部RTS生成部
71bは内部RTSサンプリングクロックCISの立上り
で内部RTS情報IRTS1〜IRTS4を生成し、演算部72は
内部RTS情報IRTS1〜IRTS4と受信RTS情報RRTS1〜R
RTS4との差分RTS情報DRTS1〜DRTS4を演算してパルス
調整タイミング生成部73hとパルス制御部73e″に
入力する。パルス調整タイミング選択部73hは差分R
TS情報の値(差分)に応じた調整タイミングパルス列
を選択して選択タイミングパルス列PQとして出力す
る。パルス制御部73e″は差分RTS情報DRTS1〜DRT
S4の値(差分)に応じて増加指示するか、減少指示する
か決定し、選択タイミングパルス列PQに含まれるパル
ス位置で増加指示PINCまたは減少指示PDICをパルス調
整部73bに出力する。パルス調整部73bは基準クロ
ックCOSCを1/M(M=1)に分周すると共に、減少
指示PDICが入力される毎に1個パルスを減少し、増加
指示PINCが入力される毎に1個パルスを増加して調整
クロックCQを出力する。これにより、1補正期間にお
いて差分RTS情報に応じた数のパルスが増加あるいは
減少する。
整クロックCQを内部RTSタイミング生成部71aに
フィードバックする。内部RTSタイミング生成部71
aは調整クロックCQを1/J(J=3008×K/M:M
はパルス調整部の分周比)に分周し、内部RTSサンプ
リングクロックCISを生成する。この内部RTSサンプ
リングクロックCISは受信RTSクロックCRCKとして
ATMセル分解部81に出力される。内部RTS生成部
71bは内部RTSサンプリングクロックCISの立上り
で内部RTS情報IRTS1〜IRTS4を生成し、演算部72は
内部RTS情報IRTS1〜IRTS4と受信RTS情報RRTS1〜R
RTS4との差分RTS情報DRTS1〜DRTS4を演算してパルス
調整タイミング生成部73hとパルス制御部73e″に
入力する。パルス調整タイミング選択部73hは差分R
TS情報の値(差分)に応じた調整タイミングパルス列
を選択して選択タイミングパルス列PQとして出力す
る。パルス制御部73e″は差分RTS情報DRTS1〜DRT
S4の値(差分)に応じて増加指示するか、減少指示する
か決定し、選択タイミングパルス列PQに含まれるパル
ス位置で増加指示PINCまたは減少指示PDICをパルス調
整部73bに出力する。パルス調整部73bは基準クロ
ックCOSCを1/M(M=1)に分周すると共に、減少
指示PDICが入力される毎に1個パルスを減少し、増加
指示PINCが入力される毎に1個パルスを増加して調整
クロックCQを出力する。これにより、1補正期間にお
いて差分RTS情報に応じた数のパルスが増加あるいは
減少する。
【0087】パルス分周部73cは調整クロックCQを
1/Lに分周して位相比較クロックCREFをアナログP
LL部73fに入力し、以後同様のフィードバック制御
が行われ受信ユーザクロックCRUのタイミングを補正す
る。また、調整クロックCQは内部RTSタイミング生
成部71aにフィードバックされ、同様の制御により内
部RTSサンプリングクロックCISのタイミングを制御
する。以上の制御により、内部RTS情報と受信RTS
情報が一致し、また、受信ユーザクロックのタイミング
が送信ユーザクロックのタイミングと一致するようにな
る。
1/Lに分周して位相比較クロックCREFをアナログP
LL部73fに入力し、以後同様のフィードバック制御
が行われ受信ユーザクロックCRUのタイミングを補正す
る。また、調整クロックCQは内部RTSタイミング生
成部71aにフィードバックされ、同様の制御により内
部RTSサンプリングクロックCISのタイミングを制御
する。以上の制御により、内部RTS情報と受信RTS
情報が一致し、また、受信ユーザクロックのタイミング
が送信ユーザクロックのタイミングと一致するようにな
る。
【0088】第4実施例によれば、基準クロックCOSC
の周波数fOSC(=β=α×K)は、K=1〜4程度で
十分のため、ユーザクロックの周波数とほぼ同等にでき
る。すなわち、第1の実施例における基準クロックの周
波数fOSC(=β=α×M×N;M×N≧10)に比較
して、周波数を低くでき、消費電力の低減と受信ユーザ
クロックのジッタ削減が可能となる。又、第4の実施例
によれば、特に低い公称値のユーザクロック周波数にお
いて、ユーザクロックの公称値からの偏差に対する許容
値を大きくすることができる。すなわち、補正周期Tに
対して最大7×Fクロック(Fは整数で差分RTS情報
に比例したパルス数の比で本実施例では1)まで補正で
きるから、ユーザクロックの公称値からの偏差に対する
許容範囲Wは W=ΔT/T≒(1/β)×7×F×(α/3008) =7×F/(3008×K) となり、実際のKの値は1〜4程度で十分なので、第1
実施例による許容範囲 W=1/(3008×M×N) と比較して、許容範囲が大幅に大きくなる。更に、補正
周期Tに対して最大7×Fクロックまで補正できるか
ら、フィードバックの追従性が向上する。また、調整ク
ロックCQをフィードバックするようにしているから、
フィードバックの遅延時間が減少し、高速ユーザクロッ
クでの追従性を第1、第2実施例に比べて大幅に改善で
きる。
の周波数fOSC(=β=α×K)は、K=1〜4程度で
十分のため、ユーザクロックの周波数とほぼ同等にでき
る。すなわち、第1の実施例における基準クロックの周
波数fOSC(=β=α×M×N;M×N≧10)に比較
して、周波数を低くでき、消費電力の低減と受信ユーザ
クロックのジッタ削減が可能となる。又、第4の実施例
によれば、特に低い公称値のユーザクロック周波数にお
いて、ユーザクロックの公称値からの偏差に対する許容
値を大きくすることができる。すなわち、補正周期Tに
対して最大7×Fクロック(Fは整数で差分RTS情報
に比例したパルス数の比で本実施例では1)まで補正で
きるから、ユーザクロックの公称値からの偏差に対する
許容範囲Wは W=ΔT/T≒(1/β)×7×F×(α/3008) =7×F/(3008×K) となり、実際のKの値は1〜4程度で十分なので、第1
実施例による許容範囲 W=1/(3008×M×N) と比較して、許容範囲が大幅に大きくなる。更に、補正
周期Tに対して最大7×Fクロックまで補正できるか
ら、フィードバックの追従性が向上する。また、調整ク
ロックCQをフィードバックするようにしているから、
フィードバックの遅延時間が減少し、高速ユーザクロッ
クでの追従性を第1、第2実施例に比べて大幅に改善で
きる。
【0089】(f) 第5実施例 第2実施例では2系統のフィードバック(アナログPL
LとデジタルPLL)、が必要となる。このため、2系
統の同期保護回路が相互に影響しあい、同期確立時間、
同期安定性等が劣化し受信ユーザクロックの安定性の面
で問題となる。第5実施例では第2実施例において別々
に制御していた同期制御を共通化することによりフィー
ドバック系を1系統にまとめ、更に安定した受信ユーザ
クロックを再生するものである。構成
LとデジタルPLL)、が必要となる。このため、2系
統の同期保護回路が相互に影響しあい、同期確立時間、
同期安定性等が劣化し受信ユーザクロックの安定性の面
で問題となる。第5実施例では第2実施例において別々
に制御していた同期制御を共通化することによりフィー
ドバック系を1系統にまとめ、更に安定した受信ユーザ
クロックを再生するものである。構成
【0090】図37は第5実施例の構成図であり、第2
実施例と同一部分には同一符号を付している。図中、7
1は内部RTS情報生成部、72は比較部、73は受信
ユーザクロック生成部、74はネットワークタイミング
情報生成部、75は受信RTS情報RRTS1〜RRTS4を記憶
する4ビットのフリップフロップである。ネットワーク
タイミング情報生成部74は内部RTS情報の作成に必
要な4ビットのネットワークタイミング情報Q1〜Q4を
生成するものであり、ネットワーククロックCN(=156.5
6MHz)の周波数を1/2に分周する分周部74aと4ビット
バイナリカウンタ74bを備えている。
実施例と同一部分には同一符号を付している。図中、7
1は内部RTS情報生成部、72は比較部、73は受信
ユーザクロック生成部、74はネットワークタイミング
情報生成部、75は受信RTS情報RRTS1〜RRTS4を記憶
する4ビットのフリップフロップである。ネットワーク
タイミング情報生成部74は内部RTS情報の作成に必
要な4ビットのネットワークタイミング情報Q1〜Q4を
生成するものであり、ネットワーククロックCN(=156.5
6MHz)の周波数を1/2に分周する分周部74aと4ビット
バイナリカウンタ74bを備えている。
【0091】内部RTS生成部71は、ネットワークク
ロックCN(=156.56MHz)と受信ユーザクロックCRUを用
いてSRTS法に基づいて受信ユーザクロックのタイミ
ング情報である内部RTS情報IRTS1〜IRTS4を生成する
もので、内部RTSタイミング生成部71aと内部RT
S生成回路71bを備えている。内部RTSタイミング
生成部71aは、受信ユーザクロックCRU(周波数
fRU)を連続的に1/8分周及び1/376分周し、すなわち受
信ユーザクロックをトータル1/3008に分周して内部RT
SサンプリングクロックCIS(周波数fIS=fRU/300
8)を出力する。内部RTS生成回路71bは、4つのフ
リップフロップを備え、ネットワークタイミング情報Q
1,Q2,Q3,Q4を内部RTSサンプリングクロックC
ISの立上りで4ビットのフリップフロップにセットし、
内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を生成して
出力する。比較部(演算部)72は、受信RTS情報RR
TS1〜RRTS4と内部RTS情報IRTS1〜IRTS4との大小を比
較する。
ロックCN(=156.56MHz)と受信ユーザクロックCRUを用
いてSRTS法に基づいて受信ユーザクロックのタイミ
ング情報である内部RTS情報IRTS1〜IRTS4を生成する
もので、内部RTSタイミング生成部71aと内部RT
S生成回路71bを備えている。内部RTSタイミング
生成部71aは、受信ユーザクロックCRU(周波数
fRU)を連続的に1/8分周及び1/376分周し、すなわち受
信ユーザクロックをトータル1/3008に分周して内部RT
SサンプリングクロックCIS(周波数fIS=fRU/300
8)を出力する。内部RTS生成回路71bは、4つのフ
リップフロップを備え、ネットワークタイミング情報Q
1,Q2,Q3,Q4を内部RTSサンプリングクロックC
ISの立上りで4ビットのフリップフロップにセットし、
内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を生成して
出力する。比較部(演算部)72は、受信RTS情報RR
TS1〜RRTS4と内部RTS情報IRTS1〜IRTS4との大小を比
較する。
【0092】受信ユーザクロック生成部73は、基準発
振器73aと、分周部73b-1と、パルス調整部73b-2と、
分周部73c-1,73c-2と、ローパスフィルタ73f-4と、電圧
制御発振器73f-2と、パルス制御部(DPPL同期保護
部)73eを備えている。基準発振器73aは、ユーザ
クロック周波数の公称値の整数倍の周波数、例えばDS1
では1.544MHz、DS3では44.736MHzを有するクロック信号
を出力する。分周部73b-1は、基準発振器73aから出
力されるクロック信号の周波数を1/2に分周すると共
に互いに1800位相の異なる2つの分周クロック列
(0相、π相)を出力する。パルス調整部73b-2は、パ
ルスの増加指示により一方の分周クロック列(0相)に
他方の分周クロック(π相)を1個追加し、パルスの削
除指示により一方の分周クロック列(0相)より分周ク
ロックを1個削除し、該一方の分周クロック列を調整ク
ロック信号CQとして出力する。
振器73aと、分周部73b-1と、パルス調整部73b-2と、
分周部73c-1,73c-2と、ローパスフィルタ73f-4と、電圧
制御発振器73f-2と、パルス制御部(DPPL同期保護
部)73eを備えている。基準発振器73aは、ユーザ
クロック周波数の公称値の整数倍の周波数、例えばDS1
では1.544MHz、DS3では44.736MHzを有するクロック信号
を出力する。分周部73b-1は、基準発振器73aから出
力されるクロック信号の周波数を1/2に分周すると共
に互いに1800位相の異なる2つの分周クロック列
(0相、π相)を出力する。パルス調整部73b-2は、パ
ルスの増加指示により一方の分周クロック列(0相)に
他方の分周クロック(π相)を1個追加し、パルスの削
除指示により一方の分周クロック列(0相)より分周ク
ロックを1個削除し、該一方の分周クロック列を調整ク
ロック信号CQとして出力する。
【0093】分周部73c-1,73c-2はパルス調整部73b-2か
ら出力される調整クロック信号の周波数を連続的に1/4
分周、1/376分周してトータル1/1504分周する。第2実
施例のPLL部を共用化するためにはフィードバック周
波数を受信ユーザクロックの1/3008(DS1では513KHz、DS
3では14.9KHz)に変更する必要がある。実際は、分周部
73b-1で既に1/2に分周しているから分周部73c-1,73c-2
では1/1504に分周する。ローパスフィルタ73f-4は分周
部73c-1,73c-2から出力される分周クロック信号を平滑
化し、電圧制御発振器73f-2はローパスフィルタの出力
信号レベルに応じた周波数で発振して受信ユーザクロッ
ク信号(DS1では1.544MHz、DS3では44.736MHz)を出力す
る。パルス制御部(DPPL同期保護部)73eは、内
部RTS情報とATMセルに含まれる受信RTS情報と
の大小に基づいてパルスの増加、削除を指示する。
ら出力される調整クロック信号の周波数を連続的に1/4
分周、1/376分周してトータル1/1504分周する。第2実
施例のPLL部を共用化するためにはフィードバック周
波数を受信ユーザクロックの1/3008(DS1では513KHz、DS
3では14.9KHz)に変更する必要がある。実際は、分周部
73b-1で既に1/2に分周しているから分周部73c-1,73c-2
では1/1504に分周する。ローパスフィルタ73f-4は分周
部73c-1,73c-2から出力される分周クロック信号を平滑
化し、電圧制御発振器73f-2はローパスフィルタの出力
信号レベルに応じた周波数で発振して受信ユーザクロッ
ク信号(DS1では1.544MHz、DS3では44.736MHz)を出力す
る。パルス制御部(DPPL同期保護部)73eは、内
部RTS情報とATMセルに含まれる受信RTS情報と
の大小に基づいてパルスの増加、削除を指示する。
【0094】動作 基準発振器73aは、DS1 PCM 伝送路がATM網に接続
されている場合には、1.544MHzのクロック信号を出力
し、DS3 PCM 伝送路がATM網に接続されている場合に
は、44.736MHzのクロック信号を出力する。分周部73b-1
は基準発振器73aからのクロック信号を半分の周波数
に分周し、図38(a)に示す2つの分周クロック列(0
相、π相)を出力する。この2つの分周クロック列はパ
ルス調整部73b-2に入力する。一方、ネットワークタイ
ミング情報生成部74において、分周部74aはネット
ワーククロックCN(=156.56MHz)の周波数を1/2に分周
し、4ビットバイナリカウンタ74bはネットワークタ
イミング情報Q1〜Q4を出力する。内部RTS情報生成
部71は内部RTSサンプリングクロックCISの立上り
に同期してネットワークタイミング情報Q1,Q2,
Q3,Q4を4ビットのフリップフロップ71bにセット
し、内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を出力
する。比較部72は、受信RTS情報RRTS1〜RRTS4と内
部RTS情報IRTS1〜IRTS4との大小を比較する。
されている場合には、1.544MHzのクロック信号を出力
し、DS3 PCM 伝送路がATM網に接続されている場合に
は、44.736MHzのクロック信号を出力する。分周部73b-1
は基準発振器73aからのクロック信号を半分の周波数
に分周し、図38(a)に示す2つの分周クロック列(0
相、π相)を出力する。この2つの分周クロック列はパ
ルス調整部73b-2に入力する。一方、ネットワークタイ
ミング情報生成部74において、分周部74aはネット
ワーククロックCN(=156.56MHz)の周波数を1/2に分周
し、4ビットバイナリカウンタ74bはネットワークタ
イミング情報Q1〜Q4を出力する。内部RTS情報生成
部71は内部RTSサンプリングクロックCISの立上り
に同期してネットワークタイミング情報Q1,Q2,
Q3,Q4を4ビットのフリップフロップ71bにセット
し、内部RTS情報IRTS1、IRTS2、IRTS3、IRTS4を出力
する。比較部72は、受信RTS情報RRTS1〜RRTS4と内
部RTS情報IRTS1〜IRTS4との大小を比較する。
【0095】同期保護部73eは、内部RTS情報IRTS
1〜IRTS4と受信RTS情報RRTS1〜RRTS4との大小に基づ
いて、パルス調整部73b-2に減少指示PDIC又は増加指示
PIN Cを出力する。すなわち、受信ユーザクロックCRU
が送信ユーザクロックCTUより進んでいる場合には減少
指示PDICを出力し、遅れている場合には増加指示PI NC
を出力する。パルス調整部73b-2は増加指示PINCにより
一方の分周クロック列(0相)に他方の分周クロック
(π相)を1個追加し(図38(c)参照)、減少指示PDIC
により分周クロック列(0相)より1個パルスを削除し
(図38(b)参照)、該分周クロック列(0相)を調整ク
ロック信号CQとして出力する。パルス分周部73c-1,73c
-2は調整クロックCQを1/1504に分周してDS1では513KH
z、DS3では14.9KHzのクロックを出力する。ローパスフ
ィルタ73f-4は分周部から出力される分周クロック信号
を平滑化し、電圧制御発振器73f-2はローパスフィルタ
の出力信号レベルに応じた周波数で発振して受信ユーザ
クロック信号(DS1では1.544MHz、DS3では44.736MHz)を
出力する。
1〜IRTS4と受信RTS情報RRTS1〜RRTS4との大小に基づ
いて、パルス調整部73b-2に減少指示PDIC又は増加指示
PIN Cを出力する。すなわち、受信ユーザクロックCRU
が送信ユーザクロックCTUより進んでいる場合には減少
指示PDICを出力し、遅れている場合には増加指示PI NC
を出力する。パルス調整部73b-2は増加指示PINCにより
一方の分周クロック列(0相)に他方の分周クロック
(π相)を1個追加し(図38(c)参照)、減少指示PDIC
により分周クロック列(0相)より1個パルスを削除し
(図38(b)参照)、該分周クロック列(0相)を調整ク
ロック信号CQとして出力する。パルス分周部73c-1,73c
-2は調整クロックCQを1/1504に分周してDS1では513KH
z、DS3では14.9KHzのクロックを出力する。ローパスフ
ィルタ73f-4は分周部から出力される分周クロック信号
を平滑化し、電圧制御発振器73f-2はローパスフィルタ
の出力信号レベルに応じた周波数で発振して受信ユーザ
クロック信号(DS1では1.544MHz、DS3では44.736MHz)を
出力する。
【0096】電圧制御発振器73f-2から出力された受信
ユーザクロックCRUは内部RTSタイミング生成部71
aに入力され、ここで1/3008に分周されて内部RTSサ
ンプリングクロックCISが生成される。以後、同様に内
部RTS情報IRTS1〜IRTS4が生成され上記動作が繰り返
され、最終的に受信ユーザクロックの周波数はDS1 PCM
伝送路の場合には、1.544MHzとなり、DS3 PCM 伝送路の
場合には44.736MHzとなり、しかも、受信ユーザクロッ
クと送信ユーザクロックが同期する。以上のように、フ
ィードバック系路を1系統にまとめることにより、安定
した受信ユーザクロックを生成することができる。又、
回路構成部品を減少することができる。
ユーザクロックCRUは内部RTSタイミング生成部71
aに入力され、ここで1/3008に分周されて内部RTSサ
ンプリングクロックCISが生成される。以後、同様に内
部RTS情報IRTS1〜IRTS4が生成され上記動作が繰り返
され、最終的に受信ユーザクロックの周波数はDS1 PCM
伝送路の場合には、1.544MHzとなり、DS3 PCM 伝送路の
場合には44.736MHzとなり、しかも、受信ユーザクロッ
クと送信ユーザクロックが同期する。以上のように、フ
ィードバック系路を1系統にまとめることにより、安定
した受信ユーザクロックを生成することができる。又、
回路構成部品を減少することができる。
【0097】(g) 第6実施例 (g-1) 通信システムの構成 DS1,DS3のPCM伝送路(PCM line)をATMスイ
ッチにインターワーキング(interworking)する機能を
回路エミュレーション(CE:Circuit Emulation)という。
図39(a)は、CE機能を備えたATMインタフェース
装置によりDS1,DS3のPCM伝送路をATMスイ
ッチにインターワーキング(interworking)する場合の
システム構成図、図39(b)は各部のレイヤ説明図であ
る。図39(a)において、101はATMスイッチ(A
TM SW)、102、103は端末(CPE)、10
4、105はDS1又はDS3のデジタル伝送路、10
6、107はCE機能を備えたATMインタフェース装
置(DS3 CE INF)である。
ッチにインターワーキング(interworking)する機能を
回路エミュレーション(CE:Circuit Emulation)という。
図39(a)は、CE機能を備えたATMインタフェース
装置によりDS1,DS3のPCM伝送路をATMスイ
ッチにインターワーキング(interworking)する場合の
システム構成図、図39(b)は各部のレイヤ説明図であ
る。図39(a)において、101はATMスイッチ(A
TM SW)、102、103は端末(CPE)、10
4、105はDS1又はDS3のデジタル伝送路、10
6、107はCE機能を備えたATMインタフェース装
置(DS3 CE INF)である。
【0098】ATMインタフェース装置106,107
は、DS1,DS3のデジタル伝送路から到来する図4
0に示すフレームフォーマットを有するデータを図41
に示すAAL-1(ATM Adaptation Layer-1)のペイロード部
にマッピング(mapping)すると共に、SARヘッダのCSI
ビットにユーザクロックのタイミング情報(送信RTS
情報)を含ませてATMスイッチに送出する。又、AT
Mインタフェース装置106,107は、ATMセルに
含まれる送信RTS情報を用いて受信ユーザクロックを
送信ユーザクロックに同期させると共に、ATMセルを
DS1,DS3のデータに変換してDS1,DS3のデ
ジタル伝送路に送出する。図40はATMインタフェー
ス装置(DS3 CE INF)でのDS3フレームフォーマット
でTR−NWT−000499に準拠し、該TR−NWT−00
0499に規格されているM13フレームフォーマットを有
している。M13フレームフォーマットは、1マルチフ
レームは7つのサブマルチフレーム(subframe 1〜subf
rame 7)から構成され、各サブマルチフレームは更に8
5ビットからなる8個のブロックで構成されている。8
5ビットのうち、最初の1ビットはDS3のオーバヘッ
ドで残りがペイロードとなる。Xはイェローアラーム
(Yellow Alarm)、M0,M1はマルチフレーム配列(M
ulti frame alignment)で、M0=0,M1=1であ
る。F0,F1はマルチサブフレーム配列(Multi subf
rame alignment)で、F0=0,F1=1である。Pは
偶数パリティ、Cはアプリケーション識別(applicatio
n identification)である。上記ATMインタフェース
装置の動作確認やATMスイッチのパスを確認するため
の試験を行う必要がある。しかし、かかる試験を行うた
めには以下の問題点がある。
は、DS1,DS3のデジタル伝送路から到来する図4
0に示すフレームフォーマットを有するデータを図41
に示すAAL-1(ATM Adaptation Layer-1)のペイロード部
にマッピング(mapping)すると共に、SARヘッダのCSI
ビットにユーザクロックのタイミング情報(送信RTS
情報)を含ませてATMスイッチに送出する。又、AT
Mインタフェース装置106,107は、ATMセルに
含まれる送信RTS情報を用いて受信ユーザクロックを
送信ユーザクロックに同期させると共に、ATMセルを
DS1,DS3のデータに変換してDS1,DS3のデ
ジタル伝送路に送出する。図40はATMインタフェー
ス装置(DS3 CE INF)でのDS3フレームフォーマット
でTR−NWT−000499に準拠し、該TR−NWT−00
0499に規格されているM13フレームフォーマットを有
している。M13フレームフォーマットは、1マルチフ
レームは7つのサブマルチフレーム(subframe 1〜subf
rame 7)から構成され、各サブマルチフレームは更に8
5ビットからなる8個のブロックで構成されている。8
5ビットのうち、最初の1ビットはDS3のオーバヘッ
ドで残りがペイロードとなる。Xはイェローアラーム
(Yellow Alarm)、M0,M1はマルチフレーム配列(M
ulti frame alignment)で、M0=0,M1=1であ
る。F0,F1はマルチサブフレーム配列(Multi subf
rame alignment)で、F0=0,F1=1である。Pは
偶数パリティ、Cはアプリケーション識別(applicatio
n identification)である。上記ATMインタフェース
装置の動作確認やATMスイッチのパスを確認するため
の試験を行う必要がある。しかし、かかる試験を行うた
めには以下の問題点がある。
【0099】(1) Circuit Emulationサービスの場合、
DS1では1.544Mbsの速度で、DS3では44.736Mbsの
速度で試験セルを流す必要がある。 (2) 上記ビット速度で試験セルを長さないと受信側でSt
arvation状態を検出してしまう。Starvation状態とは、
AAL-1セルをDS1又はDS3のフォーマットに変換す
るFIFOの空き(empty)状態を監視し、空き状態が2.5
秒以上継続した状態である。 (3) 試験セルとして図41に示すAAL-1のSAR-Headerを
意識する必要がある。 (4) Circuit Emulationサービスとして非同期/同期方式
があり、SAR-HeaderのCSIビットパターンを発生するの
が困難である。
DS1では1.544Mbsの速度で、DS3では44.736Mbsの
速度で試験セルを流す必要がある。 (2) 上記ビット速度で試験セルを長さないと受信側でSt
arvation状態を検出してしまう。Starvation状態とは、
AAL-1セルをDS1又はDS3のフォーマットに変換す
るFIFOの空き(empty)状態を監視し、空き状態が2.5
秒以上継続した状態である。 (3) 試験セルとして図41に示すAAL-1のSAR-Headerを
意識する必要がある。 (4) Circuit Emulationサービスとして非同期/同期方式
があり、SAR-HeaderのCSIビットパターンを発生するの
が困難である。
【0100】(g-2) 構成 そこで、本発明の第6実施例ではDS1,DS3レイヤ
からAAL-1レイヤに変換する部分に試験回路を挿入して
上記(1)〜(4)の問題点をクリアしている。図42は本発
明に係るATMインタフェース装置106,107のブ
ロック図である。DS1,DS3のデジタル伝送路(de
gital line)からATMスイッチへの上り経路におい
て、111はデジタル伝送路より入力されるバイポラー
信号(bipolar signal)をユニポラー信号(unipolar sign
al)に変換すると共にユーザクロックを抽出して出力す
るB/U変換器である。112はコード変換器であり、
DS1の場合にはB8ZS信号からNRZ信号へ変換し、D
S3の場合にはB3ZS信号からNRZ信号に変換する。1
13は直列データを並列データに変換するシリアル・パ
ラレル変換器、114は試験パターン(試験データ)を
発生する第1のパターン発生器、115はセレクタであ
り、通常時にはシリアル・パラレル変換器からのデータ
を選択して出力し、試験時にはパターン発生器114か
ら入力される試験パターンを選択して出力する。116
はDS1,DS3のデータを図41のAAL-1のセルフォ
ーマットに変換するために記憶するRAMである。
からAAL-1レイヤに変換する部分に試験回路を挿入して
上記(1)〜(4)の問題点をクリアしている。図42は本発
明に係るATMインタフェース装置106,107のブ
ロック図である。DS1,DS3のデジタル伝送路(de
gital line)からATMスイッチへの上り経路におい
て、111はデジタル伝送路より入力されるバイポラー
信号(bipolar signal)をユニポラー信号(unipolar sign
al)に変換すると共にユーザクロックを抽出して出力す
るB/U変換器である。112はコード変換器であり、
DS1の場合にはB8ZS信号からNRZ信号へ変換し、D
S3の場合にはB3ZS信号からNRZ信号に変換する。1
13は直列データを並列データに変換するシリアル・パ
ラレル変換器、114は試験パターン(試験データ)を
発生する第1のパターン発生器、115はセレクタであ
り、通常時にはシリアル・パラレル変換器からのデータ
を選択して出力し、試験時にはパターン発生器114か
ら入力される試験パターンを選択して出力する。116
はDS1,DS3のデータを図41のAAL-1のセルフォ
ーマットに変換するために記憶するRAMである。
【0101】117はユーザクロックCTUとATMスイ
ッチのネットワーククロックCNを用いて送信RTS情
報SRTS1〜SRTS4を生成する送信RTS生成部である。1
18はDS1,DS3のデータをAAL-1フォーマットの
ペイロード部分にマッピングすると共に、SAR-Headerパ
ターンを生成してAAL-1フォーマットのSAR-Header部に
挿入するSARヘッダ生成部、119はATMヘッダを生
成してAAL-1フォーマットのATMヘッダ部に挿入する
ATMヘッダ発生器、120はATMヘッダ発生器11
9よりバースト的に出力されるセルをDS1,DS3の
クロック速度(clock rate)の間隔にするためのシェー
ピング部である。121はDS1,DS3レイヤのアラ
ームを検出するアラーム検出回路であり、信号損失(Lo
ss of signal)、フレーム損失(Loss of frame)等の
アラームを検出する。このアラームが検出されると、A
TMスイッチに送出するセルをストップする。122は
試験セルを受信し、該試験セルの内容よりATMインタ
フェース装置の動作確認やパルスの動作確認を行う第1
のパターンチェッカである。
ッチのネットワーククロックCNを用いて送信RTS情
報SRTS1〜SRTS4を生成する送信RTS生成部である。1
18はDS1,DS3のデータをAAL-1フォーマットの
ペイロード部分にマッピングすると共に、SAR-Headerパ
ターンを生成してAAL-1フォーマットのSAR-Header部に
挿入するSARヘッダ生成部、119はATMヘッダを生
成してAAL-1フォーマットのATMヘッダ部に挿入する
ATMヘッダ発生器、120はATMヘッダ発生器11
9よりバースト的に出力されるセルをDS1,DS3の
クロック速度(clock rate)の間隔にするためのシェー
ピング部である。121はDS1,DS3レイヤのアラ
ームを検出するアラーム検出回路であり、信号損失(Lo
ss of signal)、フレーム損失(Loss of frame)等の
アラームを検出する。このアラームが検出されると、A
TMスイッチに送出するセルをストップする。122は
試験セルを受信し、該試験セルの内容よりATMインタ
フェース装置の動作確認やパルスの動作確認を行う第1
のパターンチェッカである。
【0102】ATMスイッチからデジタル伝送路への下
り経路において、131は規定のATMヘッダパターン
が到来しているかチェックするATMヘッダチェッカで
あり、規定のパターンが来ていない場合にはこの時点で
セルの廃棄を行う。132はSARヘッダチェッカ、1
33はFIFOメモリである。SARヘッダチェッカ1
32はSARヘッダのシーケンスカウントSC、CRC、偶
数パリティEPBのチェックを行い、エラーが検出されて
いない場合にはセルをFIFOメモリ133に記憶し、
エラーが検出されればこの時点でセル廃棄を行う。13
4はATMセルに含まれる受信RTS情報RRTS1〜RRTS4
を発生する受信RTS発生部、135は受信ユーザクロ
ックCRUとネットワーククロックCNを用いて内部RT
S情報IRTS1〜IRTS4を生成する内部RTS生成部、13
6は内部RTS情報IRTS1〜IRTS4と受信RTS情報RRTS
1〜RRTS4の大小比較を行う演算部、137は第1〜第5
実施例で示す方法により受信ユーザクロックCRUを生成
する受信ユーザクロック生成部である。FIFOメモリ
133は受信ユーザクロックCRUに同期してペイロード
部にマッピングされているDS1,DS3データを出力
して連続データにする。
り経路において、131は規定のATMヘッダパターン
が到来しているかチェックするATMヘッダチェッカで
あり、規定のパターンが来ていない場合にはこの時点で
セルの廃棄を行う。132はSARヘッダチェッカ、1
33はFIFOメモリである。SARヘッダチェッカ1
32はSARヘッダのシーケンスカウントSC、CRC、偶
数パリティEPBのチェックを行い、エラーが検出されて
いない場合にはセルをFIFOメモリ133に記憶し、
エラーが検出されればこの時点でセル廃棄を行う。13
4はATMセルに含まれる受信RTS情報RRTS1〜RRTS4
を発生する受信RTS発生部、135は受信ユーザクロ
ックCRUとネットワーククロックCNを用いて内部RT
S情報IRTS1〜IRTS4を生成する内部RTS生成部、13
6は内部RTS情報IRTS1〜IRTS4と受信RTS情報RRTS
1〜RRTS4の大小比較を行う演算部、137は第1〜第5
実施例で示す方法により受信ユーザクロックCRUを生成
する受信ユーザクロック生成部である。FIFOメモリ
133は受信ユーザクロックCRUに同期してペイロード
部にマッピングされているDS1,DS3データを出力
して連続データにする。
【0103】138はSARヘッダのエラー時に固定の
ダミーデータを送出するダミーデータ発生器、139は
試験パターンを発生する第2のパターン発生器、140
はセレクタであり、通常時にはFIFOメモリから出力
されるDS1,DS3データを選択出力し、試験時には
パターン発生器139から入力される試験パターンを選
択して出力する。141は並列データを直列データに変
換するパラレル・シリアル変換器、142はDS1の場
合にはNRZ信号からB8ZS信号へ変換し、DS3の場合
にはNRZ信号からB3ZSに変換するコード変換器、14
3はユニポラー信号(unipolar signal)をバイポラー信
号(bipolar signal)に変換してデジタル伝送路に送出す
るU/B変換器である。144は試験セルを受信し、該
試験セルの内容よりATMインタフェース装置の動作確
認やパスの動作確認を行う第2のパターンチェッカであ
る。
ダミーデータを送出するダミーデータ発生器、139は
試験パターンを発生する第2のパターン発生器、140
はセレクタであり、通常時にはFIFOメモリから出力
されるDS1,DS3データを選択出力し、試験時には
パターン発生器139から入力される試験パターンを選
択して出力する。141は並列データを直列データに変
換するパラレル・シリアル変換器、142はDS1の場
合にはNRZ信号からB8ZS信号へ変換し、DS3の場合
にはNRZ信号からB3ZSに変換するコード変換器、14
3はユニポラー信号(unipolar signal)をバイポラー信
号(bipolar signal)に変換してデジタル伝送路に送出す
るU/B変換器である。144は試験セルを受信し、該
試験セルの内容よりATMインタフェース装置の動作確
認やパスの動作確認を行う第2のパターンチェッカであ
る。
【0104】151は下り経路を上り経路に接続し、U
/B変換器143の出力信号を上り経路のB/U変換器
にループバックするループバック部である。152はデ
ジタル伝送路からの信号とループバック部151からの
信号を選択して出力するセレクタである。セレクタ15
2は通常時はデジタル伝送路からのDS1,DS3デー
タを選択して出力し、ループバック試験時にはループバ
ック部からのデータを選択して出力する。153は分配
器であり、U/B変換器143から出力されるデータを
適宜デジタル伝送路あるいはループバック部151に分
配する。分配器153は通常時はデジタル伝送路へデー
タを出力し、ループバック試験時にはループバック部1
51に出力する。161は試験制御その他の制御を行う
プロセッサであり、各部とバス線で接続されている。1
62は操作部であり、各種データの入力、指示、表示を
行うものである。
/B変換器143の出力信号を上り経路のB/U変換器
にループバックするループバック部である。152はデ
ジタル伝送路からの信号とループバック部151からの
信号を選択して出力するセレクタである。セレクタ15
2は通常時はデジタル伝送路からのDS1,DS3デー
タを選択して出力し、ループバック試験時にはループバ
ック部からのデータを選択して出力する。153は分配
器であり、U/B変換器143から出力されるデータを
適宜デジタル伝送路あるいはループバック部151に分
配する。分配器153は通常時はデジタル伝送路へデー
タを出力し、ループバック試験時にはループバック部1
51に出力する。161は試験制御その他の制御を行う
プロセッサであり、各部とバス線で接続されている。1
62は操作部であり、各種データの入力、指示、表示を
行うものである。
【0105】(g-3) 試験 (1) ATMスイッチのパスの確認試験 送信側、受信側のATMインタフェース装置(例えば図
39のインタフェース装置106,107)の操作部1
62よりパス試験開始をプロセッサ161に指示する。
試験開始が指示されると、送信側のプロセッサ161は
パターン発生器114を起動すると共に、セレクタ11
5に試験開始を通知する。又、受信側のプロセッサはパ
ターンチェッカ144をテスト起動する。送信側のパタ
ーン発生器114は所定の試験データを発生し、セレク
タ115は該試験データを選択してRAM116に記憶
する。以後、試験データはSARヘッダ発生器118、A
TMヘッダ発生器119でAAL-1フォーマットのATM
セル(試験セル)に変換され、シェーピング部120を
介してATMスイッチ101に入力される。試験セルは
ATMスイッチ101でスイッチングされ、受信側のA
TMインタフェース装置107に入力される。
39のインタフェース装置106,107)の操作部1
62よりパス試験開始をプロセッサ161に指示する。
試験開始が指示されると、送信側のプロセッサ161は
パターン発生器114を起動すると共に、セレクタ11
5に試験開始を通知する。又、受信側のプロセッサはパ
ターンチェッカ144をテスト起動する。送信側のパタ
ーン発生器114は所定の試験データを発生し、セレク
タ115は該試験データを選択してRAM116に記憶
する。以後、試験データはSARヘッダ発生器118、A
TMヘッダ発生器119でAAL-1フォーマットのATM
セル(試験セル)に変換され、シェーピング部120を
介してATMスイッチ101に入力される。試験セルは
ATMスイッチ101でスイッチングされ、受信側のA
TMインタフェース装置107に入力される。
【0106】受信側のATMインタフェース装置107
において、試験セルはATMヘッダチェッカ131、S
ARヘッダチェッカ132で所定の検査を施され、FI
FOメモリ133に記憶される。しかる後、FIFOメ
モリ133は、受信ユーザクロックCRUに同期して試験
セルのペイロード部にマッピングされている試験データ
を出力する。パターンチェッカ144は試験データを受
信し、該受信した試験データと既知の試験データを比較
し、一致する場合にはパターン発生器114からパター
ンチェッカ144までのパスは正常であると判定し、異
なる場合にはパスは異常であると判定してプロセッサ1
61に通知して、操作部の表示部等に表示する。
において、試験セルはATMヘッダチェッカ131、S
ARヘッダチェッカ132で所定の検査を施され、FI
FOメモリ133に記憶される。しかる後、FIFOメ
モリ133は、受信ユーザクロックCRUに同期して試験
セルのペイロード部にマッピングされている試験データ
を出力する。パターンチェッカ144は試験データを受
信し、該受信した試験データと既知の試験データを比較
し、一致する場合にはパターン発生器114からパター
ンチェッカ144までのパスは正常であると判定し、異
なる場合にはパスは異常であると判定してプロセッサ1
61に通知して、操作部の表示部等に表示する。
【0107】(2) ATMインタフェース装置の試験 送信側の操作部162よりプロセッサ161に受信側A
TMインタフェース装置107の試験開始を指示する。
又、受信側の操作部162よりプロセッサ161に自機
(ATMインタフェース装置107)の試験開始を指示
する。試験開始が指示されると、送信側のプロセッサ1
61はパターン発生器114、パターンチェッカ144
を起動すると共に、セレクタ115に試験開始を通知す
る。パターン発生器114は所定の試験データを発生
し、セレクタ115は該試験データを選択してRAM1
16に記憶する。以後、試験データはSARヘッダ発生器
118、ATMヘッダ発生器119でAAL-1フォーマッ
トのATMセル(試験セル)に変換され、シェーピング
部120を介してATMスイッチ101に入力される。
試験セルはATMスイッチ101でスイッチングされ、
受信側のATMインタフェース装置107に入力され
る。
TMインタフェース装置107の試験開始を指示する。
又、受信側の操作部162よりプロセッサ161に自機
(ATMインタフェース装置107)の試験開始を指示
する。試験開始が指示されると、送信側のプロセッサ1
61はパターン発生器114、パターンチェッカ144
を起動すると共に、セレクタ115に試験開始を通知す
る。パターン発生器114は所定の試験データを発生
し、セレクタ115は該試験データを選択してRAM1
16に記憶する。以後、試験データはSARヘッダ発生器
118、ATMヘッダ発生器119でAAL-1フォーマッ
トのATMセル(試験セル)に変換され、シェーピング
部120を介してATMスイッチ101に入力される。
試験セルはATMスイッチ101でスイッチングされ、
受信側のATMインタフェース装置107に入力され
る。
【0108】受信側のプロセッサ161は、それより前
の試験開始の指示によりループバック151、セレクタ
152、分配器153にループバックを指令する。かか
る状態において、受信側のATMインタフェース装置1
07は、ATMスイッチ101から試験セルを受信する
と該試験セルを試験データに変換し、該試験データを分
配器153→ループバック部151→セレクタ152を
介して上り線路にループバックする。ループバックされ
た試験データはATMセルに変換されてATMスイッチ
101に入力され、該ATMスイッチ101で送信側の
ATMインタフェース装置106にスイッチングされ
る。
の試験開始の指示によりループバック151、セレクタ
152、分配器153にループバックを指令する。かか
る状態において、受信側のATMインタフェース装置1
07は、ATMスイッチ101から試験セルを受信する
と該試験セルを試験データに変換し、該試験データを分
配器153→ループバック部151→セレクタ152を
介して上り線路にループバックする。ループバックされ
た試験データはATMセルに変換されてATMスイッチ
101に入力され、該ATMスイッチ101で送信側の
ATMインタフェース装置106にスイッチングされ
る。
【0109】送信側のATMインタフェース装置106
において、戻ってきた試験セルはATMヘッダチェッカ
131、SARヘッダチェッカ132で所定の検査を施
され、FIFOメモリ133に記憶される。しかる後、
FIFOメモリ133は、受信ユーザクロックCRUに同
期して試験セルのペイロード部にマッピングされている
試験データを出力する。パターンチェッカ144は試験
データを受信し、該受信した試験データと既知の試験デ
ータを比較し、一致する場合にはATMスイッチのパス
及び受信側のATMインタフェース装置107は正常で
あると判定し、異なる場合にはATMスイッチのパスあ
るいは受信側のATMインタフェース装置は異常である
と判定してプロセッサ161に通知する。
において、戻ってきた試験セルはATMヘッダチェッカ
131、SARヘッダチェッカ132で所定の検査を施
され、FIFOメモリ133に記憶される。しかる後、
FIFOメモリ133は、受信ユーザクロックCRUに同
期して試験セルのペイロード部にマッピングされている
試験データを出力する。パターンチェッカ144は試験
データを受信し、該受信した試験データと既知の試験デ
ータを比較し、一致する場合にはATMスイッチのパス
及び受信側のATMインタフェース装置107は正常で
あると判定し、異なる場合にはATMスイッチのパスあ
るいは受信側のATMインタフェース装置は異常である
と判定してプロセッサ161に通知する。
【0110】(3) DS1,DS3レイヤの試験 操作部162よりプロセッサ161にDS1,DS3レ
イヤの試験開始を指示する。試験開始が指示されると、
プロセッサ161はセレクタ140に試験開始を通知す
ると共に、ループバック151、セレクタ152、分配
器153にループバックを指令する。又、プロセッサは
パターン発生器139、パターンチェッカ122を起動
する。以上により、パターン発生器139は所定の試験
データを下り経路に発生する。試験データは、セレクタ
140、パラレル・シリアル変換器141、コード変換
器142、U/B変換器143を介して分配器153に
入力する。分配器153、ループバック部151、セレ
クタ152はループバックが指示されているから、試験
データを下り経路から上り経路にループバックする。以
後、試験データはB/U変換器111、コード変換器1
12、シリアル・パラレル変換器113を介してパター
ンチェッカ122に受信される。
イヤの試験開始を指示する。試験開始が指示されると、
プロセッサ161はセレクタ140に試験開始を通知す
ると共に、ループバック151、セレクタ152、分配
器153にループバックを指令する。又、プロセッサは
パターン発生器139、パターンチェッカ122を起動
する。以上により、パターン発生器139は所定の試験
データを下り経路に発生する。試験データは、セレクタ
140、パラレル・シリアル変換器141、コード変換
器142、U/B変換器143を介して分配器153に
入力する。分配器153、ループバック部151、セレ
クタ152はループバックが指示されているから、試験
データを下り経路から上り経路にループバックする。以
後、試験データはB/U変換器111、コード変換器1
12、シリアル・パラレル変換器113を介してパター
ンチェッカ122に受信される。
【0111】パターンチェッカ122は試験データを受
信し、該受信した試験データと既知の試験データを比較
し、一致する場合にはパターン発生器からパターンチェ
ッカまでのDS1,DS3レイヤは正常であると判定
し、異なる場合は異常であると判定してプロセッサ16
1に通知して、操作部の表示部等に表示する。以上によ
り、Circuit Emulation サービスのパスの正常性の確認
が可能となる。又、AAL-1レイヤを含めた試験が可能で
あり、更にはDS1,DS3レイヤの試験もできる。
信し、該受信した試験データと既知の試験データを比較
し、一致する場合にはパターン発生器からパターンチェ
ッカまでのDS1,DS3レイヤは正常であると判定
し、異なる場合は異常であると判定してプロセッサ16
1に通知して、操作部の表示部等に表示する。以上によ
り、Circuit Emulation サービスのパスの正常性の確認
が可能となる。又、AAL-1レイヤを含めた試験が可能で
あり、更にはDS1,DS3レイヤの試験もできる。
【0112】(h) 第7実施例 (h-1) 第7実施例の概略 図43に示すように受信側201と送信側202が同一
のネットワーククロックCN(周波数f)を供給されて
いれば、前述のようにSRTS法により受信側ユーザク
ロックCRUを送信側ユーザクロックCTUに同期させるこ
とができ、ATM網203を介してCBRサービス(Co
nstant Bit Rate Service)を実現することができる。と
ころが、図44に示すようにネットワーククロックが異
なるATM網203a,203bを介して通信を行う場
合には、従来のSRTS法では受信側ユーザクロックC
RUを送信側ユーザクロックCTUに同期させることができ
ず、CBRサービスを実現することができない。尚、図
44において、201は受信側、202は送信側、20
3aはネットワーククロックCN1(周波数f1)の受信
側のATM網、203bはネットワーククロックC
N2(周波数f2)の送信側のATM網である。ATM網
203a,203bにおけるネットワーククロック
CN1,C N2の周波数は異なり、しかも、同期していな
い。
のネットワーククロックCN(周波数f)を供給されて
いれば、前述のようにSRTS法により受信側ユーザク
ロックCRUを送信側ユーザクロックCTUに同期させるこ
とができ、ATM網203を介してCBRサービス(Co
nstant Bit Rate Service)を実現することができる。と
ころが、図44に示すようにネットワーククロックが異
なるATM網203a,203bを介して通信を行う場
合には、従来のSRTS法では受信側ユーザクロックC
RUを送信側ユーザクロックCTUに同期させることができ
ず、CBRサービスを実現することができない。尚、図
44において、201は受信側、202は送信側、20
3aはネットワーククロックCN1(周波数f1)の受信
側のATM網、203bはネットワーククロックC
N2(周波数f2)の送信側のATM網である。ATM網
203a,203bにおけるネットワーククロック
CN1,C N2の周波数は異なり、しかも、同期していな
い。
【0113】以上から、ネットワーククロックが異なる
ATM網203a,203bを介して通信を行う場合で
あっても、受信ユーザクロックCRUを送信ユーザクロッ
クC TUに同期させる技術が必要になる。本発明の第7実
施例では、図45に示すように、ネットワーククロック
が異なるATM網203a,203b間にSRTS変換
装置210を設け、このSRTS変換装置210におい
てネットワーククロックの相違に基づいてSARヘッダに
含まれるSRTS情報を補正して受信ユーザクロックC
RUを送信ユーザクロックCTUに同期させる。
ATM網203a,203bを介して通信を行う場合で
あっても、受信ユーザクロックCRUを送信ユーザクロッ
クC TUに同期させる技術が必要になる。本発明の第7実
施例では、図45に示すように、ネットワーククロック
が異なるATM網203a,203b間にSRTS変換
装置210を設け、このSRTS変換装置210におい
てネットワーククロックの相違に基づいてSARヘッダに
含まれるSRTS情報を補正して受信ユーザクロックC
RUを送信ユーザクロックCTUに同期させる。
【0114】(h-2) 原理 図46は送信側のネットワーククロックCN1と受信側ネ
ットワーククロックC N2の両方を利用できると仮定した
場合の送信RTS情報生成回路のブロック図である。3
01は送信ユーザクロックCTU(周波数fTU)を1/N
に分周する分周器、302は第1のネットワーククロッ
クCN1(周波数f1)を1/xに分周する分周器、303は
第2のネットワーククロックCN2(周波数f2)を1/xに
分周する分周器、304は周波数f1/xの分周クロックを
カウントしてネットワークタイミング情報Q11〜Q1pを
出力するPビットカウンタ、305は周波数f2/xの分周
クロックをカウントしてネットワークタイミング情報Q
21〜Q2pを出力するPビットカウンタ、306は受信側
のATM網に応じたネットワークタイミング情報を選択
してQ1〜Qpとして出力するセレクタ、307は送信ユ
ーザクロックCTUのN個毎にネットワークタイミング情
報Q1〜Qpをラッチして送信RTS情報SRTS1〜SRTSpを
出力するラッチ回路である。
ットワーククロックC N2の両方を利用できると仮定した
場合の送信RTS情報生成回路のブロック図である。3
01は送信ユーザクロックCTU(周波数fTU)を1/N
に分周する分周器、302は第1のネットワーククロッ
クCN1(周波数f1)を1/xに分周する分周器、303は
第2のネットワーククロックCN2(周波数f2)を1/xに
分周する分周器、304は周波数f1/xの分周クロックを
カウントしてネットワークタイミング情報Q11〜Q1pを
出力するPビットカウンタ、305は周波数f2/xの分周
クロックをカウントしてネットワークタイミング情報Q
21〜Q2pを出力するPビットカウンタ、306は受信側
のATM網に応じたネットワークタイミング情報を選択
してQ1〜Qpとして出力するセレクタ、307は送信ユ
ーザクロックCTUのN個毎にネットワークタイミング情
報Q1〜Qpをラッチして送信RTS情報SRTS1〜SRTSpを
出力するラッチ回路である。
【0115】受信側のATM網のネットワーククロック
がCN1(周波数f1)の場合には、セレクタ306によ
りネットワークタイミング情報Q11〜Q1pを選択し、該
ネットワークタイミング情報Q11〜Q1pを用いて送信R
TS情報を生成する。又、受信側のATM網のネットワ
ーククロックがCN2(周波数f2)の場合には、セレク
タ306によりネットワークタイミング情報Q21〜Q2p
を選択し、該ネットワークタイミング情報Q21〜Q2pを
用いて送信RTS情報を生成する。このようにすれば、
受信側は送信側と同一のネットワーククロックを用いる
ことができ、SRTS法により受信側ユーザクロックC
RUを送信側ユーザクロックCTUに同期させることができ
る。しかし、実際には送信側で受信側のネットワークク
ロックを受信することは不可能であり、現実的には受信
側のネットワーククロックを用いて送信RTS情報を作
成することはできない。そこで、送信側端末があたかも
図46の構成で受信側ネットワーククロックを用いてS
RTS情報を作成しているように見せ掛けるために、S
RTS変換装置210(図45)はSARヘッダ内のS
RTSポインタ(SRTS情報)の値を補正する。
がCN1(周波数f1)の場合には、セレクタ306によ
りネットワークタイミング情報Q11〜Q1pを選択し、該
ネットワークタイミング情報Q11〜Q1pを用いて送信R
TS情報を生成する。又、受信側のATM網のネットワ
ーククロックがCN2(周波数f2)の場合には、セレク
タ306によりネットワークタイミング情報Q21〜Q2p
を選択し、該ネットワークタイミング情報Q21〜Q2pを
用いて送信RTS情報を生成する。このようにすれば、
受信側は送信側と同一のネットワーククロックを用いる
ことができ、SRTS法により受信側ユーザクロックC
RUを送信側ユーザクロックCTUに同期させることができ
る。しかし、実際には送信側で受信側のネットワークク
ロックを受信することは不可能であり、現実的には受信
側のネットワーククロックを用いて送信RTS情報を作
成することはできない。そこで、送信側端末があたかも
図46の構成で受信側ネットワーククロックを用いてS
RTS情報を作成しているように見せ掛けるために、S
RTS変換装置210(図45)はSARヘッダ内のS
RTSポインタ(SRTS情報)の値を補正する。
【0116】図46に示すように送信側で受信側のネッ
トワーククロックCN2(周波数f2)を受信していると
すると、カウンタ304とカウンタ305の計数値の
差、換言すればネットワーククロックCN1,CN2の発生
数の差は段々大きくなる。今、この差を容量Mのカウン
タで計数するとすると、該カウンタの計数値(差)は0
からMまで順次増大してゆき、再び0からMまで増大
し、以後この動作を繰り返す。すなわち、受信側のネッ
トワーククロックCN2(周波数f2)のカウンタ305
の計数値は、カウンタ304の計数値と前記差で表現で
きる。そこで、SRTS変換装置210(図45)にカ
ウンタ304,305を設け、AAL-1のセルを受信する
と該セルに含まれるSRTSポインタの値にカウンタの
計数値の差を加算してSRTSポインタ値を補正する。
トワーククロックCN2(周波数f2)を受信していると
すると、カウンタ304とカウンタ305の計数値の
差、換言すればネットワーククロックCN1,CN2の発生
数の差は段々大きくなる。今、この差を容量Mのカウン
タで計数するとすると、該カウンタの計数値(差)は0
からMまで順次増大してゆき、再び0からMまで増大
し、以後この動作を繰り返す。すなわち、受信側のネッ
トワーククロックCN2(周波数f2)のカウンタ305
の計数値は、カウンタ304の計数値と前記差で表現で
きる。そこで、SRTS変換装置210(図45)にカ
ウンタ304,305を設け、AAL-1のセルを受信する
と該セルに含まれるSRTSポインタの値にカウンタの
計数値の差を加算してSRTSポインタ値を補正する。
【0117】(h-3) 第7実施例で使用するAAL-1のセル
フォーマット 図47(a)は第7実施例で使用するAAL-1のセルフォーマ
ット(P-format)、図47(b)は第1〜第6実施例で使用
したAAL-1のセルフォーマット(none P-format)の説明
図である。none P-formatではATMセルは、5バイト
のATMヘッダと、1バイトのSARヘッダと、47バ
イトのペイロードで構成されており、SRTS情報はシ
ーケンスカウントSNが1、3、5、7のセルのCSI
ビットCS1,CS3,CS5,CS7の4ビットで表現される。すな
わち、none P-formatでは8セル毎に1つのRTS情報
が伝送される。一方、P-formatではATMセルは、5バ
イトのATMヘッダと、1バイトのSARヘッダと、1
バイトのSRTSポインタ(SRTS情報)と、46バ
イトのペイロードで構成されている。SRTSポインタ
は最大2セルに1個の頻度で伝送され、CSIビット
が”1”の場合にはSRTSポインタがセルの第6オク
テット(octet)に含まれており、CSIビットが”0”
の場合にはSRTSポインタがセルに含まれていない。
フォーマット 図47(a)は第7実施例で使用するAAL-1のセルフォーマ
ット(P-format)、図47(b)は第1〜第6実施例で使用
したAAL-1のセルフォーマット(none P-format)の説明
図である。none P-formatではATMセルは、5バイト
のATMヘッダと、1バイトのSARヘッダと、47バ
イトのペイロードで構成されており、SRTS情報はシ
ーケンスカウントSNが1、3、5、7のセルのCSI
ビットCS1,CS3,CS5,CS7の4ビットで表現される。すな
わち、none P-formatでは8セル毎に1つのRTS情報
が伝送される。一方、P-formatではATMセルは、5バ
イトのATMヘッダと、1バイトのSARヘッダと、1
バイトのSRTSポインタ(SRTS情報)と、46バ
イトのペイロードで構成されている。SRTSポインタ
は最大2セルに1個の頻度で伝送され、CSIビット
が”1”の場合にはSRTSポインタがセルの第6オク
テット(octet)に含まれており、CSIビットが”0”
の場合にはSRTSポインタがセルに含まれていない。
【0118】(h-4) SRTS変換装置 図48はSRTS変換装置の構成図である。210aは
AAL-1のATMセルを分離するセル分離部、210bはセル
を多重するセル多重化部、210cはセルに含まれるS
RTSポインタを補正するSRTS補正部である。SR
TS補正部210cにおいて、251はSARヘッダのCSI
ビットの"1","0"を判別し、CSI=1のセルをA側に出力
し、CSI=0のセルをB側に出力するCSI判別・分離部
である。252は受信側ネットワーククロックCN1(周
波数f1)を1/xに分周する分周部、253は送信側ネッ
トワーククロックCN2(周波数f2)を1/xに分周する分
周部、254は分周部252から出力される分周クロッ
クを計数するPビットカウンタ、255は分周部253
から出力される分周クロックを計数するPビットカウン
タ、256は両カウンタの計数値の差分を演算する差分
演算部、257はAAL-1のATMセルに含まれるSRT
Sポインタに両カウンタの計数値の差を加算してSRT
Sポインタの値を補正するSRTS補正部、258はCS
I=0の場合にはCSI判別・分離部251のB側から出力さ
れるATMセルを選択し、CSI=1の場合にはSRTS補
正部257から出力されるATMセルを選択して出力す
るセレクタである。
AAL-1のATMセルを分離するセル分離部、210bはセル
を多重するセル多重化部、210cはセルに含まれるS
RTSポインタを補正するSRTS補正部である。SR
TS補正部210cにおいて、251はSARヘッダのCSI
ビットの"1","0"を判別し、CSI=1のセルをA側に出力
し、CSI=0のセルをB側に出力するCSI判別・分離部
である。252は受信側ネットワーククロックCN1(周
波数f1)を1/xに分周する分周部、253は送信側ネッ
トワーククロックCN2(周波数f2)を1/xに分周する分
周部、254は分周部252から出力される分周クロッ
クを計数するPビットカウンタ、255は分周部253
から出力される分周クロックを計数するPビットカウン
タ、256は両カウンタの計数値の差分を演算する差分
演算部、257はAAL-1のATMセルに含まれるSRT
Sポインタに両カウンタの計数値の差を加算してSRT
Sポインタの値を補正するSRTS補正部、258はCS
I=0の場合にはCSI判別・分離部251のB側から出力さ
れるATMセルを選択し、CSI=1の場合にはSRTS補
正部257から出力されるATMセルを選択して出力す
るセレクタである。
【0119】発呼時の呼処理制御において、CBRサー
ビス用の呼であれば該呼に割り当てたVCI/VPI値
がセル分離部110aに設定される。従って、セル分離
部210aは、送信側ATM網よりセルが入力される
と、該セルのVCI/VPIを参照して該セルがAAL-1
タイプのセルかその他のセルかを判断する。そして、セ
ル分離部210aは受信したセルがAAL-1タイプのセル
であれば、SRTS補正部210cに入力し、その他の
セルであればセル多重化部210bに入力する。SRT
S補正部210cは入力されたATMセルにSRTSポ
インタが含まれていれば、該SRTSポインタ値を受信
側、送信側のネットワーククロックの差に基づいて補正
してセル多重化部210bに入力し、SRTSポインタ
が含まれていなければそのままセル多重化部210bに
入力する。セル多重化部210bは、セル分離部210
aから入力されたセルとSRTS補正部210cから入
力されたセルを多重化して受信側ATM網に入力する。
ビス用の呼であれば該呼に割り当てたVCI/VPI値
がセル分離部110aに設定される。従って、セル分離
部210aは、送信側ATM網よりセルが入力される
と、該セルのVCI/VPIを参照して該セルがAAL-1
タイプのセルかその他のセルかを判断する。そして、セ
ル分離部210aは受信したセルがAAL-1タイプのセル
であれば、SRTS補正部210cに入力し、その他の
セルであればセル多重化部210bに入力する。SRT
S補正部210cは入力されたATMセルにSRTSポ
インタが含まれていれば、該SRTSポインタ値を受信
側、送信側のネットワーククロックの差に基づいて補正
してセル多重化部210bに入力し、SRTSポインタ
が含まれていなければそのままセル多重化部210bに
入力する。セル多重化部210bは、セル分離部210
aから入力されたセルとSRTS補正部210cから入
力されたセルを多重化して受信側ATM網に入力する。
【0120】以上では、SRTS変換装置を送信側及び
受信側のATM網間に設けたが、送信側あるいは受信側
の一方のATM網内に設けることもできる。以上によ
り、ネットワーククロックが異なるATM網を介して通
信を行う場合であっても、受信ユーザクロックを送信ユ
ーザクロックに同期させることができる。以上、本発明
を実施例により説明したが、本発明は請求の範囲に記載
した本発明の主旨に従い種々の変形が可能であり、本発
明はこれらを排除するものではない。
受信側のATM網間に設けたが、送信側あるいは受信側
の一方のATM網内に設けることもできる。以上によ
り、ネットワーククロックが異なるATM網を介して通
信を行う場合であっても、受信ユーザクロックを送信ユ
ーザクロックに同期させることができる。以上、本発明
を実施例により説明したが、本発明は請求の範囲に記載
した本発明の主旨に従い種々の変形が可能であり、本発
明はこれらを排除するものではない。
【0121】
【発明の効果】以上本発明によれば、ネットワーククロ
ックCNと受信ユーザクロックCRUを用いてSRTS法
により受信ユーザクロックのタイミング情報である内部
RTS情報を作成し、内部RTS情報と送信ユーザクロ
ックのタイミング情報である受信RTS情報を比較して
その差がゼロとなるように受信ユーザクロックCRUのタ
イミングを調整するようにしたから、受信ユーザクロッ
クのタイミング(周波数、位相)を送信ユーザクロック
のタイミングに一致させることができる。また、本発明
によれば、受信ユーザクロックのタイミングと受信RT
S情報のサンプリングタイミング情報を分離し、受信ユ
ーザクロックCRUに同期してユーザデータを出力し、受
信RTSクロックCRCKに同期して受信RTS情報RRTS1
〜RRTS4を出力するようにしたから、受信ユーザクロッ
クのジッタを少なくでくると共に、DPLL構成のフィ
ードバック信号を追従性よく発生することができ、ジッ
タの減少と追従性の向上という両方の要求を満足するこ
とができる。
ックCNと受信ユーザクロックCRUを用いてSRTS法
により受信ユーザクロックのタイミング情報である内部
RTS情報を作成し、内部RTS情報と送信ユーザクロ
ックのタイミング情報である受信RTS情報を比較して
その差がゼロとなるように受信ユーザクロックCRUのタ
イミングを調整するようにしたから、受信ユーザクロッ
クのタイミング(周波数、位相)を送信ユーザクロック
のタイミングに一致させることができる。また、本発明
によれば、受信ユーザクロックのタイミングと受信RT
S情報のサンプリングタイミング情報を分離し、受信ユ
ーザクロックCRUに同期してユーザデータを出力し、受
信RTSクロックCRCKに同期して受信RTS情報RRTS1
〜RRTS4を出力するようにしたから、受信ユーザクロッ
クのジッタを少なくでくると共に、DPLL構成のフィ
ードバック信号を追従性よく発生することができ、ジッ
タの減少と追従性の向上という両方の要求を満足するこ
とができる。
【0122】更に、本発明によれば、デジタルPLL構
成の系の内部にアナログ方式のPLL回路(アナログP
LL部)を挿入して受信ユーザクロックを生成するよう
にしたから、比較的公称値が低いユーザクロック周波数
において、基準クロック周波数fOSCをユーザクロック
周波数とほぼ同等にでき、消費電力の節減と、受信ユー
ザクロックのジッタ削減が可能となり、しかも、ユーザ
クロックの公称値からの偏差に対する許容範囲を大きく
することができる。また、本発明によれば、受信ユーザ
クロックの代わりに、パルス調整部から出力される調整
クロック信号を内部RTS情報生成部にフィードバック
するようにしたから、ユーザクロック周波数が高い公称
値の場合であっても、基準発振器から出力される基準ク
ロック周波数fOSCをユーザクロック周波数とほぼ同等
にでき、消費電力の節減が可能となり、しかも、ユーザ
クロックの公称値からの偏差に対する許容範囲を大きく
できる。また、フィードバック遅延時間が減少するた
め、高速のユーザクロックでの追従性を改善できる。
成の系の内部にアナログ方式のPLL回路(アナログP
LL部)を挿入して受信ユーザクロックを生成するよう
にしたから、比較的公称値が低いユーザクロック周波数
において、基準クロック周波数fOSCをユーザクロック
周波数とほぼ同等にでき、消費電力の節減と、受信ユー
ザクロックのジッタ削減が可能となり、しかも、ユーザ
クロックの公称値からの偏差に対する許容範囲を大きく
することができる。また、本発明によれば、受信ユーザ
クロックの代わりに、パルス調整部から出力される調整
クロック信号を内部RTS情報生成部にフィードバック
するようにしたから、ユーザクロック周波数が高い公称
値の場合であっても、基準発振器から出力される基準ク
ロック周波数fOSCをユーザクロック周波数とほぼ同等
にでき、消費電力の節減が可能となり、しかも、ユーザ
クロックの公称値からの偏差に対する許容範囲を大きく
できる。また、フィードバック遅延時間が減少するた
め、高速のユーザクロックでの追従性を改善できる。
【0123】更に、本発明によれば、内部RTS情報と
受信RTS情報との差分値に応じた数の調整タイミング
位置が補正周期内にほぼ均一に配列するようにし、か
つ、該調整タイミング位置でパルスの追加、あるいはパ
ルスの削除を行うようにして受信ユーザクロックの周波
数を制御するようにしたから、補正周期内において差分
値に応じた数の補正ができるため追従性を向上でき、し
かもユーザクロックの公称値からの偏差に対する許容範
囲を大きくすることができる。
受信RTS情報との差分値に応じた数の調整タイミング
位置が補正周期内にほぼ均一に配列するようにし、か
つ、該調整タイミング位置でパルスの追加、あるいはパ
ルスの削除を行うようにして受信ユーザクロックの周波
数を制御するようにしたから、補正周期内において差分
値に応じた数の補正ができるため追従性を向上でき、し
かもユーザクロックの公称値からの偏差に対する許容範
囲を大きくすることができる。
【0124】又本発明によれば、フィードバック系路を
1つにまとめて受信ユーザクロックを送信ユーザクロッ
クに同期させるようにしたから、安定した受信ユーザク
ロックを生成することができる。又、本発明によれば、
ATMインタフェース装置内の上り経路内、下り経路内
に試験データを発生する試験データ発生部、試験データ
を受信してパスの正常・異常をチェックする試験データ
受信チェック部を設けたから、ATMインタフェース装
置の動作確認試験及びATMスイッチのパスの正常性確
認試験を容易に行うことができる。更に、本発明によれ
ば、ネットワーククロックが異なるATM網を介して通
信を行う場合、各ネットワーククロックを別個に計数
し、ATMセルに含まれる送信RTS情報を計数値の差
分に基づいて補正して受信側ATM網に送出するように
したから、ネットワーククロックが異なるATM網を介
して通信を行う場合であっても、送信ユーザクロックと
受信ユーザクロック間の同期確立を行うことができる。
1つにまとめて受信ユーザクロックを送信ユーザクロッ
クに同期させるようにしたから、安定した受信ユーザク
ロックを生成することができる。又、本発明によれば、
ATMインタフェース装置内の上り経路内、下り経路内
に試験データを発生する試験データ発生部、試験データ
を受信してパスの正常・異常をチェックする試験データ
受信チェック部を設けたから、ATMインタフェース装
置の動作確認試験及びATMスイッチのパスの正常性確
認試験を容易に行うことができる。更に、本発明によれ
ば、ネットワーククロックが異なるATM網を介して通
信を行う場合、各ネットワーククロックを別個に計数
し、ATMセルに含まれる送信RTS情報を計数値の差
分に基づいて補正して受信側ATM網に送出するように
したから、ネットワーククロックが異なるATM網を介
して通信を行う場合であっても、送信ユーザクロックと
受信ユーザクロック間の同期確立を行うことができる。
【図1】本発明の原理説明図である。
【図2】全体の構成図である。
【図3】本発明の全体の動作説明用波形図である。
【図4】本発明の第1実施例のATMインタフェース装
置の構成図である。
置の構成図である。
【図5】ネットワークタイミング情報生成部の構成図で
ある。
ある。
【図6】ネットワークタイミング情報生成部の動作説明
用波形図である。
用波形図である。
【図7】送信RTS情報生成部の構成図である。
【図8】送信RTS情報生成部の動作説明用波形図であ
る。
る。
【図9】内部RTS情報生成部の構成図である。
【図10】内部RTS情報生成部の動作説明用波形図で
ある。
ある。
【図11】演算部の構成図である。
【図12】基準発振器の構成図である。
【図13】パルス制御部の構成図である。
【図14】パルス制御部の動作説明用波形図である。
【図15】パルス調整部の構成図である。
【図16】パルス調整部の動作説明用波形図(減少指
示)である。
示)である。
【図17】パルス調整部の動作説明用波形図(増加指
示)である。
示)である。
【図18】RTS受信動作説明用波形図である。
【図19】本発明の第2の実施例構成図である。
【図20】パルス分周部の構成図である。
【図21】アナログPLL部の構成図である。
【図22】アナログPLL部の動作説明用波形図であ
る。
る。
【図23】第2実施例の変形例の構成図である。
【図24】変形例のクロック調整の説明図である。
【図25】本発明の第3の実施例構成図である。
【図26】内部RTSタイミング生成部の構成図であ
る。
る。
【図27】第3の実施例におけるパルス制御部の構成図
である。
である。
【図28】第3の実施例におけるパルス制御部の動作説
明用波形図である。
明用波形図である。
【図29】第3の実施例の受信動作説明用波形図であ
る。
る。
【図30】本発明の第4の実施例構成図である。
【図31】パルス調整タイミング生成部の構成図であ
る。
る。
【図32】パルス調整タイミング生成部の動作説明用波
形図である。
形図である。
【図33】パルス調整タイミング選択部の構成図であ
る。
る。
【図34】パルス調整タイミング選択部の動作説明用波
形図である。
形図である。
【図35】第4実施例におけるパルス制御部の構成図で
ある。
ある。
【図36】パルス制御部の動作説明用波形図である。
【図37】本発明の第5の実施例構成図である。
【図38】第5実施例のクロック調整説明図である。
【図39】通信システムの構成図である。
【図40】DS3フレームフォーマットの説明図であ
る。
る。
【図41】AAL-1のATMセルのフォーマット説明図であ
る。
る。
【図42】ATMインタフェース装置の構成図である。
【図43】SRTS法が適用できる通信システムであ
る。
る。
【図44】SRTS法が適用できない通信システムであ
る。
る。
【図45】本発明の第7実施例の構成図である。
【図46】受信側ネットワーククロックを利用できる場
合の仮想的なSRTS生成部の構成図である。
合の仮想的なSRTS生成部の構成図である。
【図47】AA−1のATMフォーマット(P-フォーマ
ット、none P-フォーマット)説明図である。
ット、none P-フォーマット)説明図である。
【図48】SRTS変換装置の構成図である。
【図49】ATMセルの構成図である。
【図50】ATM網の概略説明図である。
【図51】広帯域ISDNのシステム構成図である。
【図52】AALタイプ1の構造説明図である。
【図53】SAR−PDUヘッダの構造説明図である。
【図54】RTS情報フォーマットの構成図である。
【図55】RTS情報の生成周期説明図である。
【図56】従来のRTSの生成及び送信部の説明図であ
る。
る。
【図57】従来のRTSの生成及び送信動作説明であ
る。
る。
51・・送信RTS生成部 61・・ATMセル組立部 70・・クロック調整部 71・・内部RTS情報生成部 72・・演算部 73・・受信ユーザクロック生成部 81・・ATM分解部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 9466−5K H04L 11/20 D (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 橘 哲夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (20)
- 【請求項1】 送信すべきデータを固定長のセルに組立
てて伝送するネットワークにおけるインタフェース装置
において、 ネットワーククロックと、送信ユーザデータに同期した
送信ユーザクロックとを用いて送信ユーザクロックのタ
イミング情報である送信タイミング情報を生成する送信
タイミング情報生成手段、 送信ユーザデータと送信タイミング情報を固定長のセル
に組立て、該セルをネットワーククロックに同期してネ
ットワークに送出するセル組立手段、 ネットワーククロックと受信ユーザクロックを用いて、
受信ユーザクロックのタイミング情報である内部タイミ
ング情報を生成し、かつ、内部タイミング情報とネット
ワークより受信したセルに含まれる送信タイミング情報
との差がゼロとなるように受信ユーザクロックのタイミ
ングを調整するクロック調整手段と、 ネットワークから受信したセルをユーザデータと送信タ
イミング情報に分解し、クロック調整手段から入力され
る受信ユーザクロックに同期してユーザデータを出力す
るセル分解部を有するインタフェース装置。 - 【請求項2】 前記クロック調整手段は、 ネットワーククロックと受信ユーザクロックを用いて受
信ユーザクロックのタイミング情報である内部タイミン
グ情報を生成する内部タイミング情報生成部と、 内部タイミング情報とネットワークより受信したセルに
含まれる送信タイミング情報との差を演算しあるいは大
小を比較する演算部と、 該差がゼロとなるように受信ユーザクロックのタイミン
グを調整して前記内部タイミング情報生成部にフィード
バックする受信ユーザクロック生成部と、を有する請求
項1記載のインタフェース装置。 - 【請求項3】 前記内部タイミング情報生成部は、 受信ユーザクロックを1/3008に分周して内部タイ
ミングサンプリングクロックを生成する分周部と、 該内部タイミングサンプリングクロックによりネットワ
ーククロックのタイミング情報をサンプリングして内部
タイミング情報を生成するタイミング情報生成回路とを
備えた請求項2記載のインタフェース装置。 - 【請求項4】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号を分周すると共
にパルスの増加、削除指示により分周クロックにパルス
を追加し、あるいはパルスを削除して調整クロック信号
を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号を分周し
て受信ユーザクロックを出力する分周器と、 受信ユーザクロックをタイミング情報生成部にフィード
バックする手段と、 前記差に基づいてパルスの増加、削除をパルス調整部に
指示するパルス制御部を備え、 前記パルス調整部はパルス制御部からのパルスの増加、
削除指示に従って分周クロック信号にパルスを追加し、
あるいは分周クロック信号よりパルスを削除して調整ク
ロック信号を出力し、前記分周器より送信ユーザクロッ
クと同一タイミングの受信ユーザクロックを出力する請
求項2記載のインタフェース装置。 - 【請求項5】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
すると共にパルスの増加、削除指示により分周クロック
にパルスを追加し、あるいはパルスを削除して調整クロ
ック信号を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号の周波数
を分周し、位相比較クロックを生成する分周器と、 位相比較クロックに同期した受信ユーザクロックを生成
するPLL回路と、 前記差に基づいてパルスの増加、削除を指示するパルス
制御部を備え、 前記パルス調整部はパルス制御部からのパルスの増加、
削除指示に従って分周出力にパルスを追加し、あるいは
分周クロックからパルスを削除して調整クロック信号を
出力する請求項2記載のインタフェース装置。 - 【請求項6】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
すると共に互いに位相の異なる2つの分周クロック列を
出力する第1の分周部と、 パルスの増加指示により一方の分周クロック列に他方の
分周クロックパルスを1個追加し、パルスの削除指示に
より一方の分周クロック列より分周クロックパルスを1
個削除して該一方の分周クロック列を調整クロック信号
として出力するパルス調整部と、 パルス調整部から出力される調整クロック信号の周波数
を分周し、所定周波数の位相比較クロックを生成する第
2の分周器と、 PLLにより位相比較クロックに同期した受信ユーザク
ロックを生成するPLL回路と、 前記内部タイミング情報とネットワークより受信したセ
ルに含まれる送信タイミング情報との差に基づいてパル
スの増加、削除を指示するパルス制御部を備えた請求項
2記載のインタフェース装置。 - 【請求項7】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
すると共にパルスの増加、削除指示により分周クロック
にパルスを追加し、あるいはパルスを削除して調整クロ
ック信号を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号の周波数
を分周する分周部と、 分周部から出力される分周クロック信号を平滑化するロ
ーパスフィルタと、 ローパスフィルタの出力信号レベルに応じた周波数で発
振して受信ユーザクロック信号を出力する電圧制御発振
器と、 前記内部タイミング情報とネットワークより受信したセ
ルに含まれる送信タイミング情報との差に基づいてパル
スの増加、削除を指示するパルス制御部を備えた請求項
2記載のインタフェース装置。 - 【請求項8】 前記パルス調整部は、 基準発振器から出力されるクロック信号の周波数を分周
すると共に互いに位相の異なる2つの分周クロック列を
出力する分周部と、 パルスの増加指示により一方の分周クロック列に他方の
分周クロックパルスを1個追加し、パルスの削除指示に
より一方の分周クロック列より分周クロックパルスを1
個削除して該一方の分周クロック列を調整クロック信号
として出力するパルス追加/削除部を有する請求項7記
載のインタフェース装置。 - 【請求項9】 前記クロック調整手段は、 ネットワーククロックと受信ユーザクロックに応じたク
ロック信号を用いて、該受信ユーザクロックのタイミン
グ情報である内部タイミング情報を生成する内部タイミ
ング情報生成部と、 内部タイミング情報とネットワークより受信したセルに
含まれる送信タイミング情報との差分を演算する演算部
と、 ユーザクロック周波数の公称値の整数倍の周波数を有す
るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
すると共にパルスの増加、削除指示により分周クロック
にパルスを追加し、あるいはパルスを削除して調整クロ
ック信号を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号を分周
し、位相比較クロックを生成する分周器と、 位相比較クロックに同期した受信ユーザクロックを生成
するPLL回路と、 前記差分に基づいてパルスの増加、削除をパルス調整部
に指示するパルス制御部と、 前記調整クロック信号を受信ユーザクロックに応じたク
ロック信号として前記内部タイミング情報生成部にフィ
ードバックするフィードバック手段を有する請求項1記
載のインタフェース装置。 - 【請求項10】 前記内部タイミング情報生成部は、 調整クロック信号を分周し、受信ユーザクロックを1/
3008に分周したクロックと等価の内部タイミングサ
ンプリングクロックを生成する分周部と、 該内部タイミングサンプリングクロックによりネットワ
ーククロックのタイミング情報をサンプリングして内部
タイミング情報を生成するタイミング情報生成回路とを
備えた請求項9記載のインタフェース装置。 - 【請求項11】 前記クロック調整手段は、更に、 前記内部タイミング情報と送信タイミング情報との差分
値に応じた数の調整タイミング位置が前記受信タイミン
グクロック内部RTSサンプリングクロックの1周期内
にほぼ均一に配列するようにした調整タイミング生成部
を備え、 前記パルス制御部は調整タイミング位置でパルスの増加
指示、あるいはパルス削除指示をパルス調整部に指示す
る請求項10記載のインタフェース装置。 - 【請求項12】 前記調整タイミング生成部は、 差分値毎に該差分値に応じた数の調整タイミングパルス
を前記内部RTSサンプリングクロックの1周期内にほ
ぼ均一に有する調整タイミングパルス列を発生する調整
タイミングパルス列生成部と、 内部タイミング情報と送信タイミング情報との差分値に
応じた調整タイミングパルス列を選択する選択部とを有
し、 前記パルス制御部は調整タイミングパルスが入力される
毎に、パルスの増加指示、あるいはパルス削除指示をパ
ルス調整部に指示する請求項11記載のインタフェース
装置。 - 【請求項13】 送信すべきデータを固定長のセルに組
立てて伝送するネットワークにおけるインタフェース装
置において、 ネットワーククロックと、送信ユーザデータに同期した
送信ユーザクロックとを用いて送信ユーザクロックのタ
イミング情報である送信タイミング情報を生成する送信
タイミング情報生成手段、 送信ユーザデータと送信タイミング情報を固定長のセル
に組立て、該セルをネットワーククロックに同期してネ
ットワークに送出するセル組立手段、 ネットワーククロックと受信ユーザクロックを用いて、
受信ユーザクロックのタイミング情報である内部タイミ
ング情報とこの内部タイミング情報に基づく受信タイミ
ングクロックを生成し、かつ、内部タイミング情報とネ
ットワークより受信したセルに含まれる送信タイミング
情報との差がゼロとなるように受信ユーザクロックのタ
イミングを調整し、前記受信タイミングクロックと受信
ユーザクロックを出力するクロック調整手段と、 ネットワークから受信したセルをユーザデータと送信タ
イミング情報に分解し、クロック調整手段から入力され
る受信ユーザクロックに同期してユーザデータを出力す
ると共に、受信タイミングクロックに同期して送信タイ
ミング情報を出力するセル分解部を有するインタフェー
ス装置。 - 【請求項14】 送信すべきデータを固定長のセルに組
立てて伝送するネットワークにおけるインタフェース装
置において、 ネットワーククロックと送信ユーザデータに同期した送
信ユーザクロックとを用いて生成された送信ユーザクロ
ックのタイミング情報(送信タイミング情報)と、送信
ユーザデータを含むセルをネットワークから受信するセ
ル受信部と、 ネットワーククロックと受信ユーザクロックを用いて、
受信ユーザクロックのタイミング情報である内部タイミ
ング情報を生成し、かつ、内部タイミング情報とネット
ワークより受信したセルに含まれる送信タイミング情報
との差がゼロとなるように受信ユーザクロックのタイミ
ングを調整するクロック調整手段と、 ネットワークから受信したセルをユーザデータと送信タ
イミング情報に分解し、クロック調整手段から入力され
る受信ユーザクロックに同期してユーザデータを出力す
るセル分解部を有するインタフェース装置。 - 【請求項15】 送信すべきデータを固定長のセルに組
立てて伝送するネットワークにおけるインタフェース装
置において、 ネットワーククロックと送信ユーザデータに同期した送
信ユーザクロックとを用いて、送信ユーザクロックのタ
イミング情報である送信タイミング情報とこの送信タイ
ミング情報に同期した送信タイミングクロックを生成す
る送信タイミング情報生成手段、 送信ユーザデータと送信タイミング情報と送信タイミン
グクロックが入力され、該送信ユーザデータと送信タイ
ミング情報を固定長セルに組立て、該セルをネットワー
ククロックに同期してネットワークに送出するセル組立
手段を有するインタフェース装置。 - 【請求項16】 所定のネットワークから伝送されてく
るデータをATMセルに変換してATMスイッチに送出
し、ATMスイッチから送出されるATMセルを前記ネ
ットワークに応じたデータに変換して該ネットワークに
送出するATMインタフェース装置において、該ATM
インタフェース装置は、 前記ネットワークからATMスイッチに向かう上り経路
内に設けられ、試験データを発生する試験データ発生部
と、 ATMスイッチから前記ネットワークに向かう下り経路
内に設けられ、試験データを受信してパスの正常・異常
をチェックする試験データ受信チェック部と、 ATMインタフェース装置の試験を制御する試験制御部
とを備え、 第1のATMインタフェース装置の試験データ発生部は
試験データを発生し、別の第2のATMインタフェース
装置の試験データ受信チェック部は該試験データをAT
Mスイッチを介して受信し、受信した試験データの内容
に基づいて試験データ発生部と試験データ受信チェック
部間のパスの正常・異常を判断するATMインタフェー
ス装置。 - 【請求項17】 前記ATMインタフェース装置は、更
に、 下り経路から上り上り経路へ試験データをループバック
するループバック手段を備え、 前記第1のATMインタフェース装置から送出した試験
データを第2のATMインタフェース装置のループバッ
ク手段を介して第1のATMインタフェース装置にルー
プバックし、第1のATMインタフェース装置の試験デ
ータ受信チェック部は該試験データを受信し、受信した
試験データの内容に基づいて第2のATMインタフェー
ス装置の正常・異常を判断する請求項16記載のATM
インタフェース装置。 - 【請求項18】 前記ATMインタフェース装置は、更
に、 下り経路から上り上り経路へ試験データをループバック
するループバック手段と、 前記下り経路内に設けられ、試験データを発生する試験
データ発生部と、 前記上り経路内に設けられ、該試験データを受信してパ
スの正常・異常をチェックする試験データ受信チェック
部とを備え、 前記下り経路内の試験データ発生部は試験データを発生
し、上り経路内の試験データ受信チェック部は該試験デ
ータをループバック手段を介して受信し、受信した試験
データの内容に基づいてネットワークインタフェース側
の正常・異常を判断する請求項16記載のATMインタ
フェース装置。 - 【請求項19】 送信側は、ネットワーククロックと送
信ユーザクロックを用いて該送信ユーザクロックのタイ
ミング情報である送信タイミング情報を作成し、該タイ
ミング情報をATMセルに乗せて送信し、受信側は、ネ
ットワーククロックと受信ユーザクロックを用いて受信
ユーザクロックのタイミング情報である内部タイミング
情報を生成し、内部タイミング情報と受信したATMセ
ルに含まれる送信タイミング情報との差がゼロとなるよ
うに受信ユーザクロックのタイミングを制御し、これに
より送信ユーザクロックと受信ユーザクロックを同期さ
せて通信を行うATM網における送信タイミング変換装
置において、 前記送信タイミング変換装置は、ネットワーククロック
が異なるATM網を介して通信を行う場合、 前記各ネットワーククロックを計数する計数手段と、 計数値の差分を演算する演算手段と、 送信側ATM網より送出されるATMセルに含まれる送
信タイミング情報を前記差分に基づいて補正して受信側
ATM網に送出するタイミング情報補正部を有する送信
タイミング変換装置。 - 【請求項20】 前記送信タイミング変換装置を、AT
M網間あるいは一方のATM網内に設けた請求項19記
載の送信タイミング変換装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26929894A JPH07264214A (ja) | 1994-02-07 | 1994-11-02 | インターフェース装置 |
US08/339,541 US5555261A (en) | 1994-02-07 | 1994-11-15 | Interface device between a network and an exchange for assembling fixed-length cell and transmitting the same |
EP94118209A EP0667727B1 (en) | 1994-02-07 | 1994-11-18 | Interface device |
DE69432921T DE69432921T2 (de) | 1994-02-07 | 1994-11-18 | Schnittstelleneinrichtung |
US08/696,355 US5778001A (en) | 1994-02-07 | 1996-08-13 | Interface device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-13776 | 1994-02-07 | ||
JP1377694 | 1994-02-07 | ||
JP26929894A JPH07264214A (ja) | 1994-02-07 | 1994-11-02 | インターフェース装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07264214A true JPH07264214A (ja) | 1995-10-13 |
Family
ID=26349622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26929894A Pending JPH07264214A (ja) | 1994-02-07 | 1994-11-02 | インターフェース装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5555261A (ja) |
EP (1) | EP0667727B1 (ja) |
JP (1) | JPH07264214A (ja) |
DE (1) | DE69432921T2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09247157A (ja) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | Srtsクロック再生制御回路 |
JPH11234253A (ja) * | 1998-02-10 | 1999-08-27 | Toshiba Corp | データ変換装置 |
US6084889A (en) * | 1996-02-14 | 2000-07-04 | Hitachi, Ltd. | ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus |
JP2001285268A (ja) * | 2000-03-29 | 2001-10-12 | Fujitsu Ltd | Srts法を用いたクロック発生装置 |
JP2003198592A (ja) * | 2001-12-21 | 2003-07-11 | Kyushu Ando Denki Kk | Lan間接続装置 |
JP2004153546A (ja) * | 2002-10-30 | 2004-05-27 | Toa Corp | クロック信号調整装置 |
JP2013500614A (ja) * | 2009-07-24 | 2013-01-07 | アルカテル−ルーセント | 高精度な同期方法およびシステム |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3434074B2 (ja) * | 1994-06-23 | 2003-08-04 | 富士通株式会社 | マルチメディア通信装置 |
US5608731A (en) * | 1995-03-31 | 1997-03-04 | Transwitch Corporation | Closed loop clock recovery for synchronous residual time stamp |
US5828670A (en) * | 1995-06-06 | 1998-10-27 | Symmetricom, Inc. | Distribution of synchronization in a synchronous optical environment |
US5638379A (en) * | 1995-06-06 | 1997-06-10 | Symmetricom, Inc. | Encoding system for distribution of synchronization |
JPH09168150A (ja) * | 1995-10-09 | 1997-06-24 | Fujitsu Ltd | 固定長セル取扱式画像通信方法並びに固定長セル取扱式画像通信用送信装置及び固定長セル取扱式画像通信用受信装置 |
US5822383A (en) * | 1995-12-15 | 1998-10-13 | Cisco Technology, Inc. | System and method for maintaining network synchronization utilizing digital phase comparison techniques with synchronous residual time stamps |
SE506080C2 (sv) * | 1996-02-02 | 1997-11-10 | Ericsson Telefon Ab L M | Virtuell tidsslinga |
JP3463460B2 (ja) * | 1996-05-20 | 2003-11-05 | ヤマハ株式会社 | データ伝送方式 |
US6771590B1 (en) * | 1996-08-22 | 2004-08-03 | Tellabs Operations, Inc. | Communication system clock synchronization techniques |
US6118758A (en) * | 1996-08-22 | 2000-09-12 | Tellabs Operations, Inc. | Multi-point OFDM/DMT digital communications system including remote service unit with improved transmitter architecture |
US6950388B2 (en) * | 1996-08-22 | 2005-09-27 | Tellabs Operations, Inc. | Apparatus and method for symbol alignment in a multi-point OFDM/DMT digital communications system |
US5790514A (en) * | 1996-08-22 | 1998-08-04 | Tellabs Operations, Inc. | Multi-point OFDM/DMT digital communications system including remote service unit with improved receiver architecture |
CA2184517A1 (en) * | 1996-08-30 | 1998-03-01 | Randy A. Law | Clock recovery for video communication over atm network |
KR100223298B1 (ko) * | 1997-02-12 | 1999-10-15 | 서평원 | 광대역 종합 정보 통신망의 터미널 정합 장치 |
JP2853696B2 (ja) * | 1997-02-26 | 1999-02-03 | 日本電気株式会社 | Srts受信装置 |
US6046998A (en) * | 1997-03-20 | 2000-04-04 | Sprint Communications Co. L.P. | ATM reference traffic system |
US5923663A (en) * | 1997-03-24 | 1999-07-13 | Compaq Computer Corporation | Method and apparatus for automatically detecting media connected to a network port |
DE19751258C1 (de) * | 1997-11-19 | 1999-01-21 | Deutsche Telekom Ag | Messverfahren und -vorrichtung für Datenkommunikationsnetze |
US5970107A (en) * | 1998-01-06 | 1999-10-19 | Maker Communications, Inc. | Synchronous residual time stamp service clock regenerator phase locked loop phase comparator and loop filter |
US6011823A (en) * | 1998-01-06 | 2000-01-04 | Maker Communications, Inc. | Combined synchronous residual time stamp generator and service clock regenerator architecture |
US6122337A (en) * | 1998-01-06 | 2000-09-19 | Maker Communications, Inc. | Modular circuitry architecture for residual time stamp service clock regenerator phase locked loop |
US6144714A (en) * | 1998-01-06 | 2000-11-07 | Maker Communications, Inc. | Programmable fractional frequency digital frequency synthesizer for synchronous residual time stamp service clock regenerator phase locked loop |
JP3911655B2 (ja) * | 1998-03-16 | 2007-05-09 | 富士通株式会社 | Atm装置 |
DK1068704T3 (da) | 1998-04-03 | 2012-09-17 | Tellabs Operations Inc | Filter til impulssvarforkortning, med yderligere spektrale begrænsninger, til multibærebølgeoverførsel |
US6631175B2 (en) * | 1998-04-03 | 2003-10-07 | Tellabs Operations, Inc. | Spectrally constrained impulse shortening filter for a discrete multi-tone receiver |
US7440498B2 (en) | 2002-12-17 | 2008-10-21 | Tellabs Operations, Inc. | Time domain equalization for discrete multi-tone systems |
JP2000083034A (ja) * | 1998-09-07 | 2000-03-21 | Fujitsu Ltd | インタフェース装置及び周波数変動試験方法 |
US7164694B1 (en) | 1998-11-17 | 2007-01-16 | Cisco Technology, Inc. | Virtual loop carrier system with gateway protocol mediation |
US6731627B1 (en) | 1998-11-17 | 2004-05-04 | Cisco Technology, Inc. | Virtual loop carrier system |
US7054273B1 (en) * | 1999-08-06 | 2006-05-30 | Tellabs Operations, Inc. | Circuit integrity in a packet-switched network |
US6982991B1 (en) * | 2000-03-10 | 2006-01-03 | International Business Machines Corporation | Cell or fram assembly method and apparatus optimizing the moving of data |
US6529868B1 (en) * | 2000-03-28 | 2003-03-04 | Tellabs Operations, Inc. | Communication system noise cancellation power signal calculation techniques |
JP4228613B2 (ja) * | 2002-07-31 | 2009-02-25 | 日本電気株式会社 | シリアルディジタル信号伝送方式 |
FR2843509B1 (fr) * | 2002-08-08 | 2005-01-28 | Metova | Procede de synchronisation d'interface de ligne d'un reseau de transmission asynchrone, interface de terminaison de ligne d'un reseau de transmission asynchrone et systeme de telecommunication entre deux interfaces de terminaison |
WO2007096987A1 (ja) * | 2006-02-24 | 2007-08-30 | Fujitsu Limited | エラー制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3410188C2 (de) * | 1984-03-20 | 1986-10-23 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung |
US5255291A (en) * | 1988-11-14 | 1993-10-19 | Stratacom, Inc. | Microprocessor based packet isochronous clocking transmission system and method |
US4961188A (en) * | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
US5204882A (en) * | 1990-12-14 | 1993-04-20 | Bell Communications Research, Inc. | Service clock recovery for variable bit rate services |
US5287182A (en) * | 1992-07-02 | 1994-02-15 | At&T Bell Laboratories | Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks |
US5260978A (en) * | 1992-10-30 | 1993-11-09 | Bell Communications Research, Inc. | Synchronous residual time stamp for timing recovery in a broadband network |
GB2285201B (en) * | 1993-12-22 | 1997-12-10 | Roke Manor Research | Timing recovery apparatus |
-
1994
- 1994-11-02 JP JP26929894A patent/JPH07264214A/ja active Pending
- 1994-11-15 US US08/339,541 patent/US5555261A/en not_active Expired - Lifetime
- 1994-11-18 DE DE69432921T patent/DE69432921T2/de not_active Expired - Lifetime
- 1994-11-18 EP EP94118209A patent/EP0667727B1/en not_active Expired - Lifetime
-
1996
- 1996-08-13 US US08/696,355 patent/US5778001A/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084889A (en) * | 1996-02-14 | 2000-07-04 | Hitachi, Ltd. | ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus |
US6188693B1 (en) | 1996-02-14 | 2001-02-13 | Hitachi, Ltd. | ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus |
JPH09247157A (ja) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | Srtsクロック再生制御回路 |
JPH11234253A (ja) * | 1998-02-10 | 1999-08-27 | Toshiba Corp | データ変換装置 |
JP2001285268A (ja) * | 2000-03-29 | 2001-10-12 | Fujitsu Ltd | Srts法を用いたクロック発生装置 |
JP2003198592A (ja) * | 2001-12-21 | 2003-07-11 | Kyushu Ando Denki Kk | Lan間接続装置 |
JP2004153546A (ja) * | 2002-10-30 | 2004-05-27 | Toa Corp | クロック信号調整装置 |
JP2013500614A (ja) * | 2009-07-24 | 2013-01-07 | アルカテル−ルーセント | 高精度な同期方法およびシステム |
Also Published As
Publication number | Publication date |
---|---|
EP0667727A3 (en) | 1996-02-28 |
US5555261A (en) | 1996-09-10 |
US5778001A (en) | 1998-07-07 |
DE69432921T2 (de) | 2004-06-03 |
EP0667727B1 (en) | 2003-07-09 |
EP0667727A2 (en) | 1995-08-16 |
DE69432921D1 (de) | 2003-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07264214A (ja) | インターフェース装置 | |
Pattavina | Switching Theory | |
US6396853B1 (en) | Providing data services to telecommunications user terminals | |
AU740680B2 (en) | Short packet circuit emulation | |
US6151325A (en) | Method and apparatus for high-capacity circuit switching with an ATM second stage switch | |
US6034954A (en) | Multiplexing apparatus for transit of signals between service provided by low-speed transmission path and ATM service provided by high-speed transmission path | |
US6731656B1 (en) | Communication system | |
US6314097B1 (en) | Transmission device | |
FI90297B (fi) | Digitaalisen siirtoverkon verkkoliitäntämenetelmä ja verkkoliitäntä | |
US6628657B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node | |
US6804229B2 (en) | Multiple node network architecture | |
US6272138B1 (en) | Method and apparatus for reducing jitter or wander on internetworking between ATM network and PDH network | |
US6442163B1 (en) | Depacketizer and a frame aligner including the depacketizer | |
EP2045982A2 (en) | Method and apparatus for switching ATM, TDM and packet data through a single communication switch | |
US6788703B2 (en) | DS0 on ATM, mapping and handling | |
US6885661B1 (en) | Private branch exchange built using an ATM Network | |
US6954461B1 (en) | Communications network | |
US6778538B2 (en) | Virtual junctors | |
JP3245333B2 (ja) | Cbr信号の位相跳躍防止方式 | |
Cisco | Glossary | |
Cisco | Glossary | |
Cisco | Glossary | |
Cisco | Glossary | |
Cisco | Glossary | |
Cisco | Glossary |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021022 |