JPH1126394A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH1126394A JPH1126394A JP18263597A JP18263597A JPH1126394A JP H1126394 A JPH1126394 A JP H1126394A JP 18263597 A JP18263597 A JP 18263597A JP 18263597 A JP18263597 A JP 18263597A JP H1126394 A JPH1126394 A JP H1126394A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- iodine
- wiring
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体基板上に設けた凹部へのメッキ金
属の埋め込みに使用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for embedding a plating metal into a recess provided on a semiconductor substrate.
【０００２】[0002]
【従来の技術】電力用半導体装置においては、配線の断
面積を大きくして大電流における使用に耐えるようにす
ることが必要であるが、これを従来の蒸着法、スパッタ
法、及びＣＶＤ法（化学的気相成長法；Chemical Vapor
Deposition method）を用いて形成しようとすれば、配
線材料が高コストである上、堆積に長時間を要し問題と
なっていた。また、通常耐熱性が要求されるデバイスで
は、例えば高融点材料であるＣｕとバリヤメタルを組み
合わせた、耐熱性に優れた配線材料とすることが望まし
いが、これを従来のアニール等の方法で埋め込みしよう
とすれば埋め込みにさらに長時間を要し、これらの問題
を回避するため生め込み性に優れ堆積速度の大きいメッ
キによる配線等の形成方法が注目されてきた。2. Description of the Related Art In a power semiconductor device, it is necessary to increase the cross-sectional area of a wiring so as to withstand use at a large current. Chemical Vapor
If an attempt is made to use the deposition method, the wiring material is expensive and the deposition takes a long time, which is problematic. In a device that usually requires heat resistance, it is desirable to use a wiring material having excellent heat resistance, for example, a combination of Cu, which is a high melting point material, and a barrier metal. If this is the case, a longer time is required for embedding, and in order to avoid these problems, attention has been paid to a method of forming wiring and the like by plating that has excellent productivity and a high deposition rate.
【０００３】一方半導体装置の微細化に伴い、高密度化
に適した微細配線の形成方法として配線溝にメッキ金属
を埋め込み、これを表面研磨して平坦化するメッキ金属
埋め込み配線が提案されている。またこれらのメッキ金
属埋め込み配線は、前記電力用半導体装置の配線として
も極めて有用な配線構造となっている。On the other hand, with the miniaturization of semiconductor devices, a plating metal embedded wiring in which a plating metal is buried in a wiring groove and the surface thereof is polished and flattened has been proposed as a method of forming fine wiring suitable for high density. . These plated metal embedded wirings have a wiring structure that is extremely useful as the wiring of the power semiconductor device.
【０００４】メッキ法を用いて金属材料を埋め込む時の
問題点は、深い溝や穴の内部でメッキ液の流動性が妨げ
られ、イオンの拡散も不均一にしか行われないという条
件の下では、電気伝導性に優れた緻密でかつ高純度の金
属材料を高い再現性で成長させることが難しいことにあ
る。The problem with embedding a metal material using the plating method is that under the condition that the fluidity of the plating solution is hindered inside deep grooves or holes and the diffusion of ions is performed only unevenly. It is difficult to grow a dense and high-purity metal material having excellent electric conductivity with high reproducibility.
【０００５】図８に基づき、従来のメッキ金属埋め込み
配線形成法の問題点について、さらに具体的に説明す
る。例えばシリコンからなる半導体基板１の上に下地絶
縁膜として第１の絶縁層２形成し、引き続き埋め込み配
線を形成するための厚い第２の絶縁層３を形成した後、
レジストパターン（図示せず）と通常のＲＩＥ（活性イ
オンエッチング：Reactive Ion Etching）法を用いて、
所定の位置に配線溝５を図８（ａ）に示すように形成す
る。With reference to FIG. 8, the problem of the conventional method of forming a buried plated metal wiring will be described more specifically. For example, after a first insulating layer 2 is formed as a base insulating film on a semiconductor substrate 1 made of silicon, and a thick second insulating layer 3 for forming a buried wiring is formed,
Using a resist pattern (not shown) and ordinary RIE (Reactive Ion Etching) method,
The wiring groove 5 is formed at a predetermined position as shown in FIG.
【０００６】通常のＯ2 プラズマアッシング法を用い
て、前記レジストパターン（図示せず）を除去した後、
スパッタ法等を用いて前記配線溝５の内部と前記第２の
絶縁膜の上部表面を金属電極膜６ａで被覆し、引き続き
電気メッキ法により前記金属電極膜６ａの上に、例えば
Ｃｕからなる金属膜７を配線材料として形成する。しか
しこのようにして配線溝５の内部に金属膜７を形成すれ
ば、金属膜７の内部に不純物としてアニオンやキレート
等が取り込まれる。After removing the resist pattern (not shown) using a normal O 2 plasma ashing method,
The inside of the wiring groove 5 and the upper surface of the second insulating film are covered with a metal electrode film 6a using a sputtering method or the like, and then a metal such as Cu is formed on the metal electrode film 6a by an electroplating method. The film 7 is formed as a wiring material. However, when the metal film 7 is formed inside the wiring groove 5 in this manner, anions, chelates and the like are taken into the metal film 7 as impurities.
【０００７】図８（ａ）の円内に、Ｃｕ原子７ａからな
るメッキ層の内部に、メッキ液中のアニオン９が、不純
物として取り込まれた状況が示されている。一般に大小
にかかわらずアニオン等の不純物が表面の吸着サイトを
ターミネートし、Ｃｕ等のエピタキシャル成長が阻害さ
れれば、金属配線材に格子欠陥を生じ結晶の微小化を招
く。また不純物等は粒界に蓄積され易く、その結果膜質
を低下させ配線抵抗増大の原因となる。FIG. 8A shows a situation in which an anion 9 in a plating solution is incorporated as an impurity in a plating layer made of Cu atoms 7a. In general, if an impurity such as an anion terminates the adsorption site on the surface regardless of the size, and if the epitaxial growth of Cu or the like is hindered, a lattice defect occurs in the metal wiring material and the crystal becomes smaller. Further, impurities and the like are easily accumulated at the grain boundaries, and as a result, the quality of the film is deteriorated and the wiring resistance is increased.
【０００８】また、メッキ液中における配線材料の成長
速度は、液中のイオン濃度に大きく依存する。微細な穴
や溝部では流動や拡散によるメッキ液からのイオンの供
給が不十分となり、メッキ液のイオン濃度に局所的な変
化を生じる。このようにイオン濃度が不均一なメッキ液
から、配線溝５の内部に欠陥を含む金属膜７を成長すれ
ば、その内部表面は図８（ａ）に示すように、第２の絶
縁層３の上部に堆積した表面に比べて凹凸の激しい成長
面となる。[0008] The growth rate of the wiring material in the plating solution largely depends on the ion concentration in the solution. In a fine hole or groove, the supply of ions from the plating solution due to flow or diffusion becomes insufficient, and a local change occurs in the ion concentration of the plating solution. When the metal film 7 having a defect inside the wiring groove 5 is grown from the plating solution having the non-uniform ion concentration, the inner surface thereof becomes the second insulating layer 3 as shown in FIG. Is a growth surface with more irregularities than the surface deposited on the upper surface.
【０００９】このような状況でメッキ金属膜７の厚さを
増加し、図８（ｂ）に示すように配線溝５を埋め込め
ば、特に前記凹凸面が会合する配線溝５の中央部におい
て、多数の空洞１４を発生する。In such a situation, if the thickness of the plating metal film 7 is increased and the wiring groove 5 is buried as shown in FIG. 8B, especially at the center of the wiring groove 5 where the uneven surface meets, A number of cavities 14 are created.
【００１０】従来のメッキ金属による埋め込み配線で
は、このように不完全な状態で配線溝に金属膜７が埋め
込まれ、その後図８（ｂ）の破線と矢印に示すように、
ＣＭＰ（化学機械的研磨：Chemical Mechanical Polis
h）法を用いて、前記配線溝５の外に形成された金属膜
７と前記第２の絶縁膜３の上部表面に堆積した金属電極
膜６ａとを除去し、メッキ金属埋め込み配線を形成して
いた。In the conventional buried wiring made of plated metal, the metal film 7 is buried in the wiring groove in such an imperfect state, and thereafter, as shown by a broken line and an arrow in FIG.
CMP (Chemical Mechanical Polishing)
Using a method h), the metal film 7 formed outside the wiring groove 5 and the metal electrode film 6a deposited on the upper surface of the second insulating film 3 are removed to form a plated metal embedded wiring. I was
【００１１】以上のべたように、配線溝の中央部に多数
の空洞１４を含む金属膜７は配線抵抗を増大させると共
に、空洞１４の中にメッキ液等を取り込んで腐食反応を
生じ断線不良の原因となっていた。As described above, the metal film 7 including a large number of cavities 14 at the center of the wiring groove increases the wiring resistance and takes in a plating solution or the like into the cavities 14 to cause a corrosion reaction to cause disconnection failure. Was causing it.
【００１２】メッキ法により成長した金属膜の凹凸を改
善するため、従来メッキ液中に光沢剤と呼ぶ特殊な薬品
を添加する方法が知られている。この方法は、メッキ面
に対して垂直方向に成長する金属結晶の頂点に前記光沢
剤を吸着させて成長を抑制し面内方向への金属膜の成長
を促進する作用を用いたものと考えられている。しか
し、この方法によれば前記光沢剤又はその分解生成物が
金属膜中に不純物として取り込まれ、金属配線の抵抗を
大幅に増加させる。In order to improve the unevenness of the metal film grown by the plating method, a method of adding a special agent called a brightener to a plating solution has been known. This method is considered to use the action of adsorbing the brightener to the apex of the metal crystal growing in the direction perpendicular to the plating surface to suppress the growth and promote the growth of the metal film in the in-plane direction. ing. However, according to this method, the brightener or a decomposition product thereof is taken into the metal film as an impurity, and the resistance of the metal wiring is greatly increased.
【００１３】このように従来のメッキ金属埋め込み配線
は、堆積速度が大きくかつ微細配線にも適用可能な配線
工程として注目されながら、配線の信頼性が低くかつ設
計どうりの低抵抗値が得られないという問題があった。As described above, the conventional plated metal buried wiring has attracted attention as a wiring process which has a high deposition rate and can be applied to fine wiring, and has low wiring reliability and a low resistance value as designed. There was no problem.
【００１４】[0014]
【発明が解決しようとする課題】上記したように従来の
メッキ金属埋め込み配線をはじめ、半導体基板上に形成
された凹部にメッキ法により金属膜を埋め込む方法に
は、高純度でかつ空洞等を含まない、電気伝導性に優れ
た金属材料を高い歩留まりと再現性で前記凹部に埋め込
むことができないという問題があった。As described above, the method of embedding a metal film in a recess formed on a semiconductor substrate by a plating method, including the conventional plating metal-embedded wiring, includes a high-purity and cavity. There is a problem that a metal material having excellent electrical conductivity cannot be buried in the recess with high yield and reproducibility.
【００１５】本発明は上記の問題点を解決すべくなされ
たもので、半導体基板上に大電流に耐える断面積の大き
い金属配線や、従来に比べて耐熱性に優れた金属配線を
短時間に形成すること、またこれらの技術を用いて微細
配線や能動素子の微細電極、これらを相互に接続するコ
ンタクトホールを埋め込むプラグ等を形成することがで
きる高歩留まり高信頼性のメッキ方法を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and a metal wiring having a large cross-sectional area capable of withstanding a large current and a metal wiring having excellent heat resistance as compared with the related art can be formed on a semiconductor substrate in a short time. To provide a high-yield and high-reliability plating method capable of forming fine wirings, fine electrodes of active elements, plugs for burying contact holes for interconnecting them, and the like by using these techniques. With the goal.
【００１６】[0016]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、導電性材料の表面上に電気メッキにより金属
膜を形成する工程を含む半導体装置の製造方法におい
て、導電性材料の表面をあらかじめよう素で被覆する前
処理を行った後、電気メッキにより前記導電性材料表面
上に金属膜を形成することを特徴とする。According to a method of manufacturing a semiconductor device of the present invention, there is provided a method of manufacturing a semiconductor device including a step of forming a metal film on a surface of a conductive material by electroplating. After a pretreatment for coating with iodine is performed in advance, a metal film is formed on the surface of the conductive material by electroplating.
【００１７】好ましくは前記導電性材料は、蒸着法、ス
パッタ法、及びＣＶＤ法のいずれかを用いて半導体基板
に形成されたものであり、前記導電性材料の表面をよう
素で被覆する前処理は、前記導電性材料の形成に引き続
き、前記蒸着法、スパッタ法及びＣＶＤ法のいずれかに
用いたチャンバー内を引き続き真空状態として、前記導
電性材料の表面を大気開放することなく、よう素を蒸着
するものであることを特徴とする。Preferably, the conductive material is formed on a semiconductor substrate by using any one of a vapor deposition method, a sputtering method, and a CVD method, and a pretreatment for covering the surface of the conductive material with iodine. Following the formation of the conductive material, the interior of the chamber used for any one of the vapor deposition method, the sputtering method, and the CVD method is continuously kept in a vacuum state, and the iodine is removed without opening the surface of the conductive material to the atmosphere. It is characterized by being deposited.
【００１８】また好ましくは前記よう素を被覆する前処
理は、大気開放により前記導電性材料の表面に生じた表
面酸化物をエッチング液に浸漬除去した後、この表面酸
化物が除去された導電性材料の表面を再び大気開放する
ことなく、前記エッチング液をよう素を含む薬液に置換
するものであることを特徴とするまた好ましくは前記よ
う素を含む薬液は、モル濃度が１μＭ乃至１ＭのＫＩ溶
液及びＨＩ溶液のいずれかであり、前記電気メッキに用
いるメッキ液は、ＣｕＳＯ4 溶液及びＡｇＣｌＯ4 溶液
のいずれかであることを特徴とする。Preferably, in the pretreatment for coating the iodine, the surface oxide formed on the surface of the conductive material by opening to the atmosphere is immersed and removed in an etching solution, and then the conductive material from which the surface oxide has been removed is removed. The etching solution is replaced with a chemical solution containing iodine without exposing the surface of the material to the atmosphere again. Preferably, the chemical solution containing iodine has a KI having a molar concentration of 1 μM to 1 M. is either solution and HI solution, plating solution used for said electroplating is characterized in that it is either a CuSO 4 solution and AgClO 4 solution.
【００１９】このように導電性材料の表面をあらかじめ
よう素で被覆する前処理を行えば、その上に成長する金
属膜の成長表面を平坦化し、半導体基板に形成された凹
部への高純度でかつ緻密な金属膜の埋め込みを行うこと
ができる。By performing a pretreatment of coating the surface of the conductive material with iodine in advance, the growth surface of the metal film to be grown thereon is flattened, and the high-purity recesses formed in the semiconductor substrate are formed on the semiconductor substrate. In addition, a dense metal film can be embedded.
【００２０】本発明の半導体装置の製造方法は、半導体
基板上に絶縁膜を形成し、この絶縁膜に溝部を形成し、
溝部の内部表面と絶縁膜の上部表面とをバリヤメタルで
被覆し、このバリヤメタルの表面をシードメタルでさら
に被覆し、前記シードメタルの表面をよう素で被覆する
前処理の後、シードメタルを陰極として電気メッキする
ことにより、シードメタルに積層して溝部を埋め込む金
属膜を形成し、溝部の外に堆積したバリヤメタルとシー
ドメタルと金属膜とを除去することを特徴とする。According to the method of manufacturing a semiconductor device of the present invention, an insulating film is formed on a semiconductor substrate, and a groove is formed in the insulating film.
After covering the inner surface of the groove and the upper surface of the insulating film with a barrier metal, further covering the surface of the barrier metal with a seed metal, and coating the surface of the seed metal with iodine, the seed metal is used as a cathode. A metal film is formed by laminating the seed metal on the seed metal to fill the groove by electroplating, and the barrier metal, the seed metal, and the metal film deposited outside the groove are removed.
【００２１】このようにして半導体基板上に形成された
絶縁膜に埋め込まれた金属配線を形成することができ
る。ここでシードメタルは電気メッキの際、金属膜成長
の生長核となるものであり、あらかじめ前記金属膜と同
一材料のシードメタルをバリヤメタル上に薄く堆積する
ことにより、前記金属膜のメッキを良好に行うことがで
きる。なおバリヤメタルは前記金属膜の相互拡散を防止
し、耐熱性を高めるものである。In this manner, a metal wiring embedded in an insulating film formed on a semiconductor substrate can be formed. Here, the seed metal is a growth nucleus for the growth of the metal film during electroplating, and the seed metal of the same material as the metal film is thinly deposited on the barrier metal in advance, so that the plating of the metal film can be performed well. It can be carried out. The barrier metal prevents interdiffusion of the metal film and improves heat resistance.
【００２２】本発明の半導体装置の製造方法は、半導体
基板上に絶縁膜を介してバリヤメタルを形成し、このバ
リヤメタルの表面をシードメタルでさらに被覆し、この
シードメタルの表面にレジスト膜を形成し、レジスト膜
にシードメタルに達する溝状の開口部を形成して、開口
部の底面に前記シードメタルの表面を露出する。少なく
ともシードメタルの表面をよう素で被覆する前処理の
後、シードメタルを陰極として電気メッキすることによ
り、開口部の底面に露出したシードメタルに積層して前
記開口部を埋め込む金属膜を形成し、開口部の外に堆積
したシードメタルと金属膜とを除去し、レジスト膜とこ
のレジスト膜の下部に残留したバリヤメタルをさらに除
去することを特徴とする。このとき前記よう素の被覆は
レジスト膜の表面や開口部の側面に及んでもとくに問題
はない。According to the method of manufacturing a semiconductor device of the present invention, a barrier metal is formed on a semiconductor substrate via an insulating film, the surface of the barrier metal is further covered with a seed metal, and a resist film is formed on the surface of the seed metal. Then, a groove-shaped opening reaching the seed metal is formed in the resist film, and the surface of the seed metal is exposed at the bottom of the opening. After pretreatment of covering at least the surface of the seed metal with iodine, the seed metal is electroplated as a cathode to form a metal film that is stacked on the seed metal exposed on the bottom surface of the opening to fill the opening. The method is characterized in that the seed metal and the metal film deposited outside the opening are removed, and the resist film and the barrier metal remaining under the resist film are further removed. At this time, the iodine coating does not particularly affect the surface of the resist film or the side surface of the opening.
【００２３】このようにして半導体基板上に形成された
絶縁膜上に金属配線や、例えばＭＯＳトランジスタの低
抵抗なゲート電極を形成することができる。また前記バ
リヤメタルは、半導体基板に直接形成されたものであっ
てもよい。このようにすればＭＥＳＦＥＴのゲート電極
やバイポーラトランジスタのエミッタ、ベース電極、半
絶縁性の化合物半導体基板上に直接形成された、第１層
の微細配線等を形成することができる。In this manner, a metal wiring or a low-resistance gate electrode of, for example, a MOS transistor can be formed on the insulating film formed on the semiconductor substrate. Further, the barrier metal may be formed directly on the semiconductor substrate. In this manner, the first-layer fine wiring and the like directly formed on the gate electrode of the MESFET, the emitter and the base electrode of the bipolar transistor, and the semi-insulating compound semiconductor substrate can be formed.
【００２４】本発明の半導体装置の製造方法は、半導体
基板上に第１の絶縁膜を介して第１の金属膜をパターン
形成し、第１の金属膜がパターン形成された半導体基板
上に第２の絶縁膜を形成し、第２の絶縁膜を貫通して前
記第１の金属膜に達するコンタクトホールを形成し、コ
ンタクトホールの内部と前記第２の絶縁膜の上部表面と
をバリヤメタルで被覆し、このバリヤメタルの表面をシ
ードメタルでさらに被覆し、シードメタルの表面をよう
素で被覆する前処理の後、前記シードメタルを陰極とし
て電気メッキすることにより、シードメタルに積層して
コンタクトホールを埋め込む第２の金属膜を形成し、溝
部の外に堆積したバリヤメタルとシードメタルと第２の
金属膜とを除去し、前記コンタクトホールの上部に露出
した第２の金属膜上に第３の金属膜をパターン形成する
ことを特徴とする。According to the method of manufacturing a semiconductor device of the present invention, a first metal film is patterned on a semiconductor substrate via a first insulating film, and the first metal film is patterned on the semiconductor substrate on which the first metal film is patterned. Forming a second insulating film, forming a contact hole penetrating through the second insulating film and reaching the first metal film, and covering the inside of the contact hole and an upper surface of the second insulating film with a barrier metal. Then, the surface of the barrier metal is further coated with a seed metal, and after the pretreatment of coating the surface of the seed metal with iodine, the seed metal is electroplated as a cathode, thereby laminating the seed metal to form a contact hole. Forming a second metal film to be buried, removing the barrier metal, the seed metal, and the second metal film deposited outside the groove, and exposing the second metal film on the contact hole; The third metal film, characterized in that the pattern formed.
【００２５】このようにして半導体基板上に絶縁膜を介
して形成された多層配線間を接続するコンタクトホール
に金属プラグを埋め込むことができる。またこのとき前
記第１の金属膜を半導体基板上に直接パターン形成すれ
ば、半導体基板上に形成された素子の電極と多層配線間
を接続するコンタクトホールの金属プラグを形成するこ
とができる。In this manner, the metal plug can be embedded in the contact hole connecting between the multilayer wirings formed on the semiconductor substrate via the insulating film. At this time, if the first metal film is directly patterned on the semiconductor substrate, it is possible to form a metal plug of a contact hole connecting between the electrode of the element formed on the semiconductor substrate and the multilayer wiring.
【００２６】好ましくは前記シードメタルと金属膜は、
Ｃｕ、Ａｇ、Ｐｄ、Ａｌのいずれかであり、また前記バ
リヤメタルはＷ、ＷＳｉＮ、ＷＮ、ＴｉＮ、ＴｉＷ、Ｚ
ｒ、ＺｒＮ、Ｔａ、ＴａＮのいずれかであることを特徴
とする。Preferably, the seed metal and the metal film are
Any of Cu, Ag, Pd, and Al, and the barrier metal is W, WSiN, WN, TiN, TiW, Z
r, ZrN, Ta, or TaN.
【００２７】[0027]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１に基づき、本発明の第
１の実施の形態に係るメッキ金属埋め込み配線の形成方
法について説明する。Embodiments of the present invention will be described below in detail with reference to the drawings. With reference to FIG. 1, a description will be given of a method for forming a plated metal buried wiring according to the first embodiment of the present invention.
【００２８】例えばシリコンからなる半導体基板１の上
に、ＣＶＤ法を用いて埋め込み配線の下地となるＳｉＯ
2 膜２を形成し、プラズマＣＶＤ法により埋め込み配線
に用いる厚さ１μｍのプラズマＳｉＯ2 膜３を形成す
る。プラズマＳｉＯ2 膜３の上にレジスト膜４を形成
し、通常のフォトリソグラフィー法を用いて、埋め込み
配線の形成領域に所定のパターンを開口する。引き続き
前記レジスト膜４に形成された配線パターンをマスクと
して、図１（ａ）に示すように、通常のＲＩＥ法により
埋め込み配線の形状を定める深さ０．８μｍの配線溝５
を形成した。For example, on a semiconductor substrate 1 made of silicon, a SiO
2 film 2 is formed, and a 1 μm thick plasma SiO 2 film 3 to be used for the buried wiring is formed by the plasma CVD method. A resist film 4 is formed on the plasma SiO 2 film 3, and a predetermined pattern is opened in a region where a buried wiring is to be formed by using ordinary photolithography. Subsequently, using the wiring pattern formed on the resist film 4 as a mask, as shown in FIG. 1A, a wiring groove 5 having a depth of 0.8 μm which determines the shape of the buried wiring by a normal RIE method.
Was formed.
【００２９】Ｏ2 プラズマアッシング法により、ＲＩＥ
のマスクとして用いた前記レジスト膜４を除去した後、
スパッタ法を用いて前記配線溝５の内部を含むプラズマ
ＳｉＯ2 膜の全表面に厚さ０．１μｍのＷ膜からなるバ
リヤメタル６を形成した。さらにＣｕメッキを行う前
に、蒸着法、スパッタ法、またはＣＶＤ法を用いてメッ
キ成長の核となるシードメタル（図示せず）として、厚
さ数十ｎｍ程度のＣｕの薄膜を前記バリヤメタル６の上
に堆積した。RIE is performed by O 2 plasma ashing.
After removing the resist film 4 used as a mask of
A barrier metal 6 made of a W film having a thickness of 0.1 μm was formed on the entire surface of the plasma SiO 2 film including the inside of the wiring groove 5 by using a sputtering method. Further, before performing Cu plating, a thin film of Cu having a thickness of about several tens nm is formed as a seed metal (not shown) serving as a nucleus of plating growth by using a vapor deposition method, a sputtering method, or a CVD method. Deposited on top.
【００３０】さらにＣｕメッキの前処理として、次の第
１、第２の方法を用いて前記シードメタル上によう素被
着層を形成した。第１の方法は、前記シードメタルとな
るＣｕの薄膜を堆積した後、前記堆積に用いた蒸着、ス
パッタ、またはＣＶＤチャンバーを引き続き真空状態に
して、前記シードメタル上に厚さ数原子層の、よう素を
蒸着するものである。Further, as a pre-treatment for Cu plating, an iodine deposition layer was formed on the seed metal by using the following first and second methods. The first method is that, after depositing a thin film of Cu serving as the seed metal, the deposition, sputtering, or CVD chamber used for the deposition is continuously evacuated to a thickness of several atomic layers on the seed metal. This is to deposit iodine.
【００３１】第２の方法は、前記シードメタルとなるＣ
ｕの薄膜を堆積した後、半導体基板１を大気開放し、大
気との反応により生じたシードメタルの表面酸化物層
を、１％のＨＦ溶液または希硫酸からなるエッチング液
に約３０秒浸漬し除去する。引き続き、前記エッチング
により表面酸化物層が除去されたシードメタルの表面が
大気に触れないように、前記エッチング液をモル濃度が
１ｍＭのＫＩ溶液又はＨＩ溶液に置換し、シードメタル
の表面に厚さ数原子層の、よう素被着層を形成する。こ
こに前記ＫＩ溶液とＨＩ溶液による前処理可能なモル濃
度の範囲は、１μＭ乃至１Ｍである。The second method is to use C as the seed metal.
After depositing a thin film of u, the semiconductor substrate 1 is opened to the atmosphere, and the surface oxide layer of the seed metal generated by the reaction with the atmosphere is immersed in an etching solution containing 1% HF solution or dilute sulfuric acid for about 30 seconds. Remove. Subsequently, the etching solution is replaced with a KI solution or a HI solution having a molar concentration of 1 mM so that the surface of the seed metal from which the surface oxide layer has been removed by the etching does not come into contact with the air, and the thickness of the seed metal is reduced to a surface. A few atomic layers of an iodine deposition layer are formed. Here, the range of the molar concentration that can be pretreated with the KI solution and the HI solution is 1 μM to 1M.
【００３２】上記第１、第２の方法を用いてシードメタ
ルに、よう素被着装を被覆した後はよう素被着層が疎水
場を形成し、パッシベーション膜として作用するので、
上記の工程を経た半導体基板を大気中に開放しても、次
に行われるメッキ工程には何等悪影響を生じることはな
い。After the seed metal is coated with the iodine deposition using the above first and second methods, the iodine deposition layer forms a hydrophobic field and acts as a passivation film.
Even if the semiconductor substrate that has undergone the above steps is opened to the atmosphere, there is no adverse effect on the subsequent plating step.
【００３３】次に例えばモル濃度５ｍＭのＣｕＳＯ4 か
らなる、よう素を含有しないメッキ液と通常のメッキ条
件を用いて、図１（ｂ）に示すように厚さ１．０μｍの
Ｃｕからなる金属膜７を配線材料として形成した。Next, using a plating solution containing, for example, 5 mM CuSO 4 and containing no iodine and ordinary plating conditions, as shown in FIG. The film 7 was formed as a wiring material.
【００３４】次に図１（ｃ）に示すように、ＣＭＰ法に
より配線溝５以外に存在するＣｕからなる金属膜７を除
去し所定のパターンを有する金属埋め込み配線を形成し
た。本第１の実施の形態において、下地絶縁膜としてプ
ラズマＳｉ０2 膜、配線金属材料としてスパッタしたＷ
膜からなるバリヤメタル上にメッキ法で形成したＣｕ膜
を用い、さらによう素被着層の形成に蒸着法、またはよ
う素を含む薬液に浸漬する方法を用いた。Next, as shown in FIG. 1C, the metal film 7 made of Cu other than the wiring groove 5 was removed by a CMP method to form a metal buried wiring having a predetermined pattern. In the first embodiment, a plasma SiO 2 film is used as a base insulating film, and W is sputtered as a wiring metal material.
A Cu film formed by a plating method on a barrier metal made of a film was used, and a vapor deposition method or a method of dipping in a chemical solution containing iodine was used to form an iodine-applied layer.
【００３５】ここにスパッタＷからなるバリヤメタル
は、本第１の実施の形態に示す構造では、プラズマＳｉ
Ｏ2 膜３との密着性を高める役割を果たしている。これ
を電極として直接Ｃｕメッキを行うことも不可能ではな
いが、上記したようにＷの上にさらにメッキ成長の核と
して、あらかじめスパッタ法等により密着性に優れたＣ
ｕからなるシードメタルを形成すれば、メッキ成長した
金属膜７の品質が向上しプラズマＳｉＯ2 膜３と金属膜
７との密着性をさらに高めることができる。Here, in the structure shown in the first embodiment, the barrier metal made of the sputtering W is plasma Si.
It plays a role in enhancing the adhesion to the O 2 film 3. It is not impossible to perform Cu plating directly using this as an electrode. However, as described above, furthermore, as a nucleus of plating growth, C having excellent adhesion by sputtering or the like is used in advance.
If a seed metal made of u is formed, the quality of the metal film 7 grown by plating can be improved, and the adhesion between the plasma SiO 2 film 3 and the metal film 7 can be further increased.
【００３６】また、Ｃｕメッキ液としてＣｕＳＯ4 溶
液、不要配線材料の除去法としてＣＭＰ法をそれぞれ用
いたが、例えばＣｕＳＯ4 溶液の替わりに５ｍＭのＡｇ
ＣｌＯ4 溶液を用いて、Ａｇのメッキ配線を形成する
等、絶縁膜、配線材料、薬液、前処理法、不要配線材除
去法等につき他の材料や方法を用いることも可能であ
る。また下地絶縁膜に形成された配線溝の深さや、被着
した配線金属材料の膜厚、薬液の濃度等も、必ずしも本
第１の実施の形態に示した値でなくてもよい。Also, a CuSO 4 solution was used as a Cu plating solution, and a CMP method was used as a method of removing unnecessary wiring material. For example, instead of the CuSO 4 solution, 5 mM Ag was used.
Other materials and methods can be used for the insulating film, the wiring material, the chemical solution, the pretreatment method, the unnecessary wiring material removing method, and the like, such as forming an Ag plating wiring using a ClO 4 solution. Further, the depth of the wiring groove formed in the base insulating film, the thickness of the wiring metal material deposited, the concentration of the chemical solution, and the like do not necessarily have to be the values shown in the first embodiment.
【００３７】ここで図２を用いてＣｕメッキを行う前
に、よう素含有薬液による前処理を行う効果についての
べ、その化学的根拠を明らかにする。図２（ａ）におい
て、６はメッキ金属を堆積する負側電極となるＣｕのシ
ードメタルで被覆されたバリヤメタルであり、８はよう
素含有薬液（ＫＩまたはＨＩ溶液）に短時間浸漬するこ
とにより、前記負側電極表面に隙間なく被着した厚さ１
原子層乃至数原子層のよう素被着層である。７ａはメッ
キ液中のＣｕイオン、９は前記Ｃｕイオン（カチオン）
とイオン結合している硫酸基からなるアニオンまたは配
位結合しているキレート剤である。Here, referring to FIG. 2, the chemical basis of the effect of performing the pretreatment with the iodine-containing chemical solution before performing the Cu plating will be clarified. In FIG. 2A, reference numeral 6 denotes a barrier metal coated with a Cu seed metal serving as a negative electrode for depositing a plating metal, and reference numeral 8 denotes a barrier metal which is immersed in an iodine-containing chemical solution (KI or HI solution) for a short time. And a thickness of 1 applied to the surface of the negative electrode without any gap.
It is an elementally deposited layer such as an atomic layer to several atomic layers. 7a is Cu ion in the plating solution, 9 is the Cu ion (cation)
An anion consisting of a sulfate group ionically bonded to a chelating agent or a coordinated bond.
【００３８】図２（ａ）に示すように、よう素原子層を
被着した負側電極上において、前記よう素原子が酸化
（ＩＯ3 - に変化してメッキ液に溶出する）されずにそ
のまま吸着状態を維持する特定領域の電位を前記電極に
付与して、メッキ液中に含まれるＣｕイオンの電界析出
（電気メッキ）を行えば、前記電極表面を覆うよう素原
子８とＣｕイオン７ａとの間に強い相互作用が存在する
ため、Ｃｕイオン７ａはアニオン９から分離して１乃至
数原子層のよう素被着層８を通り抜ける。As shown in FIG. 2 (a), the volume as referred on the negative side electrode deposited an atom layer, the so atom is oxidized (IO 3 - eluting changes in the plating solution) in Sarezu By applying a potential of a specific region that maintains the adsorption state to the electrode and performing electric field deposition (electroplating) of Cu ions contained in the plating solution, element atoms 8 and Cu ions 7a are formed so as to cover the electrode surface. And Cu ions 7a separate from the anions 9 and pass through the elementally deposited layer 8 such as one to several atomic layers.
【００３９】さらに具体的に説明すれば次の通りであ
る。、メッキ液のｐＨが０の場合、電極の電位が＋１．
１９５Ｖ以上では次の反応を生じ、前記よう素原子が酸
化しＩＯ3 - となってメッキ液に溶出する。A more specific description is as follows. When the pH of the plating solution is 0, the potential of the electrode is +1.
When the voltage is 195 V or higher, the following reaction occurs, and the iodine atoms are oxidized to IO 3 - and eluted into the plating solution.
【００４０】[0040]
【数１】 (Equation 1)
【００４１】しかしこの電位以下では上記の反応を生じ
ることはないので、上記したようによう素被着層を維持
したままＣｕイオンの電解析出を行うためには、メッキ
液のｐＨが０の場合メッキ電極の電位は１．１９５Ｖ以
下としなければならない。However, since the above reaction does not occur below this potential, in order to carry out the electrolytic deposition of Cu ions while maintaining the iodine-coated layer as described above, the pH of the plating solution must be zero. In this case, the potential of the plating electrode must be 1.195 V or less.
【００４２】このとき図２（ｂ）に示すように、Ｃｕイ
オン７ａに比べてよう素との相互作用が小さい硫酸基ま
たはキレート剤からなるアニオン９は、よう素被着層８
を通り抜けることができないので、矢印に示すようにメ
ッキ液中に取り残され、よう素被着層８を通過したＣｕ
イオン７ａのみが、負側電極であるバリヤメタル６を被
覆するＣｕシードメタルとよう素被着層８との間に析出
し、Ｃｕからなる金属膜７の析出反応が進行する。At this time, as shown in FIG. 2B, the anion 9 composed of a sulfate group or a chelating agent, which has a smaller interaction with iodine than the Cu ion 7a,
Cannot be passed through the plating solution, as shown by the arrow, Cu is left in the plating solution and passed through the iodine-deposited layer 8.
Only the ions 7a are deposited between the Cu seed metal covering the barrier metal 6 serving as the negative electrode and the iodine deposition layer 8, and the deposition reaction of the metal film 7 made of Cu proceeds.
【００４３】このようにして、Ｗ膜からなるバリヤメタ
ル６を被覆するＣｕシードメタルの上には高純度のＣｕ
が欠陥を生じることなく析出し、前記シードメタル上の
Ｃｕからなる金属膜７の表面には常によう素被着層８が
存在し続けることになる。As described above, the high-purity Cu is deposited on the Cu seed metal covering the barrier metal 6 composed of the W film.
Is deposited without generating defects, and the iodine-coated layer 8 always exists on the surface of the metal film 7 made of Cu on the seed metal.
【００４４】さきに従来の光沢剤の作用について説明し
たように、Ｃｕメッキ面の表面に吸着したよう素被着層
８は、メッキ面に垂直方向の成長を抑制し、メッキ面に
沿ったＣｕからなる金属膜７の成長を促進する。したが
って、よう素被着層８の存在によりメッキ面の平滑性は
いちじるしく向上する。また、前記よう素被着層８は常
に金属膜７の表面上にあるので、よう素が不純物として
前記金属膜７の中に取り込まれることはない。As described above, the action of the conventional brightener is described above. The iodine-adhering layer 8 adsorbed on the surface of the Cu plating surface suppresses the growth in the direction perpendicular to the plating surface, and the Cu coating along the plating surface is suppressed. Promotes the growth of the metal film 7 made of. Therefore, the smoothness of the plated surface is remarkably improved by the presence of the iodine coating layer 8. In addition, since the iodine deposition layer 8 is always on the surface of the metal film 7, iodine is not taken into the metal film 7 as an impurity.
【００４５】よう素被着層の作用は次のように要約され
る。よう素よりもＣｕに対する相互作用が小さいメッキ
液中のアニオン等の不純物に対して、最上層に存在する
よう素被着層が障壁として作用し、前記アニオン等が排
除され、メッキ後のＣｕの純度が向上する。また上記の
作用が加わることにより、メッキ液中のイオン拡散の不
均一性に基づくＣｕ析出速度のイオン濃度依存性が緩和
され、Ｃｕ中の空洞の発生が抑制される。The function of the iodine-deposited layer is summarized as follows. For an impurity such as an anion in a plating solution having a smaller interaction with Cu than iodine, the element-adhered layer acts as a barrier so as to be present at the uppermost layer, the anion and the like are eliminated, and Cu after plating is removed. Purity is improved. In addition, the addition of the above-described action alleviates the dependency of the Cu deposition rate on the ion concentration based on the non-uniformity of ion diffusion in the plating solution, and suppresses the generation of cavities in Cu.
【００４６】このほかメッキ後、或いはメッキ中の処理
としてアノ一ド溶解を行う場合、メッキ後のよう素の被
覆率（表面に吸着されたよう素原子数／配線材料の表面
原子数）が一定値以上であればよう素による疎水場を形
成し、この疎水場の形成により水酸化物イオンの金属膜
表面への侵入が阻止される。このため析出したＣｕ金属
膜表面での酸化反応が抑制され、溶解反応のみを選択的
に行うことができるようになり、メッキ金属Ｃｕ表面の
凸部が溶解して表面段差の低減を図ることができる。In addition, when anodic dissolution is performed after plating or during plating, the coverage of iodine after plating (the number of iodine atoms adsorbed on the surface / the number of surface atoms of the wiring material) is constant. If the value is greater than or equal to the value, a hydrophobic field is formed by iodine, and the formation of the hydrophobic field prevents entry of hydroxide ions into the surface of the metal film. For this reason, the oxidation reaction on the surface of the deposited Cu metal film is suppressed, and only the dissolution reaction can be selectively performed, and the protrusions on the surface of the plated metal Cu are dissolved to reduce the surface step. it can.
【００４７】ここにアノード溶解とは、メッキに用いた
電極に印加する電圧の極性を反転することにより、メッ
キにより陰極（本実施の形態ではバリヤメタルを被覆す
るシードメタル）上に析出したＣｕからなる金属膜をメ
ッキ液中に再度溶出させる操作であって、例えば析出面
の凸部においてメッキ金属原子の配位数が小さいため選
択的に溶解が進み、前記金属膜表面の平坦性を改善する
ことができる。Here, the anodic dissolving means that the polarity of the voltage applied to the electrode used for plating is inverted, so that Cu is deposited on the cathode (in the present embodiment, the seed metal covering the barrier metal) by plating. This is an operation of eluting the metal film again into the plating solution. For example, the coordination number of the plating metal atoms is small at the convex portion of the deposition surface, so that the selective dissolution proceeds, and the flatness of the metal film surface is improved. Can be.
【００４８】またよう素による疎水場の形成のため、メ
ッキ前の大気開放時におけるシードメタルの酸化や、メ
ッキ後の大気放置下におけるメッキ金属の腐食反応が抑
制される効果がある。In addition, the formation of the hydrophobic field by iodine has the effect of suppressing the oxidation of the seed metal when exposed to the atmosphere before plating and the corrosion reaction of the plated metal when left in the atmosphere after plating.
【００４９】なお以上にのべた、よう素含有薬液にメッ
キ電極を短時間浸漬する前処理の効果は、ＣｕＳＯ4 溶
液を用いたＣｕメッキのみならず、ＡｇＣｌＯ4 溶液を
用いたＡｇメッキについてもほぼ同様に生じことを確認
している。このほかメッキ可能なＰｄ、Ａｌについても
良好な結果が得られる。[0049] Note was mentioned above, the effect of pretreatment intoxicated immersed briefly plating electrode-containing chemical, not only Cu plating using CuSO 4 solution, substantially also Ag plating using the AgClO 4 solution It has been confirmed that this also occurs. In addition, good results are obtained for Pd and Al which can be plated.
【００５０】次に図３に基づき本発明の第２の実施の形
態について説明する。例えばシリコンからなる半導体基
板１の上に、ＣＶＤ法を用いて埋め込み配線の下地とな
るＳｉＯ2 膜２を形成する。通常の蒸着法又はスパッタ
法とフォトリソグラフィー法を用いて、Ｃｕからなる第
１層の金属配線を形成し、所定の位置に前記第１層配線
と上層の配線とを接続するＣｕからなるコンタクトパッ
ド１０を形成する。Next, a second embodiment of the present invention will be described with reference to FIG. On a semiconductor substrate 1 made of, for example, silicon, an SiO 2 film 2 serving as a base of an embedded wiring is formed by using a CVD method. A contact pad made of Cu for forming a first-layer metal wiring made of Cu using a normal vapor deposition method or a sputtering method and a photolithography method, and connecting the first-layer wiring and an upper-layer wiring at predetermined positions. Form 10.
【００５１】次に１層配線と２層配線の層間絶縁膜とし
て、前記コンタクトパッド１０を含む第１層配線上に厚
さ１μｍのプラズマＳｉＯ2 膜３を形成する。このとき
第１層配線によりプラズマＳｉＯ2 膜３の表面に生じた
凹凸は、通常のＣＭＰ法、又はエッチバック法を用いて
平坦化する。Next, a 1 μm thick plasma SiO 2 film 3 is formed on the first layer wiring including the contact pad 10 as an interlayer insulating film of the first layer wiring and the second layer wiring. At this time, the unevenness generated on the surface of the plasma SiO 2 film 3 by the first layer wiring is flattened by using a normal CMP method or an etch back method.
【００５２】プラズマＳｉＯ2 膜３の上にレジスト膜
（図示せず）を形成し、通常のフォトリソグラフィー法
を用いて、前記コンタクトパッド１０の上の所定位置に
コンタクトホールのパターンを開口する。引き続き前記
レジスト膜に形成されたコンタクトホールのパターンを
マスクとして、通常のＲＩＥ法により平坦化されたプラ
ズマＳｉＯ2 膜３を貫通して前記コンタクトパッド１０
に達するコンタクトホールを形成した。A resist film (not shown) is formed on the plasma SiO 2 film 3, and a contact hole pattern is opened at a predetermined position on the contact pad 10 by using ordinary photolithography. Subsequently, using the contact hole pattern formed in the resist film as a mask, the contact pad 10 penetrates through the plasma SiO 2 film 3 planarized by a normal RIE method.
Was formed.
【００５３】Ｏ2 プラズマアッシング法により、ＲＩＥ
のマスクとして用いた前記レジスト膜を除去した後、図
３に示すように、前記コンタクトホールの内部を含むプ
ラズマＳｉＯ2 膜の全表面に、厚さ０．１μｍのＷ膜か
らなるバリヤメタル６をスパッタ法を用いて形成し、こ
れを厚さ数十ｎｍのＣｕのシードメタル（図示せず）で
さらに被覆した。RIE is performed by O 2 plasma ashing.
After removing the resist film used as the mask of FIG. 2, as shown in FIG. 3, a barrier metal 6 made of a 0.1 μm thick W film is sputtered on the entire surface of the plasma SiO 2 film including the inside of the contact hole. It was formed using a method, and further covered with a seed metal (not shown) of Cu having a thickness of several tens nm.
【００５４】第１の実施の形態にのべた第１、第２の方
法を用いて、前記シードメタルの全表面によう素被着層
を形成した後、例えばモル濃度５ｍＭのＣｕＳＯ4 から
なるよう素を含まないメッキ液を用いて、前記コンタク
トホールを埋め込むプラグとして厚さ１．０μｍのＣｕ
からなる金属膜７を形成した。After forming an iodine deposition layer on the entire surface of the seed metal by using the first and second methods described in the first embodiment, the seed metal is made of, for example, CuSO 4 having a molar concentration of 5 mM. Using a plating solution containing no element, a 1.0 μm thick Cu
Was formed.
【００５５】次に再度ＣＭＰ法によりコンタクトホール
の外に存在するＷからなるバリヤメタル６、及びＣｕか
らなるシードメタルと金属膜７を除去し、プラズマＳｉ
Ｏ2膜の表面に露出した金属膜膜７からなるプラグ上
に、Ｃｕからなる第２層配線のコンタクトパッド１１を
通常の蒸着法又はスパッタ法と、フォトリソグラフィー
法とを用いて形成し、絶縁膜２の上の第１層配線と第２
層配線を接続するコンタクト用のプラグを完成した。Next, the barrier metal 6 composed of W and the seed metal composed of Cu and the metal film 7 existing outside the contact hole are removed again by the CMP method, and the plasma Si is removed.
A contact pad 11 of a second layer wiring made of Cu is formed on the plug made of the metal film 7 exposed on the surface of the O 2 film by using a normal vapor deposition method or a sputtering method and a photolithography method, and is insulated. First layer wiring on film 2 and second layer wiring
The plug for the contact connecting the layer wiring was completed.
【００５６】第２の実施の形態において、Ｗからなるバ
リヤメタル６は、第１の実施の形態でのべたと同様プラ
ズマＳｉＯ2 ３膜との密着性を高める効果があるが、こ
こではさらに、コンタクトパッド１０とコンタクトプラ
グ７との間の金属材料の相互拡散を防止し、配線の耐熱
性と信頼性を向上する役割を果たしている。Ｗからなる
バリヤメタル６をそのままメッキ電極として用いること
もできるが、シードメタルをさらに被覆することによ
り、メッキにより成長した金属膜７の品質が向上し密着
性もさらに高められる。In the second embodiment, the barrier metal 6 made of W has an effect of improving the adhesion to the plasma SiO 2 film as in the case of the first embodiment. It serves to prevent mutual diffusion of the metal material between the pad 10 and the contact plug 7 and to improve the heat resistance and reliability of the wiring. The barrier metal 6 made of W can be used as it is as a plating electrode. However, by further coating the seed metal, the quality of the metal film 7 grown by plating is improved, and the adhesion is further improved.
【００５７】また本第２の実施の形態において、第１層
及び第２層配線とそのコンタクトパッド１０、１１をＣ
ｕで形成する場合について説明したが、例えばＡｌ等の
他の金属を用いることもできる。また第１層及び第２層
配線とそのコンタクトパッド１０、１１がメッキ法によ
り形成可能であることは、前記第１の実施の形態を参照
すれば明らかである。In the second embodiment, the first and second layer wirings and their contact pads 10 and 11 are
Although the case of forming with u has been described, other metals such as Al can be used, for example. It is apparent from the first embodiment that the first and second layer wirings and their contact pads 10 and 11 can be formed by plating.
【００５８】さらに第２の実施の形態の変形例として、
下層のコンタクトパッドの上に上層のメッキ配線の配線
溝を形成する際、この上層の配線溝の底にあらかじめ前
記下層のコンタクトパッドと接続するコンタクトホール
を開口し、このコンタクトホールを含む前記配線溝をバ
リアメタルとシードメタルで被覆し、メッキ法により上
層配線、及び上層配線と下層配線とを接続するコンタク
トプラグとを、一回のメッキ工程で形成することも可能
である。このように複雑な立体構造を有する半導体基板
上の凹部に対して確実に金属を埋め込むことは、他の方
法ではいちじるしく困難である。Further, as a modified example of the second embodiment,
When forming the wiring groove of the upper plating wiring on the lower contact pad, a contact hole for connecting to the lower contact pad is opened in advance at the bottom of the upper wiring groove, and the wiring groove including the contact hole is formed. Can be covered with a barrier metal and a seed metal, and an upper wiring and a contact plug for connecting the upper wiring and the lower wiring can be formed by a single plating process by a plating method. It is extremely difficult and difficult to bury a metal in a concave portion on a semiconductor substrate having such a complicated three-dimensional structure by other methods.
【００５９】また第２の実施の形態において、コンタク
トパッド１０は絶縁膜２の上に形成したが、図４に示す
ように、これを半導体基板１に形成された素子と配線と
を接続するためのオーミック電極として、下地拡散層１
ａの上に直接形成することもできる。このとき下地拡散
層１ａとコンタクトパッド１０との間には、半導体基板
１との相互拡散を防止するため、ＴｉＳｉ、ＴｉＳｉ
Ｎ、ＴｉＮ等のバリヤメタルを介在させる。In the second embodiment, the contact pad 10 is formed on the insulating film 2. However, as shown in FIG. 4, the contact pad 10 is used to connect an element formed on the semiconductor substrate 1 to a wiring. Base diffusion layer 1 as an ohmic electrode of
It can also be formed directly on a. At this time, between the base diffusion layer 1a and the contact pad 10, in order to prevent mutual diffusion with the semiconductor substrate 1, TiSi, TiSi
A barrier metal such as N or TiN is interposed.
【００６０】次に図５、図６に基づき、本発明の第３の
実施の形態に係る金属配線の形成方法について説明す
る。図５（ａ）に示すように、シリコンからなる半導体
基板１の上にプラズマＳｉＯ2 からなる絶縁膜２を形成
し、この絶縁膜２の上に通常のスパッタ法を用いて厚さ
０．１μｍのＷからなるバリヤメタル６とＡｇからなる
シードメタル（図示せず）を形成し、表面に厚さ０．８
μｍのレジスト膜１２を被覆した後、通常のフォトリソ
グラフィーを用いて前記レジスト膜１２を貫通しシード
メタル６に達する配線溝１３を形成した。Next, a method for forming a metal wiring according to a third embodiment of the present invention will be described with reference to FIGS. Figure 5 (a), the insulating film 2 is formed consisting of the plasma SiO 2 on a semiconductor substrate 1 made of silicon, a thickness of 0.1μm by using a conventional sputtering on the insulating film 2 A barrier metal 6 made of W and a seed metal (not shown) made of Ag are formed, and a thickness of 0.8 is formed on the surface.
After coating the resist film 12 of μm, a wiring groove 13 penetrating the resist film 12 and reaching the seed metal 6 was formed by using ordinary photolithography.
【００６１】第１の実施の形態にのべた第１、第２の方
法を用いて、少なくとも前記Ａｇシードメタルの表面に
よう素被着層（図示せず）を形成した後、例えばモル濃
度が５ｍＭのＡｇＣｌＯ4 溶液等のよう素を含有しない
メッキ液を用い、バリヤメタル６を陰極として通常のメ
ッキ法により、図５（ｂ）に示すように、Ａｇからなる
厚さ１．０μｍの金属膜７を形成した。After forming an iodine deposition layer (not shown) on at least the surface of the Ag seed metal by using the first and second methods described in the first embodiment, for example, the molar concentration is reduced. Using a plating solution that does not contain iodine, such as a 5 mM AgClO 4 solution, and using the barrier metal 6 as a cathode, by a normal plating method, as shown in FIG. Was formed.
【００６２】次に図５（ｃ）に示すように、通常の研磨
法により配線溝１３の外に形成された金属膜７を除去
し、通常のＲＩＥ法を用いてレジスト膜１２を除去す
る。さらにイオンミリング法を用いてＷからなるバリヤ
メタル６とシードメタルを除去することにより、図６に
示すようにＡｇからなる金属配線を絶縁膜２を介して半
導体基板１の上に形成することができた。Next, as shown in FIG. 5C, the metal film 7 formed outside the wiring groove 13 is removed by a normal polishing method, and the resist film 12 is removed by a normal RIE method. Further, by removing the barrier metal 6 made of W and the seed metal using the ion milling method, a metal wiring made of Ag can be formed on the semiconductor substrate 1 via the insulating film 2 as shown in FIG. Was.
【００６３】なお第３の実施の形態において、金属膜７
からなる配線を絶縁膜２の上に形成したが、図７に示す
ように、半導体基板１の上に直接バリヤメタル６、及び
シードメタルと金属膜７からなる微細配線、または微細
な電極を形成することもできる。In the third embodiment, the metal film 7
7 is formed on the insulating film 2. As shown in FIG. 7, a fine wiring or a fine electrode composed of the barrier metal 6 and the seed metal and the metal film 7 is formed directly on the semiconductor substrate 1. You can also.
【００６４】図６に示すメッキ金属配線からなる構造
は、半導体基板上に絶縁膜を介して形成された第１層配
線として用いられるばかりでなく、シリコンＭＯＳＦＥ
Ｔまたは化合物半導体基板に形成されたＭＩＳＦＥＴの
ゲート電極として用いることができる。このときメッキ
法により、ゲート長に対してゲートの高さが大きいゲー
ト電極の断面形状とすれば、ゲート抵抗を大幅に低減す
ることができるので高性能の素子が得られる。The structure composed of plated metal wiring shown in FIG. 6 is used not only as a first layer wiring formed on a semiconductor substrate via an insulating film but also as a silicon MOSFE.
It can be used as a gate electrode of a MISFET formed on a T or compound semiconductor substrate. At this time, if the sectional shape of the gate electrode having a gate height larger than the gate length is formed by plating, the gate resistance can be greatly reduced, and a high-performance device can be obtained.
【００６５】半導体基板上に直接形成された図７に示す
メッキ金属配線は、サファイア等の絶縁性の基板、また
は半絶縁性ＧａＡｓ等の化合物半導体基板上の第１層配
線として用いられるばかりでなく、低抵抗なＭＥＳＦＥ
Ｔのゲート電極または低抵抗なバイポーラトランジスタ
のエミッタ、ベース電極として用いることができる。The plated metal wiring directly formed on the semiconductor substrate as shown in FIG. 7 is used not only as an insulating substrate such as sapphire, but also as a first layer wiring on a compound semiconductor substrate such as semi-insulating GaAs. , Low resistance MESFE
It can be used as a T gate electrode or as an emitter or base electrode of a low-resistance bipolar transistor.
【００６６】なお第３の実施の形態において、バリヤメ
タルはメッキ配線の金属膜を絶縁膜上に形成する場合に
は密着性の改善に役立ち、半導体基板上に直接形成する
場合には半導体と前記金属膜との相互拡散の防止に役立
つ。またＭＥＳＦＥＴのゲート電極とする場合には、半
導体基板上のチャネル層との間に良好なショットキー障
壁を形成することができる。In the third embodiment, the barrier metal is useful for improving the adhesion when the metal film of the plated wiring is formed on the insulating film, and when the metal film is formed directly on the semiconductor substrate, the semiconductor and the metal are used. Helps prevent interdiffusion with the film. When the gate electrode of the MESFET is used, a good Schottky barrier can be formed between the gate electrode and the channel layer on the semiconductor substrate.
【００６７】本第３の実施の形態において、配線金属材
料としてスパッタＷ膜上のシードメタル及びメッキ配線
の金属膜としてＡｇを、第２の方法でよう素被着層を形
成する際の薬液としてＫＩを、金属膜のメッキとしてＡ
ｇＣｌＯ4 を、不要配線材除去に通常の研磨法をそれぞ
れ用いたが、他の配線材、薬液、前処理法、不要配線材
除去法を用いることも可能である。またレジスト膜の厚
さや、被着した金属膜の膜厚、薬液の濃度等について
も、必ずしも本第３の実施の形態に示した値でなくても
よい。In the third embodiment, as a wiring metal material, a seed metal on a sputtered W film and Ag as a metal film for plated wiring, and as a chemical for forming an iodine deposition layer by the second method. KI, A
Although a normal polishing method was used to remove the unnecessary wiring material from gClO 4 , other wiring materials, chemicals, pretreatment methods, and unnecessary wiring material removing methods can be used. Also, the thickness of the resist film, the thickness of the deposited metal film, the concentration of the chemical solution, and the like do not necessarily have to be the values shown in the third embodiment.
【００６８】なお本発明は上記の実施の形態に限定され
ることはない。前記第１乃至第３の実施の形態におい
て、メッキやシードメタルの材料として主成分がＣｕ、
Ａｇ、Ｐｄ、Ａｌからなる金属を用いることができる。
またバリヤメタルの材料としてとしてＷの他にＷＳｉ
Ｎ、ＷＮ、ＴｉＮ、ＴｉＷ、Ｚｒ、ＺｒＮ、Ｔａ、Ｔａ
Ｎを用いることができる。その他本発明の要旨を逸脱し
ない範囲で、種々に変形して実施することができる。The present invention is not limited to the above embodiment. In the first to third embodiments, as a material for plating or a seed metal, the main component is Cu,
Metals made of Ag, Pd, and Al can be used.
In addition, WSi is used as a barrier metal material in addition to W.
N, WN, TiN, TiW, Zr, ZrN, Ta, Ta
N can be used. In addition, various modifications can be made without departing from the spirit of the present invention.
【００６９】[0069]
【発明の効果】上述したように、メッキ法により半導体
基板上に形成された凹部に金属膜を埋め込む方法を用い
て、断面積の大きい耐熱性に優れた電力用半導体装置の
配線や、半導体装置の微細配線、微細電極等を形成する
際、陰極の表面にあらかじめよう素被着層を設けること
により、凹部に埋め込まれた金属の純度と緻密性をいち
じるしく向上することができる。またこの方法を用いれ
ば、凹部に埋め込まれた金属中に空洞部を発生する問題
が完全に回避される。As described above, by using the method of embedding a metal film in a recess formed on a semiconductor substrate by plating, wiring of a power semiconductor device having a large sectional area and excellent heat resistance, or a semiconductor device By forming an iodine-adhering layer on the surface of the cathode before forming the fine wirings, fine electrodes, etc., the purity and the density of the metal embedded in the concave portions can be remarkably improved. Further, by using this method, the problem of forming a cavity in the metal embedded in the concave portion is completely avoided.
【００７０】前記よう素被着層を設けたメッキを行った
後、または前記メッキ中の処理としてアノード溶解を行
えば、メッキ金属表面の凸部が選択的に溶出するので、
表面段差のばらつきが抑制される。またメッキ後よう素
の被覆率が一定量以上であれば疎水場を形成し、大気放
置下による腐食反応が抑制される。このように、陰極と
なるシードメタルの表面にあらかじめよう素被着層を設
けることにより、歩留まりと信頼性の高いメッキ金属埋
め込み法による半導体装置の配線や電極を形成すること
ができる。After the plating with the elemental coating layer as described above, or by performing anode dissolution as a treatment during the plating, the projections on the surface of the plated metal are selectively eluted.
Variations in surface steps are suppressed. If the coverage of iodine after plating is equal to or more than a certain amount, a hydrophobic field is formed, and a corrosion reaction due to standing in the air is suppressed. As described above, by providing the iodine-adhering layer on the surface of the seed metal serving as the cathode in advance, wiring and electrodes of the semiconductor device can be formed by the plating metal embedding method with high yield and high reliability.
【図１】本発明の第１の実施の形態に係る埋め込み金属
配線の工程断面図。FIG. 1 is a process sectional view of a buried metal wiring according to a first embodiment of the present invention.
【図２】本発明のよう素被着膜の作用を示す断面図。FIG. 2 is a sectional view showing the operation of the iodine-coated film according to the present invention.
【図３】本発明の第２の実施の形態に係る埋め込み金属
配線の工程断面図。FIG. 3 is a process cross-sectional view of a buried metal wiring according to a second embodiment of the present invention.
【図４】本発明の第２の実施の形態に係る埋め込み金属
配線の変形例の工程断面図。FIG. 4 is a process cross-sectional view of a modified example of the embedded metal wiring according to the second embodiment of the present invention.
【図５】本発明の第３の実施の形態に係る金属配線の工
程断面図。FIG. 5 is a process sectional view of a metal wiring according to a third embodiment of the present invention.
【図６】本発明の第３の実施の形態に係る金属配線の断
面図。FIG. 6 is a sectional view of a metal wiring according to a third embodiment of the present invention.
【図７】本発明の第３の実施の形態に係る金属配線の変
形例の断面図。FIG. 7 is a sectional view of a modified example of the metal wiring according to the third embodiment of the present invention.
【図８】従来の埋め込み金属配線の問題点を示す工程断
面図。FIG. 8 is a process sectional view showing a problem of the conventional embedded metal wiring.
１…半導体基板 １ａ…拡散層 ２、３…絶縁膜 ４、１２…レジスト膜 ５、１３…配線溝 ６…バリヤメタル ６ａ…金属電極膜 ７…金属膜 ８…よう素被着層 ９…アニオン １０…第１層のコンタクトパッド １１…第２層のコンタクトパッド １４…埋め込み金属中の空洞 DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 1a ... Diffusion layer 2, 3 ... Insulating film 4, 12 ... Resist film 5, 13 ... Wiring groove 6 ... Barrier metal 6a ... Metal electrode film 7 ... Metal film 8 ... Iodine coating layer 9 ... Anion 10 ... First layer contact pad 11 Second layer contact pad 14 Cavity in buried metal
Claims (12)
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、 導電性材料の表面をあらかじめよう素で被覆する前処理
を行った後、電気メッキにより前記導電性材料表面上に
金属膜を形成することを特徴とする半導体装置の製造方
法。In a method for manufacturing a semiconductor device, the method includes a step of forming a metal film on a surface of a conductive material by electroplating, after performing a pre-treatment of coating the surface of the conductive material with iodine in advance. A method for manufacturing a semiconductor device, comprising forming a metal film on the surface of the conductive material by plating.
法、及びＣＶＤ法のいずれかを用いて半導体基板に形成
されたものであり、前記導電性材料の表面をよう素で被
覆する前処理は、前記蒸着法、スパッタ法、及びＣＶＤ
法のいずれかに用いたチャンバーを、前記導電性材料の
形成に引き続き真空状態として、よう素を蒸着するもの
であることを特徴とする請求項１記載の半導体装置の製
造方法。2. The pre-treatment in which the conductive material is formed on a semiconductor substrate by using any one of a vapor deposition method, a sputtering method, and a CVD method, and covers the surface of the conductive material with iodine. Are the vapor deposition method, the sputtering method, and the CVD method.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the chamber used in any one of the methods is set in a vacuum state following the formation of the conductive material, and iodine is deposited.
法、及びＣＶＤ法のいずれかを用いて半導体基板に形成
されたものであり、前記導電性材料の表面をよう素で被
覆する前処理は、大気開放により前記導電性材料の表面
に生じた表面酸化物をエッチング液に浸漬除去した後、
この表面酸化物が除去された導電性材料の表面を大気開
放することなく、前記エッチング液をよう素を含む薬液
に置換するものであることを特徴とする請求項１記載の
半導体装置の製造方法。3. The pretreatment of covering the surface of the conductive material with iodine, wherein the conductive material is formed on a semiconductor substrate by using any one of a vapor deposition method, a sputtering method, and a CVD method. After immersing and removing the surface oxide generated on the surface of the conductive material by opening to the atmosphere in an etching solution,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the etching solution is replaced with a chemical solution containing iodine without exposing the surface of the conductive material from which the surface oxide has been removed to the atmosphere. .
μＭ乃至１ＭのＫＩ溶液及びＨＩ溶液のいずれかである
ことを特徴とする請求項３記載の半導体装置の製造方
法。4. The chemical solution containing iodine has a molar concentration of 1
4. The method of manufacturing a semiconductor device according to claim 3, wherein the solution is one of a KI solution and a HI solution of μM to 1M.
ｕＳＯ4 溶液及びＡｇＣｌＯ4 溶液のいずれかであるこ
とを特徴とする請求項４記載の半導体装置の製造方法。5. The plating solution used for the electroplating is C
uso 4 solution and a method of manufacturing a semiconductor device according to claim 4, wherein the AgClO is either 4 solution.
メタルで被覆し、 このバリヤメタルの表面をシードメタルでさらに被覆
し、 前記シードメタルの表面をよう素で被覆する前処理の
後、前記シードメタルを陰極として電気メッキすること
により、前記シードメタルに積層して溝部を埋め込む金
属膜を形成し、 前記溝部の外に堆積したバリヤメタルとシードメタルと
金属膜とを除去することを特徴とする半導体装置の製造
方法。6. An insulating film is formed on a semiconductor substrate, a groove is formed in the insulating film, an inner surface of the groove and an upper surface of the insulating film are covered with a barrier metal, and the surface of the barrier metal is seed metal. After pretreatment of coating the surface of the seed metal with iodine, electroplating is performed using the seed metal as a cathode to form a metal film that is stacked on the seed metal and fills a groove. A method of manufacturing a semiconductor device, comprising removing a barrier metal, a seed metal, and a metal film deposited outside a groove.
タルを形成し、 このバリヤメタルの表面をシードメタルで被覆し、 前記バリヤメタルの表面にレジスト膜を形成し、 前記レジスト膜に、前記シードメタルに達する溝状の開
口部を形成して前記開口部の底面に前記シードメタルの
表面を露出し、 少なくとも前記シードメタルの表面をよう素で被覆する
前処理の後、前記シードメタルを陰極として電気メッキ
することにより、前記開口部の底面に露出した前記シー
ドメタルに積層して前記開口部を埋め込む金属膜を形成
し、 前記開口部の外に堆積した前記金属膜を除去し、 前記レジスト膜及びこのレジスト膜の下部に残留した前
記バリヤメタルとシードメタルとをさらに除去すること
を特徴とする半導体装置の製造方法。7. A barrier metal is formed on a semiconductor substrate via an insulating film, a surface of the barrier metal is covered with a seed metal, a resist film is formed on a surface of the barrier metal, and a resist film is formed on the resist film. After forming a groove-shaped opening to reach and expose the surface of the seed metal to the bottom surface of the opening and coating at least the surface of the seed metal with iodine, electroplating is performed using the seed metal as a cathode. Forming a metal film that fills the opening by laminating on the seed metal exposed on the bottom surface of the opening; removing the metal film deposited outside the opening; A method of manufacturing a semiconductor device, further comprising removing the barrier metal and the seed metal remaining under the resist film.
直接形成されたものであることを特徴とする請求項７記
載の半導体装置の製造方法。8. The method according to claim 7, wherein the barrier metal is formed directly on the semiconductor substrate.
１の金属膜をパターン形成し、 前記第１の金属膜がパターン形成された半導体基板上
に、第２の絶縁膜を形成し、 前記第２の絶縁膜を貫通して前記第１の金属膜に達する
コンタクトホールを形成し、 前記コンタクトホールの内部と前記第２の絶縁膜の上部
表面とをバリヤメタルで被覆し、 前記バリヤメタルの表面をシードメタルでさらに被覆
し、 前記シードメタルの表面をよう素で被覆する前処理の
後、前記シードメタルを陰極として電気メッキすること
により、前記シードメタルに積層して前記コンタクトホ
ールを埋め込む第２の金属膜を形成し、 前記溝部の外に堆積した前記バリヤメタルと前記シード
メタルと前記第２の金属膜とを除去し、 前記コンタクトホールの上部に露出した前記第２の金属
膜上に第３の金属膜をパターン形成することを特徴とす
る半導体装置の製造方法。9. A first metal film is patterned on a semiconductor substrate via a first insulating film, and a second insulating film is formed on the semiconductor substrate on which the first metal film is patterned. Forming a contact hole penetrating through the second insulating film and reaching the first metal film; covering the inside of the contact hole and an upper surface of the second insulating film with a barrier metal; Is further coated with a seed metal, and after a pretreatment of coating the surface of the seed metal with iodine, the seed metal is electroplated as a cathode to be laminated on the seed metal and fill the contact holes. Forming a second metal film, removing the barrier metal, the seed metal, and the second metal film deposited outside the trench, and exposing the upper portion of the contact hole; The method of manufacturing a semiconductor device, characterized in that the third metal film pattern formed on the second metal film.
に直接パターン形成されたものであることを特徴とする
請求項９記載の半導体装置の製造方法。10. The method according to claim 9, wherein the first metal film is formed by patterning directly on the semiconductor substrate.
請求項６、７、８のいずれか１つに記載のシードメタル
と金属膜、及び請求項９、１０に記載のシードメタルと
第２の金属膜は、主成分がそれぞれＣｕ、Ａｇ、Ｐｄ、
Ａｌのいずれか１つからなることを特徴とする半導体装
置の製造方法。11. The conductive material according to claim 1 and a metal film,
The seed metal and the metal film according to any one of claims 6, 7, and 8, and the seed metal and the second metal film according to claims 9 and 10, the main components of which are Cu, Ag, Pd,
A method for manufacturing a semiconductor device, comprising: any one of Al.
載のバリヤメタルはＷ、ＷＳｉＮ、ＷＮ、ＴｉＮ、Ｔｉ
Ｗ、Ｚｒ、ＺｒＮ、Ｔａ、ＴａＮのいずれか１つである
ことを特徴とする半導体装置の製造方法。12. The barrier metal according to claim 6, wherein the barrier metal is W, WSiN, WN, TiN, Ti.
A method of manufacturing a semiconductor device, comprising one of W, Zr, ZrN, Ta, and TaN.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18263597A JP3329696B2 (en) | 1997-07-08 | 1997-07-08 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18263597A JP3329696B2 (en) | 1997-07-08 | 1997-07-08 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126394A true JPH1126394A (en) | 1999-01-29 |
| JP3329696B2 JP3329696B2 (en) | 2002-09-30 |
Family
ID=16121748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18263597A Expired - Lifetime JP3329696B2 (en) | 1997-07-08 | 1997-07-08 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3329696B2 (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100289739B1 (en) * | 1999-04-21 | 2001-05-15 | 윤종용 | Method for manufacturing self-aligned stack capacitor using electroplating method |
| US6413864B1 (en) * | 2000-06-15 | 2002-07-02 | Hynix Semiconductor Inc. | Method of manufacturing a copper metal wiring in a semiconductor device |
| JP2003510846A (en) * | 1999-09-30 | 2003-03-18 | ラム リサーチ コーポレーション | Processing method and processing apparatus for seed layer of copper connection |
| KR100383759B1 (en) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | Method of forming a copper metal wiring in a semiconductor drvice |
| KR100403454B1 (en) * | 2000-06-20 | 2003-11-01 | 주식회사 하이닉스반도체 | Method of forming a metal wiring in a semiconductor device |
| KR100408182B1 (en) * | 2001-02-20 | 2003-12-01 | 동부전자 주식회사 | Copper barrier layer for copper layer |
| US6812144B2 (en) | 2002-12-11 | 2004-11-02 | Hynix Semiconductor Inc. | Method for forming metal wiring in a semiconductor device |
| US6838376B2 (en) | 1997-11-05 | 2005-01-04 | Tokyo Electron Limited | Method of forming semiconductor wiring structures |
| US6861356B2 (en) | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| KR100585063B1 (en) * | 1999-06-15 | 2006-05-30 | 삼성전자주식회사 | Method for forming a metal layer by a selective electroplating |
| US7051934B2 (en) | 2002-01-14 | 2006-05-30 | Samsung Electronics Co., Ltd. | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses |
| KR100586067B1 (en) * | 1999-06-23 | 2006-06-07 | 매그나칩 반도체 유한회사 | Method For Forming The CU Metal Line Using Electroplating |
| US7575664B2 (en) | 1999-02-10 | 2009-08-18 | Kabushiki Kaisha Toshiba | Plating method |
| US7721411B2 (en) | 2006-11-28 | 2010-05-25 | Fujitsu Media Devices Limited | Method of manufacturing an acoustic wave device |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| US7935967B2 (en) | 2002-03-26 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, liquid-crystal display device and method for manufacturing same |
| JP2015115596A (en) * | 2013-12-13 | 2015-06-22 | チップモス テクノロジーズ インコーポレイテッドＣｈｉｐｍｏｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． | Semiconductor structure and manufacturing method therefor |
-
1997
- 1997-07-08 JP JP18263597A patent/JP3329696B2/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838376B2 (en) | 1997-11-05 | 2005-01-04 | Tokyo Electron Limited | Method of forming semiconductor wiring structures |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| US6861356B2 (en) | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| US7575664B2 (en) | 1999-02-10 | 2009-08-18 | Kabushiki Kaisha Toshiba | Plating method |
| KR100289739B1 (en) * | 1999-04-21 | 2001-05-15 | 윤종용 | Method for manufacturing self-aligned stack capacitor using electroplating method |
| KR100585063B1 (en) * | 1999-06-15 | 2006-05-30 | 삼성전자주식회사 | Method for forming a metal layer by a selective electroplating |
| KR100586067B1 (en) * | 1999-06-23 | 2006-06-07 | 매그나칩 반도체 유한회사 | Method For Forming The CU Metal Line Using Electroplating |
| JP2003510846A (en) * | 1999-09-30 | 2003-03-18 | ラム リサーチ コーポレーション | Processing method and processing apparatus for seed layer of copper connection |
| KR100407678B1 (en) * | 2000-06-15 | 2003-12-01 | 주식회사 하이닉스반도체 | Method of forming a copper metal wiring in a semiconductor device |
| KR100383759B1 (en) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | Method of forming a copper metal wiring in a semiconductor drvice |
| US6413864B1 (en) * | 2000-06-15 | 2002-07-02 | Hynix Semiconductor Inc. | Method of manufacturing a copper metal wiring in a semiconductor device |
| KR100403454B1 (en) * | 2000-06-20 | 2003-11-01 | 주식회사 하이닉스반도체 | Method of forming a metal wiring in a semiconductor device |
| KR100408182B1 (en) * | 2001-02-20 | 2003-12-01 | 동부전자 주식회사 | Copper barrier layer for copper layer |
| US7051934B2 (en) | 2002-01-14 | 2006-05-30 | Samsung Electronics Co., Ltd. | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses |
| US7935967B2 (en) | 2002-03-26 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, liquid-crystal display device and method for manufacturing same |
| US8293552B2 (en) | 2002-03-26 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, liquid-crystal display device and method for manufacturing same |
| US6812144B2 (en) | 2002-12-11 | 2004-11-02 | Hynix Semiconductor Inc. | Method for forming metal wiring in a semiconductor device |
| US7721411B2 (en) | 2006-11-28 | 2010-05-25 | Fujitsu Media Devices Limited | Method of manufacturing an acoustic wave device |
| JP2015115596A (en) * | 2013-12-13 | 2015-06-22 | チップモス テクノロジーズ インコーポレイテッドＣｈｉｐｍｏｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． | Semiconductor structure and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3329696B2 (en) | 2002-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329696B2 (en) | Method for manufacturing semiconductor device | |
| US6696758B2 (en) | Interconnect structures and a method of electroless introduction of interconnect structures | |
| US6413858B1 (en) | Barrier and electroplating seed layer | |
| US7476974B2 (en) | Method to fabricate interconnect structures | |
| US7051934B2 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses | |
| JP3116897B2 (en) | Fine wiring formation method | |
| JP3217319B2 (en) | Method for manufacturing semiconductor device | |
| TWI302347B (en) | Semiconductor device having copper wiring and its manufacture method | |
| TWI238459B (en) | Copper alloy interconnections for integrated circuits and methods of making same | |
| US6440289B1 (en) | Method for improving seed layer electroplating for semiconductor | |
| US20070132100A1 (en) | Semiconductor device and method for fabricating the same | |
| KR19980070925A (en) | Methods and Materials for Through Mask Electroplating and Selective Base Removal | |
| JPH07283219A (en) | Manufacture of semiconductor device | |
| TW517311B (en) | Manufacturing method of a semiconductor device | |
| JP4829389B2 (en) | Method for forming wiring of semiconductor element | |
| KR19990078425A (en) | Process for the production of semiconductor device | |
| JP3441374B2 (en) | Film formation method | |
| US20230282485A1 (en) | Electrolyte and Deposition of a Copper Barrier Layer in a Damascene Process | |
| JPH11283979A (en) | Manufacture of semiconductor device | |
| KR100451767B1 (en) | Method for forming interconnect structures of semiconductor device | |
| US20090137115A1 (en) | Method of manufacturing metal interconnection | |
| JP2002093809A (en) | Semiconductor device and its method of manufacture | |
| WO2002025726A1 (en) | Method to recess interconnects in damascene patterning | |
| JPH0521389A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080719 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |