JP3217319B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3217319B2 JP3217319B2 JP35263898A JP35263898A JP3217319B2 JP 3217319 B2 JP3217319 B2 JP 3217319B2 JP 35263898 A JP35263898 A JP 35263898A JP 35263898 A JP35263898 A JP 35263898A JP 3217319 B2 JP3217319 B2 JP 3217319B2
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- copper
- contact hole
- recess
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明が属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、層間絶縁膜に形成されたアスペクト
比の高い凹部に金属膜を充填する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of filling a concave portion having a high aspect ratio formed in an interlayer insulating film with a metal film.
【０００２】[0002]
【従来の技術】従来、半導体集積回路を構成する金属配
線の材料としては、電気的抵抗が小さいこと及びパター
ニングが容易であること等を総合的に考慮して、アルミ
ニウム又はアルミニウム合金からなるアルミニウム系金
属が使用されてきた。2. Description of the Related Art Conventionally, as a material of a metal wiring constituting a semiconductor integrated circuit, an aluminum-based material made of aluminum or an aluminum alloy is generally considered in consideration of low electric resistance and easy patterning. Metals have been used.
【０００３】ところが、近年、半導体集積回路の高集積
化、高速化及び高信頼性の要請がますます強くなってき
たので、アルミニウム系金属よりも小さい体積抵抗率及
び高いエレクトロマイグレーション（ＥＭ）耐性を有す
る、銅又は銅合金からなる銅系金属が次世代の配線材料
として注目されている。尚、本明細書においては、銅と
銅合金とを特に区別することなく、両者を含む概念とし
て銅という文言を用いると共に、銅又は銅合金のいずれ
かによって形成される金属膜を銅膜と称する。However, in recent years, demands for higher integration, higher speed, and higher reliability of semiconductor integrated circuits have been more and more increased, so that volume resistivity and higher electromigration (EM) resistance than aluminum-based metals have been required. Copper-based metals made of copper or copper alloys have attracted attention as next-generation wiring materials. In the present specification, the term copper is used as a concept including both copper and copper alloy without particularly distinguishing between copper and copper alloy, and a metal film formed of either copper or copper alloy is referred to as a copper film. .
【０００４】ところで、銅膜に対してドライエッチング
を行なうことは困難であるため、例えば特公平５−４６
９８３号公報に示されるように、配線溝を有する層間絶
縁膜の上に、配線溝を含む全面に亘って銅膜を堆積した
後、該銅膜に対して例えば化学機械研磨（ＣＭＰ：Chem
ical Mechanical Polishing ）を行なって、銅膜におけ
る層間絶縁膜の上に露出している部分を除去することに
より、銅膜からなる埋め込み配線を形成する方法が提案
されている。Since it is difficult to dry-etch a copper film, for example, Japanese Patent Publication No. 5-46
As shown in Japanese Patent No. 983, after a copper film is deposited over an entire surface including a wiring groove on an interlayer insulating film having a wiring groove, the copper film is subjected to, for example, chemical mechanical polishing (CMP: Chem.
A method of forming a buried wiring made of a copper film by removing the portion of the copper film exposed on the interlayer insulating film by performing mechanical mechanical polishing) has been proposed.
【０００５】この場合、層間絶縁膜の配線溝に銅膜を充
填して埋め込み配線を形成するシングルダマシン構造
と、層間絶縁膜の下側部分に形成されているコンタクト
ホールと層間絶縁膜の上側部分に形成されている配線溝
に銅膜を充填することにより、コンタクト及び埋め込み
配線を同時に形成するデュアルダマシン構造とが知られ
ているが、デュアルダマシン構造は、工程数の低減を図
ることができるのでコストの削減に寄与すると共に、配
線の信頼性も向上させることができる。尚、本明細書に
おいては、半導体基板に形成されているトランジスタ素
子等と金属配線とを接続するためのコンタクトホール、
及び下層の金属配線と上層の金属配線とを接続するため
のビアホールを便宜上コンタクトホールと総称する。In this case, a single damascene structure in which a copper film is filled in a wiring groove of the interlayer insulating film to form a buried wiring, a contact hole formed in a lower portion of the interlayer insulating film and an upper portion of the interlayer insulating film are formed. There is known a dual damascene structure in which a contact and a buried wiring are simultaneously formed by filling a wiring film formed in a substrate with a copper film. However, the dual damascene structure can reduce the number of steps. This contributes to cost reduction and improves the reliability of the wiring. In the present specification, a contact hole for connecting a transistor element or the like formed on a semiconductor substrate and a metal wiring,
A via hole for connecting a lower metal wiring and an upper metal wiring is collectively referred to as a contact hole for convenience.
【０００６】半導体基板上の層間絶縁膜に形成されてい
る、コンタクトホール又は配線溝からなる凹部に銅膜を
充填する方法としては、高温のリフロー法、スパッタリ
ング法及び電解めっき法が知られているが、アスペクト
比の高い凹部に銅膜を充填するためには電解めっき法が
優れている。As a method of filling a copper film in a recess formed in a contact hole or a wiring groove formed in an interlayer insulating film on a semiconductor substrate, a high-temperature reflow method, a sputtering method, and an electrolytic plating method are known. However, the electrolytic plating method is excellent for filling a concave portion having a high aspect ratio with a copper film.
【０００７】ところで、層間絶縁膜の凹部に電解めっき
法により銅膜を充填するためには、凹部の底面及び壁面
に、電解めっき工程で陰極となる銅のシード層（めっき
下地層）を予め形成しておく必要がある。従って、スパ
ッタリング法により、凹部を含む層間絶縁膜の上に全面
に亘って銅のシード層を形成した後、該シード層を陰極
として電解めっきを行なって凹部に銅膜を充填し、その
後、層間絶縁膜の上に露出している銅膜を例えば化学機
械研磨により除去すると、層間絶縁膜の凹部に銅膜が充
填されてなるシングルダマシン構造又はデュアルダマシ
ン構造を有する銅の埋め込み配線を形成することができ
る。In order to fill a concave portion of an interlayer insulating film with a copper film by an electrolytic plating method, a copper seed layer (plating underlayer) serving as a cathode in an electrolytic plating step is formed in advance on the bottom and wall surfaces of the concave portion. It is necessary to keep. Therefore, after a copper seed layer is formed over the entire surface of the interlayer insulating film including the concave portion by sputtering, electrolytic plating is performed using the seed layer as a cathode to fill the concave portion with the copper film. When the copper film exposed on the insulating film is removed by, for example, chemical mechanical polishing, forming a copper embedded wiring having a single damascene structure or a dual damascene structure in which the copper film is filled in the recesses of the interlayer insulating film. Can be.
【０００８】[0008]
【発明が解決しようとする課題】ところで、半導体集積
回路の一層の微細化に伴って配線幅の一層の微細化が求
められるようになり、アスペクト比が高い例えばアスペ
クト比が４以上である凹部に銅膜を充填することが必要
になってきた。However, with further miniaturization of semiconductor integrated circuits, further miniaturization of the wiring width has been required, and recesses having a high aspect ratio, for example, an aspect ratio of 4 or more, have been developed. It has become necessary to fill the copper film.
【０００９】ところが、高アスペクト比の凹部の底面及
び壁面にスパッタリング法によりシード層を形成しよう
とすると、凹部の底面には厚さが相対的に大きいシード
層が連続して形成されると共に凹部の壁面の上側部分に
も厚さが相対的に小さいシード層が連続して形成される
が、凹部の壁面の下側部分においては、シード層が島状
（シード層が銅の粒状になって、銅の粒が付着する部位
と付着しない部位とが混在する状態）になってしまう。
この場合、銅の粒の径としては、数ｎｍ程度である。However, when a seed layer is formed on the bottom and wall surfaces of the concave portion having a high aspect ratio by a sputtering method, a seed layer having a relatively large thickness is continuously formed on the bottom surface of the concave portion and the concave portion of the concave portion is formed. A seed layer having a relatively small thickness is continuously formed on the upper portion of the wall surface. On the lower portion of the wall surface of the concave portion, the seed layer has an island shape (the seed layer has a copper grain shape, (A state where copper particles adhere and a part that does not adhere are mixed).
In this case, the diameter of the copper particles is about several nm.
【００１０】凹部の壁面におけるシード層が連続して形
成されている領域においては電解めっきによって銅膜が
成長する一方、凹部の壁面におけるシード層が島状に形
成されている領域では、電解めっきを行なっても銅膜が
殆ど成長しないか又は不十分に成長する。その理由は、
銅の電解めっき浴（ＣｕＳＯ4・５Ｈ2Ｏ＋Ｈ2ＳＯ4）は
強酸性であるから、電解めっきによって銅膜が成長する
速度よりも、島状のシード層が電解めっき浴によって溶
けて無くなる速度の方が速いためである。In a region where the seed layer is continuously formed on the wall surface of the concave portion, a copper film grows by electrolytic plating. On the other hand, in a region where the seed layer on the wall surface of the concave portion is formed in an island shape, electrolytic plating is performed. Even if it is performed, the copper film hardly grows or grows poorly. The reason is,
Electroplating bath copper from (CuSO 4 · 5H 2 O + H 2 SO 4) is a strongly acidic, than the rate at which the copper film is grown by electrolytic plating, an island-like seed layer is that at which no dissolved by electrolytic plating bath Because it is faster.
【００１１】このように、凹部の上側部分、つまりシー
ド層が連続的に形成されている部分においては電解めっ
きによって銅膜が成長していく一方、凹部の下側部分、
つまり、シード層が島状に形成されている部分において
は、銅膜が殆ど成長しないか又は不十分に成長するの
で、凹部に充填される銅膜にはボイドが形成されてしま
う。As described above, in the upper portion of the concave portion, that is, in the portion where the seed layer is continuously formed, the copper film grows by electrolytic plating, while the lower portion of the concave portion,
That is, in the portion where the seed layer is formed in an island shape, the copper film hardly grows or grows insufficiently, so that a void is formed in the copper film filling the concave portion.
【００１２】もっとも、シード層の厚さを大きくして、
凹部の下側部分の壁面においても連続的なシード層を形
成することが考慮されるが、この場合には、凹部の開口
部においてシード層が大きくオーバーハングしてしまう
ので、凹部に充填される銅膜には大きなボイドが形成さ
れてしまう。従って、シード層の厚さは余り大きくする
ことはできない。However, by increasing the thickness of the seed layer,
It is considered that a continuous seed layer is formed also on the wall surface of the lower part of the recess, but in this case, the seed layer overhangs greatly at the opening of the recess, so that the recess is filled. Large voids are formed in the copper film. Therefore, the thickness of the seed layer cannot be too large.
【００１３】以上説明したように、従来の方法によっ
て、アスペクト比が高い凹部に銅膜を充填すると、銅膜
の内部にボイドができてしまうので、銅の埋め込み配線
の歩留まり及び信頼性が損なわれるという問題が発生す
る。As described above, when a copper film is filled in a concave portion having a high aspect ratio by a conventional method, voids are formed in the copper film, and the yield and reliability of the copper buried wiring are impaired. The problem occurs.
【００１４】前記に鑑み、本発明は、アスペクト比が高
い凹部に電解めっき法によって充填された銅膜にボイド
が形成されないようにして、銅膜の信頼性を向上させる
ことを目的とする。In view of the foregoing, it is an object of the present invention to improve the reliability of a copper film by preventing voids from being formed in a copper film filled in a recess having a high aspect ratio by electrolytic plating.
【００１５】[0015]
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
上の絶縁膜に凹部を形成する凹部形成工程と、スパッタ
法により凹部の底面及び壁面に金属からなるシード層を
形成するシード層形成工程と、シード層に対して金属の
無電解めっきを行なうことにより、シード層を連続状に
補強するシード層補強工程と、補強されたシード層に対
して金属の電解めっきを行なうことにより、凹部に金属
膜を充填する金属膜充填工程とを備えている。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a recess in an insulating film on a semiconductor substrate, and a step of forming a bottom of the recess by sputtering. And a seed layer forming step of forming a seed layer made of metal on the wall surface, a seed layer reinforcing step of continuously reinforcing the seed layer by performing electroless plating of metal on the seed layer, and a reinforced seed. A metal film filling step of filling the concave portion with a metal film by performing electroplating of metal on the layer.
【００１６】本発明の半導体装置の製造方法によると、
スパッタ法により凹部の底面及び壁面に形成されたシー
ド層を無電解めっきによって連続状に補強した後に、電
解めっきを行なって凹部に金属膜を充填するため、つま
り、電解めっきは連続状に補強されたシード層に対して
行なわれるため、凹部に充填される金属膜はシード層の
上に確実に成長する。According to the method of manufacturing a semiconductor device of the present invention,
After the seed layer formed on the bottom and wall surfaces of the recess by sputtering is reinforced continuously by electroless plating, electrolytic plating is performed to fill the recess with a metal film, that is, the electroplating is reinforced continuously. Since the process is performed on the seed layer, the metal film filling the concave portion surely grows on the seed layer.
【００１７】本発明の半導体装置の製造方法において、
金属は銅であることが好ましい。In the method for manufacturing a semiconductor device according to the present invention,
Preferably, the metal is copper.
【００１８】金属が銅である場合には、凹部形成工程と
シード層形成工程との間に、スパッタリング法により凹
部の底面及び壁面に、銅が絶縁膜に拡散することを防止
するバリア層を形成する工程をさらに備え、シード層形
成工程は、バリア層の上にシード層を形成する工程を含
むことが好ましい。When the metal is copper, a barrier layer for preventing copper from diffusing into the insulating film is formed on the bottom and wall surfaces of the recess by sputtering between the recess forming step and the seed layer forming step. It is preferable that the step of forming a seed layer further includes the step of forming a seed layer on the barrier layer.
【００１９】本発明の半導体装置の製造方法において、
凹部はコンタクトホールであることが好ましい。In the method of manufacturing a semiconductor device according to the present invention,
The recess is preferably a contact hole.
【００２０】本発明の半導体装置の製造方法において、
凹部は、コンタクトホールと、該コンタクトホールの上
に該コンタクトホールと連通するように形成された配線
溝とからなることが好ましい。In the method of manufacturing a semiconductor device according to the present invention,
It is preferable that the concave portion includes a contact hole and a wiring groove formed on the contact hole so as to communicate with the contact hole.
【００２１】本発明の半導体装置の製造方法において、
補強されたシード層の厚さは１０ｎｍ以上であることが
好ましい。In the method of manufacturing a semiconductor device according to the present invention,
The reinforced seed layer preferably has a thickness of 10 nm or more.
【００２２】本発明の半導体装置の製造方法において、
凹部のアスペクト比は４〜１２であることが好ましい。In the method for manufacturing a semiconductor device according to the present invention,
The aspect ratio of the concave portion is preferably 4 to 12.
【００２３】[0023]
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法につい
て、図１〜図５を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described below with reference to FIGS.
【００２４】図１は、第１の実施形態によって得られる
デュアルダマシン構造の埋め込み配線を備えた半導体装
置の断面構造を示しており、図１に示すように、シリコ
ンからなる半導体基板１００の表面部には素子分離領域
となるトレンチ溝１０１が形成されている。半導体基板
１００の表面部におけるトレンチ溝１０１で囲まれたト
ランジスタ形成領域には、ソース領域又はドレイン領域
となる高濃度不純物領域１０２及び低濃度不純物領域１
０３が形成されている。半導体基板１００におけるソー
ス領域とドレイン領域とで挟まれたチャネル領域の上に
はゲート絶縁膜１０４を介してゲート電極１０５が形成
され、該ゲート電極１０５の側面にはサイドウォール１
０６が形成されている。FIG. 1 shows a sectional structure of a semiconductor device provided with a buried interconnect having a dual damascene structure obtained by the first embodiment. As shown in FIG. 1, a surface portion of a semiconductor substrate 100 made of silicon is shown in FIG. Is formed with a trench 101 serving as an element isolation region. In the transistor formation region surrounded by the trench 101 on the surface of the semiconductor substrate 100, a high-concentration impurity region 102 and a low-concentration impurity region 1 serving as a source region or a drain region are provided.
03 is formed. A gate electrode 105 is formed on a channel region of the semiconductor substrate 100 sandwiched between a source region and a drain region via a gate insulating film 104, and a sidewall 1 is formed on a side surface of the gate electrode 105.
06 is formed.
【００２５】半導体基板１００の上には第１層の層間絶
縁膜１０７が形成されており、該第１層の層間絶縁膜１
０７には、高濃度不純物領域１０２と接続されるコンタ
クト１０８及び第１層の金属配線１１０が形成されてい
る。また、第１層の層間絶縁膜１０７の上には第２層の
層間絶縁膜１１１が形成されており、該第２層の層間絶
縁膜１１１には、第１層の金属配線１１０と接続される
コンタクト１１２及び第２層の金属配線１１３からなる
デュアルダマシン構造を有する埋め込み配線が形成され
ている。尚、コンタクト１０８と第１層の金属配線１１
０とからなるデュアルダマシン構造を有する場合もあ
る。On the semiconductor substrate 100, a first interlayer insulating film 107 is formed, and the first interlayer insulating film 1 is formed.
In 07, a contact 108 connected to the high-concentration impurity region 102 and a first-layer metal wiring 110 are formed. In addition, a second-layer interlayer insulating film 111 is formed on the first-layer interlayer insulating film 107, and the second-layer interlayer insulating film 111 is connected to the first-layer metal wiring 110. A buried interconnect having a dual damascene structure including a contact 112 and a second layer metal interconnect 113 is formed. The contact 108 and the first-layer metal wiring 11
In some cases, a dual damascene structure consisting of zeros is provided.
【００２６】以下、デュアルダマシン構造を有する埋め
込み配線を備えた半導体装置の製造方法について、図２
〜図５を参照しながら説明する。A method of manufacturing a semiconductor device having embedded wiring having a dual damascene structure will be described below with reference to FIG.
This will be described with reference to FIGS.
【００２７】まず、図２に示すように、半導体基板１０
の上に第１層の層間絶縁膜１１を堆積した後、該第１層
の層間絶縁膜１１に第１層の金属配線１２を形成する。
次に、第１層の層間絶縁膜１１の上に第２層の層間絶縁
膜１３を堆積した後、該第２層の層間絶縁膜１３に、第
１層の金属配線１２を露出させるコンタクトホール１４
及び配線溝１５を形成する。コンタクトホール１４及び
配線溝１５の形成方法は特に限定されるものではなく、
周知のリソグラフィ技術を用いることができる。First, as shown in FIG.
After a first-layer interlayer insulating film 11 is deposited thereon, a first-layer metal wiring 12 is formed on the first-layer interlayer insulating film 11.
Next, after depositing a second-layer interlayer insulating film 13 on the first-layer interlayer insulating film 11, a contact hole for exposing the first-layer metal wiring 12 is formed in the second-layer interlayer insulating film 13. 14
And a wiring groove 15 are formed. The method of forming the contact hole 14 and the wiring groove 15 is not particularly limited,
Known lithography techniques can be used.
【００２８】また、コンタクトホール１４のアスペクト
比についても限定されないが、第１の実施形態では、コ
ンタクトホール１４の大きさとして、開口径が０．２４
μｍ程度で且つ深さが１．３μｍ程度に設定されてお
り、アスペクト比としては５〜６である。Although the aspect ratio of the contact hole 14 is not limited, in the first embodiment, the size of the contact hole 14 is 0.24
The thickness is set to about μm and the depth is set to about 1.3 μm, and the aspect ratio is 5 to 6.
【００２９】次に、コンタクトホール１４及び配線溝１
５を含む第２層の層間絶縁膜１３の上に全面に亘って、
銅膜を構成する銅原子が第２層の層間絶縁膜１３に拡散
する事態を防止するＴａＮからなるバリア層１６を例え
ばスパッタリング法によって堆積する。尚、この場合、
直進性に優れたイオンビームスパッタリング法によって
バリア層１６を形成すると、コンタクトホール１４及び
配線溝１５の側壁に良好にバリア層１６を形成すること
ができる。スパッタリング法の条件の一例を挙げると、
５ｍＴｏｒｒ程度の圧力に保たれているチャンバー内に
配置された直径が例えば３０ｃｍ程度のＴａからなるタ
ーゲットに例えば５ｋＷの電力を印加すると共に、チャ
ンバー内に窒素ガスを導入すると、ＴａＮからなるバリ
ア層１６が堆積される。Next, the contact hole 14 and the wiring groove 1
5 over the entire surface of the second interlayer insulating film 13 including
A barrier layer 16 made of TaN for preventing a situation where copper atoms constituting the copper film are diffused into the second interlayer insulating film 13 is deposited by, for example, a sputtering method. In this case,
When the barrier layer 16 is formed by an ion beam sputtering method having excellent straightness, the barrier layer 16 can be formed well on the side walls of the contact hole 14 and the wiring groove 15. To give an example of the conditions of the sputtering method,
When a power of, for example, 5 kW is applied to a Ta target having a diameter of, for example, about 30 cm and placed in a chamber maintained at a pressure of about 5 mTorr, and a nitrogen gas is introduced into the chamber, the barrier layer 16 made of TaN is formed. Is deposited.
【００３０】次に、バリア層１６の上にスパッタリング
法によって、銅からなりバリア層１６との密着性に優れ
た１０ｎｍ程度の厚さを有するシード層１７を形成す
る。この場合にも、スパッタリング法としては、直進性
に優れたイオンビームスパッタリング法が好ましいが、
バイアススパッタリング法又はコリメートスパッタリン
グ法も直進性に優れているので好ましい。このようにす
ると、発明が解決しようとする課題の項でも説明したよ
うに、コンタクトホール１４の下側部分の壁面において
は、数ｎｍ程度の直径を有する銅の粒が島状に形成され
たシード層１７が形成される。Next, a seed layer 17 made of copper and having a thickness of about 10 nm and excellent in adhesion to the barrier layer 16 is formed on the barrier layer 16 by a sputtering method. Also in this case, as the sputtering method, an ion beam sputtering method excellent in straightness is preferable,
A bias sputtering method or a collimated sputtering method is also preferable because of excellent straightness. By doing so, as described in the section of the problem to be solved by the invention, a seed in which copper grains having a diameter of about several nm are formed in an island shape on the wall surface of the lower portion of the contact hole 14. Layer 17 is formed.
【００３１】尚、シード層１７の厚さを大きくすると、
コンタクトホール１４の下側部分の壁面にも連続的なシ
ード層１７が形成されやすいが、シード層１７の厚さが
大きくなり過ぎると、コンタクトホール１４の開口部に
おいてオーバーハング部が厚くなってしまう。このた
め、コンタクトホール１４に銅膜をめっき法によって充
填する際に、コンタクトホール１４の開口部が先に閉塞
されて、コンタクトホール１４の内部にボイドが形成さ
れてしまう恐れがあるので、これらの事情を考慮してシ
ード層１７の厚さを決定することが好ましい。When the thickness of the seed layer 17 is increased,
A continuous seed layer 17 is likely to be formed on the wall surface of the lower portion of the contact hole 14, but if the thickness of the seed layer 17 is too large, the overhang portion becomes thick at the opening of the contact hole 14. . For this reason, when the contact hole 14 is filled with a copper film by plating, the opening of the contact hole 14 may be closed first and a void may be formed inside the contact hole 14. It is preferable to determine the thickness of the seed layer 17 in consideration of circumstances.
【００３２】次に、シード層１７の上に銅の無電解めっ
きを行なって、シード層１７を成長させることにより、
図３に示すように、コンタクトホール１４の壁面の上側
部分及び下側部分並びに底面において銅膜が連続してお
り且つ１０ｎｍ程度の厚さを有する、補強されたシード
層１７Ａを形成する。この場合、シード層１７における
島状の領域は、連続している領域よりも表面積が大きい
ため、無電解めっきの堆積レートが相対的に大きくなる
ので、補強されたシード層１７Ａの厚さはほぼ均一にな
る。Next, the seed layer 17 is grown by performing electroless plating of copper on the seed layer 17.
As shown in FIG. 3, a reinforced seed layer 17 </ b> A having a continuous copper film and a thickness of about 10 nm is formed on the upper and lower portions and the bottom surface of the wall surface of the contact hole 14. In this case, since the island-shaped region in the seed layer 17 has a larger surface area than the continuous region, the deposition rate of electroless plating is relatively high, and the thickness of the reinforced seed layer 17A is substantially Become uniform.
【００３３】無電解めっき浴としては、銅イオン源とし
ての硫酸銅（ＣｕＳＯ4 ）、還元剤、錯化剤、ｐＨ調整
剤、安定剤及び表面活性剤などが適当な割合で混合され
たものを用い、無電解めっき浴の温度としては５０〜８
０℃程度に設定することが好ましい。As the electroless plating bath, a mixture in which copper sulfate (CuSO 4 ) as a copper ion source, a reducing agent, a complexing agent, a pH adjusting agent, a stabilizer, a surfactant and the like are mixed at an appropriate ratio is used. The temperature of the electroless plating bath used is 50 to 8
It is preferable to set the temperature to about 0 ° C.
【００３４】以下、無電解めっき浴の一例を挙げてお
く。An example of the electroless plating bath will be described below.
【００３５】＜第１の無電解めっき浴＞ 銅イオン源：硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ） 還元剤：フォルムアルデヒド（ＨＣＨＯ） 錯化剤：エチレンジアミン四酢酸（ＥＤＴＡ：(ＣＨ2Ｃ
ＯＯＨ)2Ｎ−ＣＨ2 −ＣＨ2−Ｎ(ＣＨ2ＣＯＯＨ)2 ） ｐＨ調整剤：ＮａＯＨ（ｐＨ：１２．５） 安定剤：シアンＣＮ+ 表面活性剤：ポリマー ＜第２の無電解めっき浴＞ 銅イオン源：硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ） 還元剤：フォルムアルデヒド（ＨＣＨＯ） 錯化剤：エチレンジアミン四酢酸（ＥＤＴＡ） ｐＨ調整剤：水酸化四メチルアンモニウム（ＴＭＡＨ：
Ｎ(ＣＨ3)4ＯＨ，ｐＨ：１２．５） 安定剤：ジピリジル 表面活性剤：ポリマー ＜第３の無電解めっき浴＞ 銅イオン源：硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ） 還元剤：アスコルビン酸又はコバルト（３価イオン） 錯化剤：エチレンジアミン（ＥＮ） 安定剤：ジピリジル 表面活性剤：ポリマー 前記のような無電解めっき浴を用いて銅の無電解めっき
を行なうと、無電解めっき浴中に還元剤が含まれている
ため、例えば、第１又は第２の無電解めっき浴を用いた
場合、該無電解めっき浴中に浸されたシード層１７の表
面においては、ＨＣＨＯ→ＨＣＯＯＨ＋ｅ- の酸化反応
が起こると共に、Ｃｕ2+＋２ｅ- →Ｃｕ↓（析出）の還
元反応が同時に起こり、析出したＣｕがシード層１７の
表面に付着するので、シード層１７は５０ｎｍ／ｍｉｎ
以下の堆積レートで成長する。[0035] <first electroless plating bath> Copper ion source: copper sulfate (CuSO 4 · 5H 2 O) reducing agent: formaldehyde (HCHO) complexing agent ethylenediaminetetraacetic acid (EDTA: (CH 2 C
OOH) 2 N—CH 2 —CH 2 —N (CH 2 COOH) 2 ) pH adjuster: NaOH (pH: 12.5) Stabilizer: Cyan CN + Surfactant: polymer <Second electroless plating bath > copper ion source: copper sulfate (CuSO 4 · 5H 2 O) reducing agent: formaldehyde (HCHO) complexing agent ethylenediaminetetraacetic acid (EDTA) pH adjusting agent: hydroxide tetramethyl ammonium (TMAH:
N (CH 3 ) 4 OH, pH: 12.5) Stabilizer: dipyridyl Surfactant: polymer <Third electroless plating bath> Copper ion source: copper sulfate (CuSO 4 .5H 2 O) Reducing agent: ascorbin Acid or cobalt (trivalent ion) Complexing agent: Ethylenediamine (EN) Stabilizer: Dipyridyl Surfactant: Polymer When the electroless plating of copper is performed using the above electroless plating bath, the electroless plating bath becomes For example, when the first or second electroless plating bath is used, the surface of the seed layer 17 immersed in the electroless plating bath has HCHO → HCOOH + e − . The oxidation reaction occurs, and at the same time, the reduction reaction of Cu 2+ + 2e − → Cu ↓ (precipitation) occurs, and the deposited Cu adheres to the surface of the seed layer 17, so that the seed layer 17 has a thickness of 50 nm / min.
It grows at the following deposition rates:
【００３６】ところで、一般的には、銅の無電解めっき
を行なう前に、シード層１７の表面に対して、溶剤によ
る脱脂処理及び酸性の洗浄液による酸洗浄を行なうが、
酸洗浄については行なわない方が好ましい。その理由
は、シード層１７における厚さの大きい部分において
は、シード層１７の表面が酸性の洗浄液に溶けても無電
解めっきによってシード層１７の表面にＣｕが析出する
ため特に支障はないが、シード層１７における厚さの小
さい部分又は島状になっている部分は酸性の洗浄液に溶
けて無くなってしまう恐れがあるからである。Generally, before the electroless plating of copper, the surface of the seed layer 17 is subjected to a degreasing treatment with a solvent and an acid cleaning with an acidic cleaning solution.
It is preferable not to perform acid cleaning. The reason is that in the thick part of the seed layer 17, even if the surface of the seed layer 17 is dissolved in an acidic cleaning solution, there is no particular problem because Cu is deposited on the surface of the seed layer 17 by electroless plating. This is because a portion having a small thickness or an island-like portion in the seed layer 17 may be dissolved in an acidic cleaning solution and disappear.
【００３７】また、シード層１７の表面を酸洗浄しなく
ても、つまりシード層１７の表面が酸化されている場合
であっても、無電解めっき浴に含まれるフォルムアルデ
ヒド（ＨＣＨＯ）などの還元剤の働きによって、シード
層１７の表面が還元されて活性化されるので、前述した
Ｃｕ2+＋２ｅ- →Ｃｕ↓の反応が起こって、シード層１
７の表面にＣｕが析出する。この場合、シード層１７の
表面酸化層の還元と、シード層１７の表面へのＣｕの付
着との両方の現象が起こるため、銅膜の成長速度は遅く
なるが、アスペクト比が高いコンタクトホール１４の内
部においては、銅膜の成長速度が遅くても特に支障はな
い。Further, even if the surface of the seed layer 17 is not washed with an acid, that is, even if the surface of the seed layer 17 is oxidized, reduction of formaldehyde (HCHO) or the like contained in the electroless plating bath is performed. The surface of the seed layer 17 is reduced and activated by the action of the agent, so that the above-described reaction of Cu 2+ + 2e − → Cu ↓ occurs and the seed layer 1 is activated.
Cu is deposited on the surface of the substrate 7. In this case, both the reduction of the surface oxide layer of the seed layer 17 and the attachment of Cu to the surface of the seed layer 17 occur, so that the growth rate of the copper film is reduced, but the contact hole 14 having a high aspect ratio is formed. There is no particular problem in the inside of the substrate even if the growth rate of the copper film is low.
【００３８】次に、補強されたシード層１７Ａの上に銅
の電解めっきを行なって、図４に示すように、コンタク
トホール１４及び配線溝１５の内部に銅膜１８を充填す
る。Next, copper plating is performed on the reinforced seed layer 17A to fill the contact holes 14 and the wiring grooves 15 with a copper film 18 as shown in FIG.
【００３９】この場合、銅の電解めっき浴としては、一
般的なものでよく、例えば、以下に示すようなものが挙
げられる。In this case, the copper electroplating bath may be a general one, and examples thereof include the following.
【００４０】硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ）：８０〜１
５０ｇ／ｌ（グラム／リットル） 硫酸（Ｈ2ＳＯ4）：１００〜２００ｇ／ｌ 塩素（Ｃｌ2 ）：６０〜７０ｍｇ／ｌ 添加剤：適量 このような電解めっき浴を用いて電解めっきを行なう
と、１００〜５００ｎｍ／ｍｉｎ程度の堆積レートで銅
膜１８は成長する。The copper sulfate (CuSO 4 · 5H 2 O) : 80~1
50 g / l (gram / liter) Sulfuric acid (H 2 SO 4 ): 100 to 200 g / l Chlorine (Cl 2 ): 60 to 70 mg / l Additive: appropriate amount When electrolytic plating is performed using such an electrolytic plating bath, The copper film 18 grows at a deposition rate of about 100 to 500 nm / min.
【００４１】この場合、電解めっき浴に含まれる添加剤
の働きによって、銅膜１８はコンタクト１４及び配線溝
１５の内部において底部から上側に向かって成長してい
くので確実に充填される。In this case, the copper film 18 grows from the bottom to the top inside the contact 14 and the wiring groove 15 by the action of the additive contained in the electrolytic plating bath, so that the copper film 18 is reliably filled.
【００４２】次に、銅膜１８における第２層の層間絶縁
膜１３の上側に露出している部分を例えばＣＭＰ法によ
り除去すると、図５に示すように、デュアルダマシン構
造を有する埋め込み銅配線１９が得られる。Next, when the portion of the copper film 18 exposed above the second-layer interlayer insulating film 13 is removed by, for example, a CMP method, as shown in FIG. 5, an embedded copper wiring 19 having a dual damascene structure is formed. Is obtained.
【００４３】尚、無電解めっきによって補強されたシー
ド層１７Ａを形成した後、引き続き無電解めっきによっ
て、コンタクトホール１４及び配線溝１５の内部に銅膜
１８を充填することも考慮されるが、前述したように、
無電解めっきの堆積レートは電解めっきの堆積レートに
比べてかなり小さいため、スループットが低下するの
で、無電解めっきによって、補強されたシード層１７Ａ
を形成した後、電解めっきによって、コンタクトホール
１４及び配線溝１５の内部に銅膜１８を充填することが
好ましい。After the formation of the seed layer 17A reinforced by electroless plating, the filling of the copper film 18 into the contact holes 14 and the wiring grooves 15 by electroless plating is also considered. As you did,
Since the deposition rate of the electroless plating is considerably smaller than the deposition rate of the electrolytic plating, the throughput is reduced. Therefore, the seed layer 17A reinforced by the electroless plating is not used.
After the formation, the copper film 18 is preferably filled in the contact holes 14 and the wiring grooves 15 by electrolytic plating.
【００４４】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図６〜
図９を参照しながら説明する。(Second Embodiment) Hereinafter, a method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.
【００４５】まず、図６に示すように、半導体基板２０
の上に第１層の層間絶縁膜２１を堆積した後、該第１層
の層間絶縁膜２１に第２層の金属配線２２を形成する。
次に、第１層の層間絶縁膜２１の上に第２層の層間絶縁
膜２３を堆積した後、該第２層の層間絶縁膜２３に、第
１層の金属配線２２を露出させるコンタクトホール２４
を形成する。コンタクトホール２４の形成方法は特に限
定されるものではなく、周知のリソグラフィ技術を用い
ることができる。First, as shown in FIG.
After a first-layer interlayer insulating film 21 is deposited thereon, a second-layer metal wiring 22 is formed on the first-layer interlayer insulating film 21.
Next, after depositing a second-layer interlayer insulating film 23 on the first-layer interlayer insulating film 21, a contact hole for exposing the first-layer metal wiring 22 is formed in the second-layer interlayer insulating film 23. 24
To form The method for forming the contact hole 24 is not particularly limited, and a known lithography technique can be used.
【００４６】また、コンタクトホール２４のアスペクト
比についても限定されないが、第２の実施形態では、コ
ンタクトホール２４の大きさとして、開口径が０．２４
μｍ程度で且つ深さが１．３μｍ程度に設定されてお
り、アスペクト比としては５〜６である。Although the aspect ratio of the contact hole 24 is not limited, in the second embodiment, the size of the contact hole 24 is 0.24.
The thickness is set to about μm and the depth is set to about 1.3 μm, and the aspect ratio is 5 to 6.
【００４７】次に、コンタクトホール２４を含む第２層
の層間絶縁膜２３の上に全面に亘って、銅膜を構成する
銅原子が第２層の層間絶縁膜２３に拡散する事態を防止
するＴａＮからなるバリア層２６を例えばスパッタリン
グ法によって堆積する。Next, the situation where copper atoms forming the copper film are diffused into the second interlayer insulating film 23 over the entire surface of the second interlayer insulating film 23 including the contact holes 24 is prevented. A barrier layer 26 made of TaN is deposited by, for example, a sputtering method.
【００４８】次に、バリア層２６の上にスパッタリング
法によって、銅からなりバリア層２６との密着性に優れ
た１０ｎｍ程度の厚さを有するシード層２７を形成す
る。この場合にも、直進性に優れたイオンビームスパッ
タリング、バイアススパッタリング法又はコリメートス
パッタリング法によりシード層２７を形成することが好
ましい。Next, a seed layer 27 made of copper and having a thickness of about 10 nm and having excellent adhesion to the barrier layer 26 is formed on the barrier layer 26 by sputtering. Also in this case, it is preferable to form the seed layer 27 by ion beam sputtering, bias sputtering, or collimated sputtering, which is excellent in straightness.
【００４９】このようにすると、コンタクトホール２４
の下側部分の壁面においては、数ｎｍ程度の直径を有す
る銅の粒が島状に形成されたシード層２７が形成され
る。By doing so, the contact hole 24
On the lower wall surface, a seed layer 27 in which copper grains having a diameter of about several nm are formed in an island shape is formed.
【００５０】次に、シード層２７の上に銅の無電解めっ
きを行なって、シード層２７を成長させることにより、
図７に示すように、コンタクトホール２４の壁面の上側
部分及び下側部分並びに底面において銅膜が連続してお
り且つ１０ｎｍ程度の厚さを有する、補強されたシード
層２７Ａを形成する。尚、無電解めっき浴としては、第
１の実施形態と同様のものを用いることができる。Next, the seed layer 27 is grown by performing electroless plating of copper on the seed layer 27.
As shown in FIG. 7, a reinforced seed layer 27A having a continuous copper film and a thickness of about 10 nm is formed on the upper and lower portions and the bottom surface of the wall surface of the contact hole 24. Incidentally, the same electroless plating bath as in the first embodiment can be used.
【００５１】次に、補強されたシード層２７Ａの上に銅
の電解めっきを行なって、図８に示すように、コンタク
トホール２４の内部に銅膜２８を充填する。尚、銅の電
解めっき浴としては、第１の実施形態と同様のものを用
いることができる。Next, copper plating is performed on the reinforced seed layer 27A to fill the inside of the contact hole 24 with a copper film 28, as shown in FIG. Note that the same electrolytic plating bath as that of the first embodiment can be used as the copper electrolytic plating bath.
【００５２】次に、銅膜２８における第２層の層間絶縁
膜２３の上側に露出している部分を例えばＣＭＰ法によ
り除去すると、図９に示すように、コンタクト２９が得
られる。Next, when the portion of the copper film 28 exposed above the second-layer interlayer insulating film 23 is removed by, for example, the CMP method, a contact 29 is obtained as shown in FIG.
【００５３】尚、第１及び第２の実施形態においては、
銅からなるシード層１７、２７及び銅膜１８、２８を形
成したが、銅に代えて、銀（Ａｇ）、金（Ａｕ）又はプ
ラチナ（Ｐｔ）を用いてもよい。In the first and second embodiments,
Although the seed layers 17 and 27 and the copper films 18 and 28 made of copper are formed, silver (Ag), gold (Au), or platinum (Pt) may be used instead of copper.
【００５４】銅に代えて銀を用いる場合には、銀イオン
を含む無電解めっき浴（ＡｇＮＯ3）を用いることが好
ましい。When silver is used in place of copper, it is preferable to use an electroless plating bath (AgNO 3 ) containing silver ions.
【００５５】また、第１の実施形態又は第２の実施形態
においては、コンタクトホールのアスペクト比は５〜６
であったが、本発明はコンタクトホールのアスペクト比
が高い場合に効果的であって、アスペクト比が４〜１２
であるコンタクトホールに適用することができる。In the first or second embodiment, the aspect ratio of the contact hole is 5-6.
However, the present invention is effective when the aspect ratio of the contact hole is high, and the aspect ratio is 4 to 12
This can be applied to a contact hole that is
【００５６】また、第１の実施形態又は第２の実施形態
においては、ＴａＮからなるバリア層１６、２６を用い
たが、これに代えて、Ｔａ（タンタル）、ＴｉＮ（チタ
ンナイトライド）、ＷＮ（タングステンナイトライド）
をバリア層として用いてもよい。これらのバリア層はス
パッタリング法によって堆積することができると共に、
ＴａＮ、ＴｉＮ、ＷＮはＣＶＤ法によって堆積すること
もできる。In the first embodiment or the second embodiment, the barrier layers 16 and 26 made of TaN are used. Instead, Ta (tantalum), TiN (titanium nitride), WN (Tungsten nitride)
May be used as a barrier layer. These barrier layers can be deposited by a sputtering method,
TaN, TiN, and WN can also be deposited by a CVD method.
【００５７】また、第１の実施形態又は第２の実施形態
においては、コンタクトホールに金属膜例えば銅膜を充
填する場合であったが、トレンチ溝に金属膜を充填する
場合にも本発明は適用することができる。尚、ここでい
うトレンチ溝とは、基板面と平行に延びる溝状の凹部の
ことであって、基板面と垂直な方向に延びるコンタクト
ホールとは異なる。コンタクトホールは、その周囲が壁
によって囲まれているため、トレンチ溝に比べて金属膜
の充填は困難である。従って、コンタクトホールへの金
属膜の充填ができれば、トレンチ溝への金属膜の充填は
容易である。In the first and second embodiments, the contact hole is filled with a metal film, for example, a copper film. However, the present invention is also applicable to the case where the trench groove is filled with a metal film. Can be applied. Here, the term “trench groove” refers to a groove-shaped concave portion extending in parallel with the substrate surface, and is different from a contact hole extending in a direction perpendicular to the substrate surface. Since the contact hole is surrounded by a wall, it is more difficult to fill the contact hole with a metal film than a trench. Therefore, if the contact hole can be filled with the metal film, the trench groove can be easily filled with the metal film.
【００５８】また、コンタクトホールとトレンチ溝とが
混在している場合でも本発明を適用することができる。
コンタクトホールとトレンチ溝とが混在している半導体
基板に対してスパッタリング法を行なってコンタクトホ
ール及びトレンチ溝に銅のシード層を形成すると、シー
ド層は、前述のように、連続状ではなくてコンタクトホ
ール及びトレンチ溝の下側部分の壁面では島状になる。The present invention can be applied to a case where a contact hole and a trench are mixed.
When a copper seed layer is formed in a contact hole and a trench by performing a sputtering method on a semiconductor substrate in which a contact hole and a trench are mixed, as described above, the seed layer is not continuous but has a contact shape. The wall surface at the lower part of the hole and the trench becomes island-shaped.
【００５９】次に、無電解めっきを行なうが、この場合
にはコンタクトホールが充填されるまで無電解めっきを
行なう。つまり、無電解めっきはコンタクトホールが充
填された段階で終了する。このようにすると、無電解め
っきによってトレンチ溝にも銅膜が形成されるが、トレ
ンチ溝はコンタクトホールよりも開口部の面積が大きい
ので、コンタクトホールが充填された段階でトレンチ溝
のシード層は補強される。Next, electroless plating is performed. In this case, the electroless plating is performed until the contact holes are filled. That is, the electroless plating ends when the contact holes are filled. In this case, a copper film is also formed in the trench by electroless plating. However, since the trench has a larger opening area than the contact hole, the seed layer of the trench is not filled when the contact hole is filled. Reinforced.
【００６０】次に、シード層が補強されているトレンチ
溝に対して電解めっきを行なって、トレンチ溝に銅膜を
充填する。Next, electrolytic plating is performed on the trench groove in which the seed layer is reinforced, thereby filling the trench groove with a copper film.
【００６１】これらの工程によって、コンタクトホール
の開口部の径が小さい場合には、コンタクトホールに対
しては無電解めっきによって銅膜を充填してしまうと共
に、トレンチ溝に対してはシード層の補強を行なうこと
ができる。When the diameter of the opening of the contact hole is small by these steps, the contact hole is filled with a copper film by electroless plating, and the trench groove is reinforced with a seed layer. Can be performed.
【００６２】[0062]
【発明の効果】本発明の半導体装置の製造方法による
と、電解めっきは、無電解めっきによって連続状に補強
されたシード層に対して行なわれるため、凹部のアスペ
クト比が高くても、凹部に充填される金属膜がシード層
の上に確実に成長するので、金属膜にはボイドが形成さ
れず、これによって、凹部に充填された金属膜の信頼性
が向上する。According to the method of manufacturing a semiconductor device of the present invention, electrolytic plating is performed on a seed layer reinforced continuously by electroless plating. Since the metal film to be filled surely grows on the seed layer, no void is formed in the metal film, thereby improving the reliability of the metal film filled in the concave portion.
【００６３】本発明の半導体装置の製造方法において、
金属が銅であると、絶縁膜に形成された凹部に銅膜を確
実に充填することができる。In the method of manufacturing a semiconductor device according to the present invention,
When the metal is copper, the concave portions formed in the insulating film can be reliably filled with the copper film.
【００６４】この場合、凹部の底面及び壁面にバリア層
を形成した後に、銅からなるシード層を形成すると、銅
膜を構成する銅が絶縁膜に拡散する事態を確実に防止す
ることができる。In this case, if a seed layer made of copper is formed after the barrier layer is formed on the bottom surface and the wall surface of the concave portion, it is possible to reliably prevent copper constituting the copper film from diffusing into the insulating film.
【００６５】本発明の半導体装置の製造方法において、
凹部がコンタクトホールであると、アスペクト比が高い
コンタクトの信頼性を向上させることができる。In the method of manufacturing a semiconductor device according to the present invention,
When the recess is a contact hole, the reliability of a contact having a high aspect ratio can be improved.
【００６６】本発明の半導体装置の製造方法において、
凹部がコンタクトホールと配線溝とからなると、アスペ
クト比が高いコンタクトを有するデュアルダマシン構造
の埋め込み配線の信頼性を向上させることができる。In the method of manufacturing a semiconductor device according to the present invention,
When the recess is formed of the contact hole and the wiring groove, the reliability of the embedded wiring of the dual damascene structure having the contact having a high aspect ratio can be improved.
【００６７】本発明の半導体装置の製造方法において、
補強されたシード層の厚さが１０ｎｍ以上であると、電
解めっき工程においてシード層の上に金属膜が確実に成
長するので、ボイドのない金属膜を凹部に確実に充填す
ることができる。In the method of manufacturing a semiconductor device according to the present invention,
If the thickness of the reinforced seed layer is 10 nm or more, the metal film surely grows on the seed layer in the electrolytic plating step, so that the void-free metal film can be reliably filled in the concave portion.
【００６８】本発明の半導体装置の製造方法において、
凹部のアスペクト比が４〜１２であると、ボイドのない
金属膜をアスペクト比が高い凹部に確実に充填すること
ができる。In the method of manufacturing a semiconductor device according to the present invention,
When the concave portion has an aspect ratio of 4 to 12, the concave portion having a high aspect ratio can be reliably filled with a void-free metal film.
【図１】本発明の第１の実施形態により得られる埋め込
み配線を備えた半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device having embedded wiring obtained according to a first embodiment of the present invention.
【図２】本発明の第１の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図３】本発明の第１の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図４】本発明の第１の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図５】本発明の第１の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図６】本発明の第２の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 6 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
【図７】本発明の第２の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 7 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
【図８】本発明の第２の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 8 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
【図９】本発明の第２の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。FIG. 9 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
１０ 半導体基板 １１ 層間絶縁膜 １２ 第１層の金属配線 １３ 第２層の金属配線 １４ コンタクトホール １５ 配線溝 １６ バリア層 １７ シード層 １７Ａ 補強されたシード層 １８ 銅膜 １９ 埋め込み配線 ２０ 半導体基板 ２１ 第１層の層間絶縁膜 ２２ 第２層の金属配線 ２３ 第２層の層間絶縁膜 ２４ コンタクトホール ２６ バリア層 ２７ シード層 ２７Ａ 補強されたシード層 ２８ 銅膜 ２９ コンタクト １００ 半導体基板 １０１ トレンチ溝 １０２ 高濃度不純物領域 １０３ 低濃度不純物領域 １０４ ゲート絶縁膜 １０５ ゲート電極 １０６ サイドウォール １０７ 第１層の層間絶縁膜 １０８ コンタクト １１０ 第１層の金属配線 １１１ 第２層の層間絶縁膜 １１２ コンタクト １１３ 第２層の金属配線 Reference Signs List 10 semiconductor substrate 11 interlayer insulating film 12 first layer metal wiring 13 second layer metal wiring 14 contact hole 15 wiring groove 16 barrier layer 17 seed layer 17A reinforced seed layer 18 copper film 19 buried wiring 20 semiconductor substrate 21 One-layer interlayer insulating film 22 Second-layer metal wiring 23 Second-layer interlayer insulating film 24 Contact hole 26 Barrier layer 27 Seed layer 27A Reinforced seed layer 28 Copper film 29 Contact 100 Semiconductor substrate 101 Trench groove 102 High concentration Impurity region 103 Low concentration impurity region 104 Gate insulating film 105 Gate electrode 106 Side wall 107 First layer interlayer insulating film 108 Contact 110 First layer metal wiring 111 Second layer interlayer insulating film 112 Contact 113 Second layer metal wiring
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768
Claims (8)
凹部形成工程と、 スパッタ法により前記凹部の底面及び壁面に金属からな
る不連続で且つ島状のシード層を形成するシード層形成
工程と、 酸性の洗浄液による酸洗浄を行なうことなく前記シード
層に対して前記金属の無電解めっきを行なうことによ
り、前記シード層を連続状に補強するシード層補強工程
と、 補強された前記シード層に対して前記金属の電解めっき
を行なうことにより、前記凹部に金属膜を充填する金属
膜充填工程とを備えていることを特徴とする半導体装置
の製造方法。1. A recess forming step of forming a recess in an insulating film on a semiconductor substrate , and a seed layer forming step of forming a discontinuous and island-like seed layer made of metal on the bottom and wall surfaces of the recess by sputtering. A seed layer reinforcing step of continuously reinforcing the seed layer by performing electroless plating of the metal on the seed layer without performing acid cleaning with an acidic cleaning liquid; and the reinforced seed layer. A metal film filling step of filling the concave portion with a metal film by performing electrolytic plating of the metal on the semiconductor device.
強工程との間に、前記シード層の表面に対して溶剤によ
る脱脂処理を行なう工程をさらに備えていることを特徴
とする請求項１に記載の半導体装置の製造方法。2. The method according to claim 1, further comprising a step of performing a degreasing treatment with a solvent on the surface of the seed layer between the seed layer forming step and the seed layer reinforcing step. The manufacturing method of the semiconductor device described in the above.
求項１に記載の半導体装置の製造方法。3. The method according to claim 1, wherein the metal is copper.
程との間に、スパッタリング法により前記凹部の底面及
び壁面に、銅が前記絶縁膜に拡散することを防止するバ
リア層を形成する工程をさらに備え、 前記シード層形成工程は、前記バリア層の上に前記シー
ド層を形成する工程を含むことを特徴とする請求項３に
記載の半導体装置の製造方法。4. A step of forming a barrier layer on a bottom surface and a wall surface of the recess by a sputtering method for preventing copper from diffusing into the insulating film, between the recess forming step and the seed layer forming step. 4. The method according to claim 3, further comprising: forming the seed layer on the barrier layer.
を特徴とする請求項１に記載の半導体装置の製造方法。5. The method according to claim 1, wherein the recess is a contact hole.
ンタクトホールの上に該コンタクトホールと連通するよ
うに形成された配線溝とからなることを特徴とする請求
項１に記載の半導体装置の製造方法。6. The semiconductor device according to claim 1, wherein the recess comprises a contact hole and a wiring groove formed on the contact hole so as to communicate with the contact hole. Method.
ｍ以上であることを特徴とする請求項１に記載の半導体
装置の製造方法。7. The thickness of the reinforced seed layer is 10 n.
2. The method according to claim 1, wherein the number is at least m.
ることを特徴とする請求項１に記載の半導体装置の製造
方法。8. The method according to claim 1, wherein the recess has an aspect ratio of 4 to 12.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35263898A JP3217319B2 (en) | 1998-12-11 | 1998-12-11 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35263898A JP3217319B2 (en) | 1998-12-11 | 1998-12-11 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183160A JP2000183160A (en) | 2000-06-30 |
| JP3217319B2 true JP3217319B2 (en) | 2001-10-09 |
Family
ID=18425422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35263898A Expired - Fee Related JP3217319B2 (en) | 1998-12-11 | 1998-12-11 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217319B2 (en) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541371B1 (en) | 1999-02-08 | 2003-04-01 | Novellus Systems, Inc. | Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing |
| US6147404A (en) * | 1999-05-24 | 2000-11-14 | Advanced Micro Devices, Inc. | Dual barrier and conductor deposition in a dual damascene process for semiconductors |
| JP2001181854A (en) * | 1999-12-22 | 2001-07-03 | Ebara Corp | Electroless plating solution and method for forming wiring using the same |
| KR100407678B1 (en) * | 2000-06-15 | 2003-12-01 | 주식회사 하이닉스반도체 | Method of forming a copper metal wiring in a semiconductor device |
| KR100365643B1 (en) * | 2000-10-09 | 2002-12-26 | 삼성전자 주식회사 | Method for forming damascene interconnection of semiconductor device and damascene interconnection fabricated thereby |
| GB0025989D0 (en) * | 2000-10-24 | 2000-12-13 | Shipley Co Llc | Plating catalysts |
| JP4083968B2 (en) | 2000-11-02 | 2008-04-30 | 株式会社東芝 | Manufacturing method of semiconductor device |
| JP4169950B2 (en) | 2001-05-18 | 2008-10-22 | Ｎｅｃエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| KR100389236B1 (en) * | 2001-05-25 | 2003-06-27 | 주식회사 리코시스 | A method for forming a metal line of a semiconductor device |
| JP2003142427A (en) | 2001-11-06 | 2003-05-16 | Ebara Corp | Plating solution, semiconductor device, and its manufacturing method |
| KR100434946B1 (en) * | 2001-09-28 | 2004-06-10 | 학교법인 성균관대학 | Method for forming Cu interconnection of semiconductor device using electroless plating |
| KR100451766B1 (en) * | 2001-12-22 | 2004-10-08 | 주식회사 하이닉스반도체 | Method for forming interconnect structures of semiconductor device |
| JP3727277B2 (en) | 2002-02-26 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| WO2003085166A2 (en) * | 2002-04-03 | 2003-10-16 | Applied Materials, Inc. | Electroless deposition methods |
| JP4138372B2 (en) * | 2002-06-07 | 2008-08-27 | 弘明 新妻 | Physical quantity detector and method of manufacturing physical quantity detector |
| US6955984B2 (en) * | 2003-05-16 | 2005-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface treatment of metal interconnect lines |
| JP3819381B2 (en) | 2003-07-07 | 2006-09-06 | 株式会社半導体理工学研究センター | Manufacturing method of multilayer wiring structure |
| JP2006024754A (en) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | Wiring layer, forming method thereof, and thin-film transistor |
| KR100808601B1 (en) * | 2006-12-28 | 2008-02-29 | 주식회사 하이닉스반도체 | Method for forming multi layer metal wiring of semiconductor device using damascene process |
| JP4725626B2 (en) * | 2008-10-02 | 2011-07-13 | 株式会社デンソー | Manufacturing method of electronic device |
| JP5388191B2 (en) * | 2009-05-26 | 2014-01-15 | Ｊｘ日鉱日石金属株式会社 | Plating object having through silicon via and method for forming the same |
| JP6021441B2 (en) | 2012-05-25 | 2016-11-09 | ラピスセミコンダクタ株式会社 | Semiconductor device |
| US9865501B2 (en) * | 2013-03-06 | 2018-01-09 | Lam Research Corporation | Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer |
| KR102130673B1 (en) * | 2015-11-09 | 2020-07-06 | 삼성전기주식회사 | Coil component and method of manufacturing the same |
| US10443146B2 (en) | 2017-03-30 | 2019-10-15 | Lam Research Corporation | Monitoring surface oxide on seed layers during electroplating |
| JP6445672B2 (en) * | 2017-12-27 | 2018-12-26 | ラピスセミコンダクタ株式会社 | Semiconductor device |
| JP6926294B2 (en) * | 2018-11-29 | 2021-08-25 | ラピスセミコンダクタ株式会社 | Manufacturing method of semiconductor devices |
| JP7310599B2 (en) * | 2019-12-26 | 2023-07-19 | トヨタ自動車株式会社 | Wiring board manufacturing method and wiring board |
| JP2021180333A (en) * | 2020-08-06 | 2021-11-18 | ラピスセミコンダクタ株式会社 | Semiconductor device |
| WO2024009762A1 (en) * | 2022-07-05 | 2024-01-11 | 東京エレクトロン株式会社 | Substrate liquid processing method and substrate liquid processing device |
-
1998
- 1998-12-11 JP JP35263898A patent/JP3217319B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183160A (en) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3217319B2 (en) | Method for manufacturing semiconductor device | |
| US6977224B2 (en) | Method of electroless introduction of interconnect structures | |
| US7694413B2 (en) | Method of making a bottomless via | |
| US6410985B1 (en) | Silver metallization by damascene method | |
| US6326303B1 (en) | Copper electroless deposition on a titanium-containing surface | |
| US5913147A (en) | Method for fabricating copper-aluminum metallization | |
| US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
| USRE41538E1 (en) | Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby | |
| US20050230263A1 (en) | Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby | |
| US7476974B2 (en) | Method to fabricate interconnect structures | |
| TWI290736B (en) | Semiconductor device and method for production thereof | |
| US20080113508A1 (en) | Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill | |
| KR20050009273A (en) | Semiconductor device manufacturing method | |
| JP2004031586A5 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6555909B1 (en) | Seedless barrier layers in integrated circuits and a method of manufacture therefor | |
| JP2002033323A (en) | Method of manufacturing semiconductor device having copper interconnecting portion | |
| US6472310B1 (en) | Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure | |
| JP2000294518A (en) | Manufacture of semiconductor device | |
| US20040248403A1 (en) | Method for forming electroless metal low resistivity interconnects | |
| US20050194255A1 (en) | Self-activated electroless metal deposition | |
| JP3441374B2 (en) | Film formation method | |
| US20010029081A1 (en) | Method for producing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |