JPH11205134A - ロック検出回路及びpll周波数シンセサイザ - Google Patents
ロック検出回路及びpll周波数シンセサイザInfo
- Publication number
- JPH11205134A JPH11205134A JP10006649A JP664998A JPH11205134A JP H11205134 A JPH11205134 A JP H11205134A JP 10006649 A JP10006649 A JP 10006649A JP 664998 A JP664998 A JP 664998A JP H11205134 A JPH11205134 A JP H11205134A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- phase
- lock
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 209
- 230000001360 synchronised effect Effects 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
してロック状態を検出することができるロック検出回路
を提供すること。 【解決手段】ロック検出回路は、クロック発生部1とロ
ック検出部2を備える。クロック発生部1は、基準信号
の位相と比較信号の位相に基づく第1,第2の位相差信
号φR,φPが入力される。クロック発生部1は、第
1,第2の位相差信号φR,φPに基づいて、位相差信
号φR,φPに同期した検出クロック信号X2を生成す
る。ロック検出部2は、第1,第2の位相差信号φR,
φPと検出クロック信号X2が入力される。ロック検出
部2は、検出クロック信号X2に同期し、第1,第2の
位相差信号φR,φPに基づいて基準信号の位相と前記
比較信号の位相がロックしているか否かを検出し、その
検出結果に応じたロック検出信号LDを出力する。
Description
サイザに備えられ、該PLLがロック状態か否かを検出
するロック検出回路に関するものである。
タル化に伴い、それらの機器に用いられるPLL周波数
シンセサイザから出力される出力信号の周波数も高くな
ってきている。そのPLL周波数シンセサイザは、基準
信号と比較信号の位相が揃ったか否かを検出するロック
検出回路を備えている。ロック検出回路の出力するロッ
ク検出信号は、例えば通信機器が相手の機器と通信可能
であるか否かを判定するときに使用される。従って、ロ
ック検出回路の動作は通信機器の動作に影響を及ぼすこ
とから、ロック検出を確実に行うことが要求されてい
る。
ザ(以下、PLL回路という)10を示す。PLL回路
10は、基準分周カウンタ11、比較分周カウンタ1
2、位相比較器13、チャージポンプ14、ローパスフ
ィルタ(以下、LPFという)15、電圧制御発振器
(以下、VCOという)16、ロック検出回路17を備
える。
信号foを基準分周カウンタ11にて分周した基準信号
frと、VCO16の出力信号fvを比較分周カウンタ
12にて分周した比較信号fpの位相差に応じた第1,
第2の位相差信号φR,φPを生成する。PLL回路1
0は、両位相差信号φR,φPに基づいて、チャージポ
ンプ14,LPF15を介してVCO16が入力する制
御信号VT の電圧値を変更し、VCO16が出力する出
力信号fvの周波数を所望の周波数にロックする。
較信号fpの位相差に応じた第1,第2の位相差信号φ
R,φPが入力される。また、ロック検出回路17は、
水晶発振器18の発信信号foを所定の分周比にて分周
した基準クロック信号CKが入力される。
CKに同期動作し、第1,第2の位相差信号φR,φP
に基づいて出力信号fvがロック状態か否かを検出し、
その検出結果に応じたレベルのロック検出信号LDを出
力する。
1,第2位相差信号φR,φPは、ロック検出回路17
のナンド回路21に入力される。ナンド回路21は、位
相差信号φR,φPに基づく出力信号S1を出力する。
回路という)22は、クロック端子に基準クロック信号
CKが入力される。FF回路22は、基準クロック信号
CKの立ち上がりエッジに同期して、出力端子Qから出
力信号S1に基づく出力信号S2を出力する。
力され、該ナンド回路23は出力信号S1,S2に基づ
く出力信号を出力する。ナンド回路23の出力信号はイ
ンバータ回路24にて反転され、その反転信号S3はF
F回路25のデータ端子Dに出力される。
ック信号CKが入力される。FF回路25は、基準クロ
ック信号CKの立ち上がりエッジに同期して、出力端子
Qから反転信号S3に基づく出力信号S4を出力する。
転され、その反転信号S4Xは複数段構成(図8におい
て3段構成)よりなる同期型カウンタ初段のFF回路2
7のデータ端子Dに出力される。格段のFF回路27〜
29はクロック端子にナンド回路21の出力信号S1を
インバータ回路26にて反転した反転信号S1Xが入力
される。
がりエッジ、即ち出力信号S1の立ち下がりエッジに同
期して、出力端子Qから反転信号S4Xに基づく出力信
号S5を出力する。FF回路28は、データ端子Dに出
力信号S5が入力される。FF回路28は、出力信号S
1の立ち下がりエッジに同期して、出力端子Qから出力
信号S5に基づく出力信号S6を出力する。
S6が入力される。FF回路29は、出力信号S1の立
ち下がりエッジに同期して、出力端子Qから出力信号S
6に基づく出力信号S7を出力する。ナンド回路31は
出力信号S5〜S7が入力され、該ナンド回路31は出
力信号S5〜S7に基づくロック検出信号LDを出力す
る。
において、一方又は双方がLレベルの位相差信号φR,
φPの場合、ナンド回路21はHレベルの出力信号S1
を出力する。位相差信号φR,φPのパルス幅は、基準
信号frと比較信号fpの位相差に対応している。
fpの位相差に対応した期間Hレベルの出力信号S1を
出力する。出力信号S1のパルス幅は、両信号fr,f
pの位相差が大きいほど広く、両信号fr,fpの位相
差が少ないほど狭くなる。
S1のパルス幅、即ちナンド回路21がHレベルの出力
信号S1を出力している期間に基準クロック信号CKの
立ち上がりを何回入力するかによってPLL回路10が
ロック状態か否かを検出し、その検出結果に応じたレベ
ルのロック検出信号LDを出力する。
frと比較信号fの周波数よりも高い周波数の基準クロ
ック信号CKを必要とする。そのため、基準分周カウン
タ11は、基準信号frの分周比よりも低い分周比によ
り基準クロック信号CKを生成する、又は、入力される
水晶発振信号foをそのまま基準クロック信号CKとし
て出力するように構成されている。
較信号fpの位相がそのカウンタの段数に対応する回数
以上一致しないとHレベルのロック検出信号LDを出力
しないようにしている。これにより、ロック検出回路1
7は、両信号fr,fpの位相が偶然一致したときにH
レベルのロック検出信号LDを出力しない。
方式の携帯機器は、従来よりも高い周波数の出力信号f
vを必要とする。それに伴い、PLL回路10は、高い
周波数の基準信号frと比較信号fpを生成し、両信号
fr,fpの周波数は基準クロック信号CKの周波数に
近づく。その結果、ロック検出回路10は、基準クロッ
ク信号CKと両信号fr,fpのタイミングが合わなく
なって誤動作を起こす場合がある。
ち上がりエッジの間でロック状態となっても、ロック検
出回路10はこれを検出することができない。その結
果、ロック検出回路10はLレベルのロック検出信号L
Dを出力する。このロック検出信号LDは、チャージポ
ンプ14やLPF15等、その他の外部回路の制御に用
いられるため、PLL回路10全体や外部回路の動作に
影響を及ぼす。それにより携帯機器の動作が不安定にな
るという問題がある。
れたものであって、その目的は基準信号,比較信号の周
波数に関わらずに安定してロック状態を検出することが
できるロック検出回路及びPLL周波数シンセサイザを
提供することにある。
発明の原理説明図である。ロック検出回路は、クロック
発生部1とロック検出部2を備える。クロック発生部1
は、所定周波数の発振信号を基準周波数に分周した基準
信号の位相と電圧制御発振器の周波数信号を設定周波数
に分周した比較信号の位相とを比較した比較結果に基づ
く第1,第2の位相差信号φR,φPが入力される。ク
ロック発生部1は、第1,第2の位相差信号φR,φP
に基づいて、位相差信号φR,φPに同期した検出クロ
ック信号X2を生成する。ロック検出部2は、第1,第
2の位相差信号φR,φPと検出クロック信号X2が入
力される。ロック検出部2は、検出クロック信号X2に
同期し、第1,第2の位相差信号φR,φPに基づいて
基準信号の位相と前記比較信号の位相がロックしている
か否かを検出し、その検出結果に応じたロック検出信号
LDを出力する。
のロック検出回路において、前記ロック検出部は、前記
第1,第2の位相差信号が入力され、該第1,第2の位
相差信号に基づいて、前記基準信号と比較信号の位相差
に応じた第3の位相差信号を生成する位相差検出部と、
前記第3の位相差信号と前記検出クロック信号が入力さ
れ、前記検出クロック信号に同期して前記第3の位相差
信号に基づいて前記基準信号の位相と前記比較信号の位
相の状態に応じた状態信号を生成する状態検出部とを備
え、前記状態検出部にて生成した状態信号をロック検出
信号として出力する。
のロック検出回路において、前記状態検出部は、第3の
位相差信号が入力され、該第3の位相差信号を予め設定
された時間だけ遅延させた遅延信号を生成する遅延回路
を備え、前記状態検出部は、前記検出クロック信号に同
期して前記遅延信号に基づいて前記基準信号の位相と前
記比較信号の位相の状態に応じた状態信号を生成するよ
うにした。
のロック検出回路において、前記状態検出部は、第3の
位相差信号が入力され、該第3の位相差信号を予め互い
に異なるように設定された時間だけ遅延させた遅延信号
を生成する複数の遅延回路を備え、前記状態検出部は、
前記検出クロック信号に同期して前記複数の遅延信号の
うちの1つに基づいて前記基準信号の位相と前記比較信
号の位相の状態に応じた状態信号を生成するようにし
た。
のうちの何れか1項に記載のロック検出回路において、
前記状態信号が入力され、前記状態信号をカウントし、
そのカウント値が所定値となったときにロック検出信号
を出力するロックカウンタを備えた。
のロック検出回路において、前記ロックカウンタは前記
比較クロック信号が入力され、該比較クロック信号に同
期して前記状態信号をカウントし、そのカウント値が所
定値となったときにロック検出信号を出力するようにし
た。
電圧信号の電圧値に応じた周波数信号を出力する電圧制
御発振器と、所定周波数の発信信号を基準周波数に分周
した基準信号を出力する基準分周器と、前記電圧制御発
振器の周波数信号を分周した比較信号を出力する比較分
周器と、前記基準信号の位相と前記比較信号の位相を比
較し、その比較結果に基づいて前記基準信号と比較信号
に対応した第1,第2の位相差信号を出力する位相比較
器と、前記第1,第2の位相差信号に基づいた信号を出
力するチャージポンプと、前記チャージポンプの出力信
号に基づく制御電圧信号を前記電圧制御発振器に出力す
るローパスフィルタと、前記第1,第2の位相差信号が
入力され、該第1,第2の位相差信号に基づいて、前記
比較信号の位相が前記基準信号の位相にロックしたこと
を検出する請求項1乃至6のうちの何れか1項に記載の
ロック検出回路とを備えた。
よれば、ロック検出部2は、クロック発生部1にて生成
された検出クロック信号X2に同期して、第1,第2の
位相差信号に基づいて基準信号の位相と比較信号の位相
がロックしているか否かを検出する。そして、検出クロ
ック信号X2は第1,第2の位相差信号φR,φPに同
期しているため、基準信号,比較信号の周波数に関係な
く安定してロックが検出される。
出部は、位相差検出部と状態検出部を備える。位相差検
出部には第1,第2の位相差信号が入力され、その第
1,第2の位相差信号に基づいて、基準信号と比較信号
の位相差に応じた第3の位相差信号が生成される。状態
検出部には第3の位相差信号と検出クロック信号が入力
され、検出クロック信号に同期して第3の位相差信号に
基づいて基準信号の位相と比較信号の位相の状態に応じ
た状態信号が基準信号,比較信号の周波数に関係なく生
成される。その状態信号がロック検出信号として出力さ
れる。
部は遅延回路が備えられ、その遅延回路には第3の位相
差信号が入力され、その第3の位相差信号を予め設定さ
れた時間だけ遅延させた遅延信号が生成される。そし
て、検出クロック信号に同期して遅延信号に基づいて、
遅延時間と基準信号の位相と比較信号の位相の時間差に
に応じた状態信号が生成される。
部は複数の遅延回路が備えられ、各遅延回路には第3の
位相差信号が入力され、その第3の位相差信号を予め互
いに異なるように設定された時間だけ遅延させた複数の
遅延信号が生成される。そして、検出クロック信号に同
期して複数の遅延信号のうちの1つに基づいて、選択さ
れた遅延時間と基準信号の位相と比較信号の位相の時間
差の応じた状態信号が生成される。そのため、ロック検
出のための遅延時間を任意に変更することができる。
ウンタには状態信号が入力され、その状態信号がカウン
トされて所定値となったときにロック検出信号が出力さ
れるため、偶発的な信号出力が抑えられる。
ウンタは比較クロック信号に同期して状態信号をカウン
トし、そのカウント値が所定値となった時にロック検出
信号が出力されるため、基準信号,比較信号の周波数に
関わりなくロック検出信号が出力されると共に、偶発的
な出力信号が抑えられる。
出回路は、第1,第2の位相差信号に同期するように生
成された検出クロック信号に同期して、第1,第2の位
相差信号に基づいて基準信号の位相と比較信号の位相が
ロックしているか否かを検出する。そして、検出クロッ
ク信号は第1,第2の位相差信号に同期しているため、
PLL周波数シンセサイザの基準信号,比較信号の周波
数に関係なく安定してロックが検出される。
の形態を図2〜図5に従って説明する。尚、説明の便宜
上、従来と同様の構成については同一の符号を付してそ
の説明を一部省略する。
下、PLL回路という)40を示す。PLL回路40
は、基準分周カウンタ11、比較分周カウンタ12、位
相比較器13、チャージポンプ14、ローパスフィルタ
(以下、LPFという)15、電圧制御発振器(以下、
VCOという)16、ロック検出回路41を備える。
の発振に基づく固有周波数の水晶発振信号foを分周し
た基準信号frを位相比較器13に出力する。比較分周
カウンタ12はVCO16の出力信号fvを分周した比
較信号fpを位相比較器13に出力する。
fpとの位相を比較し、その比較結果に基づいて第1の
位相差信号φR及び第2の位相差信号φPをチャージポ
ンプ14に出力する。チャージポンプ14は第1及び第
2の位相差信号φR,φPに基づいた電圧信号DoをL
PF15に出力する。
号Doを平滑することにより高周波成分を除去した制御
信号VT をVCO16に出力する。VCO16は制御信
号VT の電圧値に応じた周波数の出力信号fvを外部回
路に出力する。この出力信号fvは比較分周カウンタ1
2に帰還される。
低くなったとき、比較信号fpの周波数が基準信号fr
の周波数より低くなり、両信号fr,fpの位相に差が
生じる。位相比較器13は、両信号fr,fpの位相差
に応じたパルス幅の第1,第2の位相差信号φR,φP
を出力する。
Pのパルス幅に応じた電圧信号DoをLPF15に出力
し、LPF15は、電圧信号Doに基づいて制御信号V
T の電圧値を変更、例えば高い電圧値の制御信号VT を
出力する。VCO16は、制御信号VT に基づいて高い
周波数の出力信号fvを出力する。
数より高くなったとき、比較信号fpの周波数が基準信
号frの周波数より高くなり、両信号fr,fpの位相
に差が生じる。位相比較器13は、両信号fr,fpの
位相差に応じたパルス幅の第1,第2の位相差信号φ
R,φPを出力する。
Pのパルス幅に応じた電圧信号DoをLPF15に出力
し、LPF15は、電圧信号Doに基づいて低い電圧値
の制御信号VT を出力する。VCO16は、制御信号V
T に基づいて低い周波数の出力信号fvを出力する。
実行し、VCO16から出力する出力信号fvの周波数
を所望の周波数にロックする。ロック検出回路41は、
位相比較器13から第1,第2の位相差信号φR,φP
が入力される。ロック検出回路41は、第1,第2の位
相差信号φR,φPのみに基づいて、出力信号fvがロ
ック状態か否かを検出し、その検出結果に応じたレベル
のロック検出信号LDを出力する。
ク検出回路17のように基準分周カウンタ11の出力す
る基準クロック信号CKを入力しない。そして、ロック
検出回路41は、第1,第2の位相差信号φR,φPだ
けに基づいてPLL回路40がロック状態か否かを検出
するように構成されている。
は、基準信号fr,比較信号fpの周波数に関わらずに
ロック状態又は非ロック状態を検出し、その検出した状
態に応じたロック検出信号LDを出力する。即ち、本実
施形態のロック検出回路41は、基準信号fr等の周波
数の高低による影響を受けない。そのため、本実施形態
のPLL回路40は、従来のPLL回路10に比べて高
い周波数の出力信号fvに対応することができる。
る。ロック検出回路41は、位相差検出部42、クロッ
ク発生部43、状態検出部44、ロックカウンタ45を
備える。
信号φR,φPが入力される。位相差検出部42は、第
1,第2の位相差信号φR,φPに基づいて、両位相差
信号φR,φPのパルス幅に応じた第3の位相差信号X
1を生成する。位相差検出部42は、第3の位相差信号
X1を状態検出部44に出力する。
号fpの位相差に応じたパルス幅の第1,第2の位相差
信号φR,φPを出力する。また、位相比較器13は、
位相の早い信号に対応してパルス幅の広い位相差信号を
出力する。
位相が早い場合、位相比較器13は、第2の位相差信号
φPよりも幅の広い第1の位相差信号φRを出力する。
従って、第1,第2の位相差信号φR,φPは、基準信
号frと比較信号fpの位相差を示す情報と、位相が早
い信号を示す情報を含む。
φPに基づいて、基準信号frと比較信号fpの位相差
に応じた第3の位相差信号X1を生成する。この第3の
位相差信号X1は、基準信号frの位相と、比較信号f
pの位相の何れが早くても同じ波形となる。従って、第
3の位相差信号X1は、基準信号frと比較信号の位相
差を示す情報のみを含む。
差信号φR,φPが入力される。クロック発生部43
は、第1,第2の位相差信号φR,φPに基づいて、位
相差信号φR,φPに同期した検出クロック信号X2を
生成する。クロック発生部43は、検出クロック信号X
2を状態検出部44,ロックカウンタ45に出力する。
は、第1,第2の位相差信号φR,φPに基づいて、そ
れぞれ第3の位相差信号X1,検出クロック信号X2を
生成する。検出クロック信号X2は、第3の位相差信号
X1と同期している。
と検出クロック信号X2が入力される。状態検出部44
は、検出クロック信号X2に同期動作する。状態検出部
44は、第3の位相差信号X1に基づいて、状態信号X
3を生成する。状態検出部44は、状態信号X3をロッ
クカウンタ45に出力する。
X2は、それぞれ第1,第2の位相差信号φR,φPに
基づいて生成される。その第1,第2の位相差信号φ
R,φPは、基準信号frと比較信号fpの位相差に対
応している。従って、状態信号X3は、基準信号frと
比較信号fpの位相差、即ち、PLL回路40の状態
(ロック状態又は非ロック状態)に対応している。尚、
基準信号frと比較信号fpの位相差の値が所定の範囲
に入っている場合をロック状態とし、位相差が所定の範
囲に入っていない場合を非ロック状態としている。
X2と状態信号X3が入力される。ロックカウンタ45
は、検出クロック信号X2に基づいて、ロック状態に対
応する状態信号X3をカウントする。ロックカウンタ4
5は、カウント値に基づいて、ロック状態に対応する状
態信号X3が連続して所定回数入力されると、Hレベル
のロック状態検出信号LDを出力する。このロックカウ
ンタ45により、基準信号frと比較信号fpの位相が
偶然に一致した場合に誤ってロック状態に対応するロッ
ク検出信号LDを出力するのを防止する。
を示す。位相差検出部42は、ナンド回路51にて構成
される。ナンド回路51は、位相比較器13の第1,第
2の位相差信号φR,φPが入力される。図4に示すよ
うに、ナンド回路51は、第1,第2の位相差信号φ
R,φPのうちの少なくとも一方がLレベルの場合にH
レベルの第3の位相差信号X1を出力する。
構成される。ノア回路52は、位相比較器13の第1,
第2の位相差信号φR,φPが入力される。ノア回路5
2は、共にLレベルの第1,第2の位相差信号φR,φ
Pに対応してHレベルの検出クロック信号X2を出力す
る。
ス幅は、基準信号frと比較信号fpの位相差に対応し
ている。詳しくは、第1,第2の位相差信号φR,φP
の何れか一方がLレベルである期間が、基準信号frと
比較信号fpの位相差に対応している。
の位相差信号φR,φPのうちの、一方がLレベルの位
相差信号φR,φPに応答してHレベルの第3の位相差
信号X1を出力する。また、クロック発生部43は、共
にLレベルの第1,第2の位相差信号φR,φPに応答
してHレベルの検出クロック信号X2を出力する。
相がずれている場合、第3の位相差信号X1が検出クロ
ック信号X2よりも早く出力される。また、図4に示す
ように、第3の位相差信号X1が出力される時間と検出
クロック信号X2が出力される時間の差(時間差)Δt
は、基準信号frと比較信号fpの位相差を示してい
る。即ち、クロック発生部43は、第3の位相差信号X
1から基準信号frと比較信号fpの位相差を示す時間
差Δtだけ遅れた検出クロック信号X2を出力する。
フリップフロップ回路(以下、単にFF回路という)5
4を備える。第3の位相差信号X1は、遅延回路53に
入力される。遅延回路53は、直列接続された偶数個
(図3では2個)のインバータ回路55を備える。遅延
回路53は、第3の位相差信号X1をインバータ回路5
5の段数に応じた時間Δτ(図4参照)だけ遅延させ、
遅延信号DX1としてFF回路54に出力する。即ち、
遅延回路53は、第3の位相差信号X1から遅延時間Δ
τだけ遅れた遅延信号DX1を出力する。
X1が入力される。FF回路54は、クロック端子に検
出クロック信号X2が入力される。FF回路54は、検
出クロック信号X2の立ち上がりエッジに同期して、出
力端子Qから遅延信号DX1に基づく状態信号X3を出
力する。
は、第3の位相差信号X1のそれよりも時間差Δtだけ
遅れている。一方、遅延信号DX1の立ち上がりエッジ
は、第3の位相差信号X1のそれよりも遅延時間Δτだ
け遅れている。
大きい場合、FF回路54は、検出クロック信号X2の
立ち上がりエッジがHレベルの遅延信号DX1よりも早
く入力される。その結果、FF回路54は、Lレベルの
状態信号X3を出力する。
さい場合、FF回路54は、検出クロック信号X2の立
ち上がりエッジよりも早くHレベルの遅延信号DX1が
入力される。その結果、FF回路54は、Hレベルの状
態信号X3を出力する。
比較信号fpの位相差を示す時間差Δtが遅延時間Δτ
よりも大きい場合にLレベルの状態信号X3を出力し、
時間差Δtが遅延時間Δτよりも小さい場合にHレベル
の状態信号X3を出力する。そして、Hレベルの状態信
号X3は、基準信号frと比較信号fpの位相が一致し
ているか位相のズレが少ない状態であり、この時PLL
回路40はロック状態にある。
態検出部44は、基準信号frと比較信号fpの位相差
が大きくてもロック状態を示すHレベルの検出信号X3
を出力する。即ち、遅延時間Δτを設定することは、基
準信号frと比較信号fpの位相差を許容してロック状
態に対応する状態信号X3を出力する範囲を設定する、
即ち検出精度を設定することに対応する。
施形態では3段)の同期型カウンタを含む。ロックカウ
ンタ45は、段数に応じた数のFF回路61〜63、イ
ンバータ回路64〜66、ナンド回路67を備える。
インバータ回路64により基準クロック信号X2が反転
された反転クロック信号X2aが入力される。初段のF
F回路61は、データ端子Dにインバータ回路65によ
り状態信号X3が反転された反転信号X3aが入力され
る。初段のFF回路61の出力端子Qは2段目のFF回
路62のデータ端子Dに接続され、そのFF回路62の
出力端子Qは最終段のFF回路63のデータ端子Dに接
続されている。
号X2aの立ち上がりエッジ、即ち検出クロック信号X
2の立ち下がりエッジに同期して、出力端子Qから入力
信号に基づく信号S11〜S13を出力する。
の出力信号S11〜S13が入力される。ナンド回路6
7は、Hレベルの出力信号S11〜S13に基づいてL
レベルの信号を出力する。インバータ回路66は、ナン
ド回路67の出力信号を反転してロック検出信号LDと
して出力する。
回路の作用を、図4,5のタイムチャートを用いて説明
する。 [出力信号fvの周波数が所望の周波数より高い場合]
この時、比較信号fpの周波数は基準信号frの周波数
よりも高い(fr<<fp)。図3の位相比較器13
は、比較信号fpの立ち上がりエッジが基準信号frの
それよりも早く入力される。位相比較器13は、基準信
号fr,比較信号fpの立ち上がりエッジに同期して、
Lレベルの第1,第2の位相差信号φR,φPを出力す
る。即ち、位相比較器13は、Lレベルの第2の位相差
信号φPを、第1の位相差信号φRよりも先に出力す
る。
の位相差信号φR,φPを出力した後、所定期間経過後
に同時にHレベルの位相差信号φR,φPを出力する。
従って、この場合には、第2の位相差信号φPのパルス
幅は、第1の位相差信号φRのそれよりも基準信号fr
と比較信号fpの位相差(周波数差)分だけ長くなる。
信号φR,φPに基づいて、基準信号frと比較信号f
pの位相差に対応する第3の位相差信号X1を生成す
る。この場合、位相差検出部42は、Lレベルの第2の
位相差信号φPに応答してHレベルの第3の位相差信号
X1を出力する。そして、位相差検出部42は、Hレベ
ルの第1,第2位相差信号φR,φPに応答してLレベ
ルの第3の位相差信号X3を出力する。
相差信号φR,φPに基づいて、位相差信号φR,φP
に同期した検出クロック信号X2を生成する。詳しく
は、クロック発生回路43は、共にLレベルの位相差信
号φR,φPを入力している間、Hレベルの検出クロッ
ク信号X2を出力する。この場合、クロック発生回路4
3は、Lレベルの第1の位相比較信号φRに応答して、
該信号φRに同期したHレベルの検出クロック信号X2
を出力する。
位相差信号X3を所定の遅延時間Δτだけ遅延させた遅
延信号DX1を生成し、FF回路54に出力する。FF
回路54は、検出クロック信号X2の立ち上がりエッジ
に同期して、遅延信号DX1に対応するレベルの状態信
号X3を出力する。
上がりエッジが入力される時間の差(絶対値)をΔtと
する。この時間差Δtは、基準信号frと比較信号fp
の位相差(周波数差)に対応している。また、この時間
差Δtは、遅延信号DX1を生成するための第3の位相
差信号X1の立ち上がりエッジから検出クロック信号X
2の立ち上がりエッジまでの時間に対応している。
は、検出クロック信号X2の立ち上がりエッジが入力さ
れたとき、Hレベルの遅延信号DX1が入力されてい
る。
信号DX1に対応してHレベルの状態信号X3を出力す
る。ロックカウンタ55は、Hレベルの状態信号X3に
対応してLレベルのロック検出信号LDを出力する。こ
のLレベルのロック検出信号LDにより、図2のPLL
回路40の非ロック状態が検出される。
波数に近づく(fr<fp)と、時間差Δtと遅延時間
Δτとの差が小さくなる。しかし、時間差Δtと遅延時
間Δτの関係が Δτ<Δt (2) の場合、FF回路54は、検出クロック信号X2の立ち
上がりエッジが入力されたときにHレベルの遅延信号D
X1が入力されている。
信号DX1に対応してHレベルの状態信号X3を出力す
る。ロックカウンタ55は、Hレベルの状態信号X3に
対応して各段のFF回路61〜63がLレベルの信号S
11〜S13を出力するため、Lレベルのロック検出信
号LDを出力する。このLレベルのロック検出信号LD
により、図2のPLL回路40の非ロック状態が検出さ
れる。
の周波数と一致する(fr=fp)と、時間差Δtが0
(ゼロ)となるため、時間差Δtと遅延時間Δτは、 Δτ>Δt (3) の関係となる。
Pの立ち下がりエッジが一致するため、第3の位相差信
号X3の立ち上がりエッジと検出クロック信号X2の立
ち上がりエッジが一致する。そして、遅延信号DX1の
立ち上がりエッジは、第3の位相差信号X3から遅延時
間Δτだけ遅れるため、FF回路54は、検出クロック
信号X2の立ち上がりエッジが入力されたときにLレベ
ルの遅延信号DX1が入力されている。
信号DX1に対応してLレベルの状態信号X3を出力す
る。ロックカウンタ55の初段のFF回路61は、Lレ
ベルの状態信号X3に対応してHレベルの信号S11を
出力する。次段以降のFF回路62,63は、Lレベル
の信号S12,S13を出力する。従って、ロックカウ
ンタ55は、Lレベルのロック検出信号LDを出力す
る。
時間差Δtが遅延時間Δτよりも小さくなると、図3の
FF回路54は、検出クロック信号X2の立ち上がりエ
ッジに同期して、Lレベルの遅延信号DX1に対応して
Lレベルの状態信号X3を出力する。
ータ端子Dにインバータ回路63により状態信号X3が
反転されたHレベルの反転信号X3aが入力される。F
F回路61は、反転クロック信号X2aの立ち上がりエ
ッジ、即ち検出クロック信号X2の立ち下がりエッジに
同期して、Hレベルの反転信号X3aに対応するHレベ
ルの信号S11を出力する。
61の出力信号S11が入力される。FF回路62は、
上記FF回路61と同様に、検出クロック信号X2の立
ち下がりエッジに同期してHレベルの出力信号S11に
対応するHレベルの信号S12を出力する。
62の出力信号S12が入力される。FF回路63は、
上記FF回路61,62と同様に、検出クロック信号X
2の立ち下がりエッジに同期してHレベルの出力信号S
12に対応するHレベルの信号S13を出力する。
出クロック信号X2の立ち下がりエッジが入力される毎
にHレベルの反転信号X3aを伝達する。その結果、F
F回路61〜63がHレベルの信号S11〜S13を出
力すると、各信号S11〜S13が入力されるナンド回
路67はLレベルの信号を出力する。インバータ回路6
6は、ナンド回路67の出力するLレベルの信号を反転
してHレベルのロック検出信号LDを出力する。
路41は、基準信号frと比較信号fpの周波数が一致
して状態検出部44がLレベルの状態信号X3を出力し
た後、ロックカウンタ45を構成する同期型カウンタの
段数に対応する数の検出クロック信号X2の立ち下がり
エッジを入力すると、Hレベルのロック検出信号LDを
出力する。このHレベルのロック検出信号LDにより、
外部回路等は、図2のPLL回路40のロック状態を検
出する。
PLL回路40がロック状態にある時に基準信号frと
比較信号fpの周波数がずれる、例えば図5において、
比較信号fpの周波数が基準信号frの周波数よりも高
く(fr<<fp)なると、図3の状態検出部44を構
成するFF回路54は、検出クロック信号X2の立ち上
がりエッジが入力されるときにHレベルの遅延信号DX
1が入力される。従って、FF回路54は、検出クロッ
ク信号X2の立ち上がりエッジに同期して、遅延信号D
X1に対応するHレベルの状態信号X3を出力する。ロ
ックカウンタ45の初段に設けられたFF回路61は、
インバータ回路65を介して状態信号X3が反転された
Lレベルの反転信号X3aが入力される。そして、FF
回路61は、検出クロック信号X2の立ち下がりエッジ
に同期して、反転信号X3aに対応するLレベルの信号
S11を出力する。このLレベルの出力信号S11に応
答してナンド回路67はHレベルの信号を出力するた
め、インバータ回路66はLレベルのロック検出信号L
Dを出力する。
frと比較信号fpの位相が所定値よりもずれると、直
ちにLレベルのロック検出信号LDを出力する。このL
レベルのロック検出信号LDにより、外部回路等は、図
2のPLL回路40の非ロック状態を直ちに検出する。
り低い場合]この時、比較信号fpの周波数は基準信号
frの周波数よりも低い(fr>>fp)。図3の位相
比較器13は、基準信号frの立ち上がりエッジが比較
信号fpのそれよりも早く入力される。位相比較器13
は、基準信号fr,比較信号fpの立ち上がりエッジに
同期して、Lレベルの第1,第2の位相差信号φR,φ
Pを出力する。即ち、位相比較器13は、Lレベルの第
1の位相差信号φRを、第2の位相差信号φPよりも先
に出力する。
の位相差信号φR,φPを出力した後、所定期間経過後
に同時にHレベルの位相差信号φR,φPを出力する。
従って、この場合には、第1の位相差信号φRのパルス
幅は、第2の位相差信号φPのそれよりも基準信号fr
と比較信号fpの位相差(周波数差)分だけ長くなる。
信号φR,φPに基づいて、基準信号frと比較信号f
pの位相差に対応する第3の位相差信号X1を生成す
る。この第3の位相差信号X1には、基準信号frと比
較信号fpの何れの位相が進んでるかを示す情報を含ん
でいない。即ち、第3の位相差信号X1は、基準信号f
rと比較信号fpの位相差の絶対値を示している。従っ
て、この場合は、上記の比較信号fpの周波数が基準信
号frの周波数よりも高い場合と同様に動作するため、
詳細な説明を省略する。
ば、以下の効果を奏する。 (1)ロック検出回路44の位相差検出部42は、所定
周波数の発振信号foを基準周波数に分周した基準信号
frの位相とVCO16の周波数信号fvを設定周波数
に分周した比較信号fpの位相とを比較した比較結果に
基づく第1,第2の位相差信号φR,φPが入力され
る。位相差検出部42は、第1,第2の位相差信号φ
R,φPに基づいて、基準信号frと比較信号fpの位
相差に応じた第3の位相差信号X1を生成する。クロッ
ク発生部43は、第1,第2の位相差信号φR,φPに
基づいて、位相差信号φR,φPに同期した検出クロッ
ク信号X2を生成する。状態検出部44は、第3の位相
差信号X1と検出クロック信号X2が入力され、検出ク
ロック信号X2に同期し、第3の位相差信号X1に基づ
いて基準信号の位相と前記比較信号の位相がロックして
いるか否かを検出し、その検出結果に応じた状態信号X
3を出力する。ロックカウンタ45は、状態信号X3に
基づいてロック検出信号LDを出力するようにした。
周波数が高くなっても、第3の位相差信号X1に同期す
る比較クロック信号X2に基づいて、ロック状態が検出
されるため、安定してロック状態を検出することができ
る。
態様で実施してもよい。 ○上記実施形態では、遅延回路53を構成するインバー
タ回路55の段数を適宜変更して遅延時間Δτを変更し
て実施しても良い。また、インバータ回路55の駆動能
力を変更して遅延時間Δτを変更して実施しても良い。
る複数の遅延回路53a1〜53anを備えて実施して
も良い。各遅延回路53a1〜53anは並列に接続さ
れると共に、各遅延回路53a1〜53anにはスイッ
チSW1〜SWnが直列に接続される。そして、スイッ
チSW1〜SWnのうちの1つをチップ外部から選択し
てオンとすることにより、任意の遅延時間を選択するこ
とができる。そのため、選択した遅延時間に対する基準
信号frの位相と比較信号fpの位相の時間差Δtの関
係に基づくロック検出信号LDを出力することができ
る。即ち、ロック検出信号LDの検出精度を任意に変更
することが可能となる。
45の段数を2段又は4段以上に変更して実施してもよ
い。2段のロックカウンタ45は、回路構成を簡単にす
る。4段以上のロックカウンタ45は、ロック状態が3
段のときよりも更に確定した後にロック検出信号LDを
出力する。
2、クロック発生部43、状態検出部44の回路構成を
それぞれ適宜変更して実施しても良い。 ○上記実施形態において、ロックカウンタ45を省略
し、状態検出部44から出力される状態信号X3をロッ
ク検出信号LDとして出力する構成としてもよい。ロッ
クカウンタ45を省略する分、回路構成を簡単にするこ
とができる。
記載の発明によれば、基準信号,比較信号の周波数に関
わらずに安定してロック状態を検出することが可能なロ
ック検出回路を提供することができる。
準信号,比較信号の周波数に関わらずに安定してロック
状態を検出することができるロック検出回路を備えたP
LL周波数シンセサイザを提供することができる。
ロック回路図。
ト。
ト。
回路図。
Claims (7)
- 【請求項1】 所定周波数の発振信号を基準周波数に分
周した基準信号の位相と電圧制御発振器の周波数信号を
設定周波数に分周した比較信号の位相とを比較した比較
結果に基づく第1,第2の位相差信号が入力され、該第
1,第2の位相差信号に基づいて前記基準信号の位相と
前記比較信号の位相がロックしているか否かを検出し、
その検出結果に応じたロック検出信号を出力するロック
検出回路において、 前記第1,第2の位相差信号に基づいて、位相差信号に
同期した検出クロック信号を生成するクロック発生部
と、 前記第1,第2の位相差信号と前記検出クロック信号を
入力し、第1,第2の位相差信号に基づいて、前記検出
クロック信号に同期して前記基準信号の位相と前記比較
信号の位相がロックしているか否かを検出し、その検出
結果に応じたロック検出信号を出力するロック検出部と
を備えたロック検出回路。 - 【請求項2】 請求項1に記載のロック検出回路におい
て、 前記ロック検出部は、 前記第1,第2の位相差信号が入力され、該第1,第2
の位相差信号に基づいて、前記基準信号と比較信号の位
相差に応じた第3の位相差信号を生成する位相差検出部
と、 前記第3の位相差信号と前記検出クロック信号が入力さ
れ、前記検出クロック信号に同期して前記第3の位相差
信号に基づいて前記基準信号の位相と前記比較信号の位
相の状態に応じた状態信号を生成する状態検出部とを備
え、前記状態検出部にて生成した状態信号をロック検出
信号として出力するロック検出回路。 - 【請求項3】 請求項2に記載のロック検出回路におい
て、 前記状態検出部は、第3の位相差信号が入力され、該第
3の位相差信号を予め設定された時間だけ遅延させた遅
延信号を生成する遅延回路を備え、 前記状態検出部は、前記検出クロック信号に同期して前
記遅延信号に基づいて前記基準信号の位相と前記比較信
号の位相の状態に応じた状態信号を生成するようにした
ロック検出回路。 - 【請求項4】 請求項2に記載のロック検出回路におい
て、 前記状態検出部は、第3の位相差信号が入力され、該第
3の位相差信号を予め互いに異なるように設定された時
間だけ遅延させた遅延信号を生成する複数の遅延回路を
備え、 前記状態検出部は、前記検出クロック信号に同期して前
記複数の遅延信号のうちの1つに基づいて前記基準信号
の位相と前記比較信号の位相の状態に応じた状態信号を
生成するようにしたロック検出回路。 - 【請求項5】 請求項2乃至4のうちの何れか1項に記
載のロック検出回路において、 前記状態信号が入力され、前記状態信号をカウントし、
そのカウント値が所定値となったときにロック検出信号
を出力するロックカウンタを備えたロック検出回路。 - 【請求項6】 請求項5に記載のロック検出回路におい
て、 前記ロックカウンタは前記比較クロック信号が入力さ
れ、該比較クロック信号に同期して前記状態信号をカウ
ントし、そのカウント値が所定値となったときにロック
検出信号を出力するようにしたロック検出回路。 - 【請求項7】 入力される制御電圧信号の電圧値に応じ
た周波数信号を出力する電圧制御発振器と、 所定周波数の発信信号を基準周波数に分周した基準信号
を出力する基準分周器と、 前記電圧制御発振器の周波数信号を分周した比較信号を
出力する比較分周器と、 前記基準信号の位相と前記比較信号の位相を比較し、そ
の比較結果に基づいて前記基準信号と比較信号に対応し
た第1,第2の位相差信号を出力する位相比較器と、 前記第1,第2の位相差信号に基づいた信号を出力する
チャージポンプと、 前記チャージポンプの出力信号に基づく制御電圧信号を
前記電圧制御発振器に出力するローパスフィルタと、 前記第1,第2の位相差信号が入力され、該第1,第2
の位相差信号に基づいて、前記比較信号の位相が前記基
準信号の位相にロックしたことを検出する請求項1乃至
6のうちの何れか1項に記載のロック検出回路とを備え
たPLL周波数シンセサイザ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00664998A JP4015254B2 (ja) | 1998-01-16 | 1998-01-16 | ロック検出回路及びpll周波数シンセサイザ |
US09/106,715 US6757349B1 (en) | 1998-01-16 | 1998-06-29 | PLL frequency synthesizer with lock detection circuit |
FR9809356A FR2773925B1 (fr) | 1998-01-16 | 1998-07-22 | Synthetiseur de frequence a boucle d'asservissement en phase avec circuit de detection d'asservissement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00664998A JP4015254B2 (ja) | 1998-01-16 | 1998-01-16 | ロック検出回路及びpll周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11205134A true JPH11205134A (ja) | 1999-07-30 |
JP4015254B2 JP4015254B2 (ja) | 2007-11-28 |
Family
ID=11644237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00664998A Expired - Lifetime JP4015254B2 (ja) | 1998-01-16 | 1998-01-16 | ロック検出回路及びpll周波数シンセサイザ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6757349B1 (ja) |
JP (1) | JP4015254B2 (ja) |
FR (1) | FR2773925B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314409A (ja) * | 2001-04-10 | 2002-10-25 | Nec Corp | ロック検出回路 |
JP2010516195A (ja) * | 2007-01-11 | 2010-05-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760394B1 (en) * | 1999-08-11 | 2004-07-06 | Broadcom Corporation | CMOS lock detect with double protection |
JP3969928B2 (ja) | 2000-04-14 | 2007-09-05 | パイオニア株式会社 | 位相ロック状態検出装置及び情報処理装置 |
US6998889B2 (en) * | 2003-08-11 | 2006-02-14 | Rambus Inc. | Circuit, apparatus and method for obtaining a lock state value |
KR100549868B1 (ko) * | 2003-10-07 | 2006-02-06 | 삼성전자주식회사 | 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법 |
US7417952B1 (en) * | 2004-07-29 | 2008-08-26 | Marvell International Ltd. | Adaptive wireless network multiple access techniques using traffic flow |
US7706496B2 (en) * | 2005-01-31 | 2010-04-27 | Skyworks Solutions, Inc. | Digital phase detector for a phase locked loop |
WO2007094074A1 (ja) * | 2006-02-17 | 2007-08-23 | Fujitsu Limited | 信号処理方法、信号処理装置及びアナログ/デジタル変換装置 |
CN1945977B (zh) * | 2006-10-24 | 2011-01-12 | 威盛电子股份有限公司 | 锁相回路***的锁定侦测电路及方法 |
US7649421B2 (en) * | 2007-06-19 | 2010-01-19 | Harris Stratex Networks Operating Corporation | Quality of phase lock and loss of lock detector |
KR20140112241A (ko) * | 2013-03-13 | 2014-09-23 | 삼성전자주식회사 | 올-디지털 위상 동기 루프와 이의 동작 방법 |
US9252788B1 (en) | 2014-09-11 | 2016-02-02 | International Business Machines Corporation | Phase error detection in phase lock loop and delay lock loop devices |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4463321A (en) * | 1981-12-28 | 1984-07-31 | E-Systems, Inc. | Delay line controlled frequency synthesizer |
JPS6047515A (ja) | 1983-08-26 | 1985-03-14 | Victor Co Of Japan Ltd | 同期引込判別回路 |
GB8522998D0 (en) | 1985-09-18 | 1985-10-23 | Plessey Co Plc | Phase comparator lock detect circuit |
JP2718664B2 (ja) | 1986-05-23 | 1998-02-25 | 株式会社日立製作所 | 位相同期検出回路 |
US5189379A (en) * | 1989-11-16 | 1993-02-23 | Fujitsu Limited | Pulse width detecting circuit and PLL synthesizer circuit using the same |
JP2828286B2 (ja) | 1989-11-16 | 1998-11-25 | 富士通株式会社 | Pllのロック検出回路 |
US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
US5355037A (en) * | 1992-06-15 | 1994-10-11 | Texas Instruments Incorporated | High performance digital phase locked loop |
GB2268645B (en) | 1992-07-02 | 1996-08-21 | Motorola Inc | A lock detection circuit for a phase lock loop |
GB2287592B (en) | 1994-03-18 | 1998-08-12 | Plessey Semiconductors Ltd | Phase lock detector |
JP2710214B2 (ja) * | 1994-08-12 | 1998-02-10 | 日本電気株式会社 | フェーズロックドループ回路 |
JPH09200048A (ja) | 1996-01-16 | 1997-07-31 | Fujitsu Ltd | Pll周波数シンセサイザ |
US6005904A (en) * | 1997-10-16 | 1999-12-21 | Oasis Design, Inc. | Phase-locked loop with protected output during instances when the phase-locked loop is unlocked |
-
1998
- 1998-01-16 JP JP00664998A patent/JP4015254B2/ja not_active Expired - Lifetime
- 1998-06-29 US US09/106,715 patent/US6757349B1/en not_active Expired - Lifetime
- 1998-07-22 FR FR9809356A patent/FR2773925B1/fr not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314409A (ja) * | 2001-04-10 | 2002-10-25 | Nec Corp | ロック検出回路 |
JP2010516195A (ja) * | 2007-01-11 | 2010-05-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。 |
US8736323B2 (en) | 2007-01-11 | 2014-05-27 | International Business Machines Corporation | Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops |
Also Published As
Publication number | Publication date |
---|---|
JP4015254B2 (ja) | 2007-11-28 |
FR2773925A1 (fr) | 1999-07-23 |
US6757349B1 (en) | 2004-06-29 |
FR2773925B1 (fr) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2795323B2 (ja) | 位相差検出回路 | |
JP3094977B2 (ja) | Pll回路 | |
JP2001007698A (ja) | データpll回路 | |
US7479814B1 (en) | Circuit for digital frequency synthesis in an integrated circuit | |
US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
JP4015254B2 (ja) | ロック検出回路及びpll周波数シンセサイザ | |
US6897691B2 (en) | Phase locked loop with low steady state phase errors and calibration circuit for the same | |
JP3367465B2 (ja) | 発振周波数調整装置 | |
US20080116983A1 (en) | Pll lock detection circuit and semiconductor device | |
US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
KR20010014543A (ko) | 위상 동기 루프 회로 | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
US7170963B2 (en) | Clock recovery method by phase selection | |
KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
JP2970843B2 (ja) | Pll回路 | |
US7039148B1 (en) | Phase detector and signal locking system controller | |
JP2002043929A (ja) | 可変分周回路およびそれを使用するクロック分周方法 | |
JP2000269807A (ja) | 位相ロックループおよび信号同期方法 | |
JPH07273643A (ja) | 位相同期回路 | |
US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
JPH07170584A (ja) | クロック切替回路 | |
JP2000196448A (ja) | 位相同期回路 | |
JP3263200B2 (ja) | 同期信号生成回路及び分周回路 | |
JP2000244311A (ja) | クロック切替調整方法及び回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |