JPH1116921A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1116921A
JPH1116921A JP9172386A JP17238697A JPH1116921A JP H1116921 A JPH1116921 A JP H1116921A JP 9172386 A JP9172386 A JP 9172386A JP 17238697 A JP17238697 A JP 17238697A JP H1116921 A JPH1116921 A JP H1116921A
Authority
JP
Japan
Prior art keywords
base
region
film
emitter
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9172386A
Other languages
English (en)
Other versions
JP3366919B2 (ja
Inventor
Hiroshi Kato
博 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17238697A priority Critical patent/JP3366919B2/ja
Priority to US09/105,409 priority patent/US5986326A/en
Priority to CNA2004100012397A priority patent/CN1516285A/zh
Priority to CNB981025625A priority patent/CN1161842C/zh
Publication of JPH1116921A publication Critical patent/JPH1116921A/ja
Application granted granted Critical
Publication of JP3366919B2 publication Critical patent/JP3366919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】ベース引き出し電極とコレクタ領域との間に発
生する寄生コレクタ・ベース容量を低減し高周波利得を
向上させる。 【解決手段】ベース引き出し層９の下に誘電体膜８を介
し、エミッタ電極１５と接続したシールド電極（導電
膜）７を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にマイクロ波用バイポーラトランジスタの寄生容量を
低減した構成に関する。
【０００２】
【従来の技術】周波数が数百ＭＨｚ帯以上の高周波帯で
使用されるトランジスタに要求される高周波での電力利
得｜Ｓ21e ｜2 は次の第１式で示される。
【０００３】
【０００４】これより電力利得は、上記式の分母にくる
コレクタ・ベース容量ＣCBに大きく依存していることが
わかる。このためコレクタ・ベース容量ＣCBを小さくす
ることにより電力利得を大きくする構造のトンランジス
タが提案されている。
【０００５】例えば、特開平２−２４６２２３号公報で
は、エミッタ・ベースセルフアライン型のトランジスタ
において、ベース引き出し層を片側だけとするいわゆる
シングルベース構造としている。
【０００６】この構造を図８を参照して説明する。同図
において、半導体基板３２上に選択的にフィールド酸化
膜３３が形成され、このフィールド酸化膜３３により区
画された素子領域に内部ベース領域３４が形成され、そ
の内にエミッタ領域３６が形成されている。エミッタ領
域にはエミッタ引き出し層４６を介してエミッタ電極４
５が接続している。そしてこの半導体装置では、内部ベ
ース領域３４の片側のみに外部ベース領域３５が形成
し、そこに接続したベース引き出し層３９がフィールド
酸化膜３３上を延在してベース電極４４に接続してい
る。また、外部ベース領域が形成しない方向には、高抵
抗率物質の層４１が形成されている。
【０００７】このようにベース引き出し層３９を接続す
る外部ベース領域３５を片側のみに形成することによ
り、両側に外部ベース領域３５を有する構造よりもＰＮ
接合容量を小さくする構造となっている。
【０００８】これに対し、特開平６−３４２８０１号公
報では、ベースポリシリコンを酸化膜中に埋込み、ベー
ス領域と横方向で接続し、ベースポリシリコンは厚い酸
化シリコン上に形成されたトランジスタが開示されてい
る。
【０００９】この構造を図９を参照して説明する。同図
において、シリコン基板５１に選択的にフィールド酸化
膜５３が形成され、その下にチャネルストッパ領域６１
が形成されている。フィールド酸化膜５３により区画さ
れたコレクタ領域５２内にベース領域５４が形成され、
その内にエミッタ領域５６が形成されている。コレクタ
領域はコレクタポリシリコン６８を介してコレクタ電極
６７に接続し、エミッタ領域はエミッタポリシリコン６
６を介してエミッタ電極６５に接続している。そして、
ベース引き出し層となるベースポリシリコン５９はベー
ス領域５４と横方向で接続して厚いフィールドシリコン
酸化膜５３上を延在してベース電極６４と接続してい
る。
【００１０】このようにベース領域５４と横方向で接続
するから、ベース領域を小さくすることができコレクタ
・ベース間のＰＮ容量を低減する構造となっている。
【００１１】一方、特開平５−１３６４３４号公報に
は、信号線の下部にエミッタ電極に接続した導電層を層
間絶縁膜を介して有する構造が開示されている。
【００１２】この構造を図１０を参照して説明する。同
図において、コレクタ領域となるＮ型エピタキシャル層
７２にベース領域７４を形成し、その内にエミッタ領域
７６を形成し、コレクタ引き出し領域７７にコレクタ電
極８１を接続し、エミッタ領域７６に接続した導電層７
８が絶縁膜７３上を延在して形成し、エミッタ電極８２
が導電層７８に接続し、信号配線８３が層間絶縁膜７５
を介して導電層７８上に設けられている。
【００１３】このような構造によりトランジスタをベー
スオープンのＣ−Ｅダイオードとして使用する場合の信
号配線とベース領域との容量結合を形成するものであ
り、トランジスタとしてのコレクタ・ベース容量を低減
する構造となっていない。
【００１４】また、実開平２−９８６３２号には図１１
に示すようなトランジスタが開示されている。同図にお
いて、シリコン基板９１上にＮ型コレクタ領域９２が設
けられ、コレクタ領域９２内にＰ型ベース領域９４が形
成され、その内にＮ型エミッタ領域９６が形成され、Ｐ
- 型領域９５がベース領域９４に隣接している。そして
コレクタ領域９２にＮ+ 領域８９を通して接続された導
電体層９７が酸化膜９３上を延在し、この導電体層９７
とベース領域９４に接続したベース引き出し層９９とが
絶縁膜９８を介して対向配置することにより両者間に寄
生容量を存在させている。
【００１５】
【発明が解決しようとする課題】このような従来の技術
ではポリシリコン等によるベース引き出し層による寄生
容量が存在し、バイポーラトランジスタの高周波での利
得を低下させる。
【００１６】その理由は、コレクタ領域上に酸化シリコ
ン等の絶縁膜を介して、ベース引き出し層を延在させて
いるため、この酸化シリコン等の絶縁膜を誘電体とし
て、コレクタ・ベース間に容量が生ずるためである。
【００１７】したがって本発明の目的は、コレクタ領域
上に形成されるポリシリコン等からなるベース引き出し
層とコレクタ領域との間に形成される寄生容量を低減
し、高周波帯での電力利得を向上させたバイポーラトラ
ンジスタを有する半導体装置を提供することである。
【００１８】
【課題を解決するための手段】本発明の特徴は、半導体
基板にエミッタ，ベース，コレクタの各領域を有し、前
記ベース領域とベース電極との間を接続するベース引き
出し層を有するバイポーラ型トランジスタにおいて、前
記ベース引き出し層の下部にエミッタ電極と接続した導
電膜（シールド電極）が、誘電体膜を介して形成されて
いる半導体装置にある。ここで、前記ベース領域は内部
ベース領域と外部ベース領域を有し、前記外部ベース領
域に接続された前記ベース引き出し層は前記内部ベース
領域を取り囲んで形成されていることが好ましい。さら
に、前記ベース引き出し層の前記エミッタ領域に対向す
る端面から１μｍ以上離間した該ベース引き出し層の全
領域下に前記導電膜が前記誘電体膜を介して形成されて
いることが好ましい。また、前記ベース引き出し層はポ
リシリコンから構成していることができ、前記導電膜は
ポリシリコン膜、またはタングステン、チタンもしくは
白金ロジウムのシリサイド膜であることができる。ま
た、前記誘電体膜は酸化シリコン膜または窒化シリコン
膜あるいはこれらの膜の複合膜であることができる。
【００１９】このような本発明によれば、ベース引き出
し層の酸化シリコン膜等の誘電膜を介し、シールド電極
である導電膜を有しているため、ベース引き出し層とコ
レクタ領域となる半導体基板との間に生ずる容量が、フ
ァラデーシールド効果により、形成されない。
【００２０】このため、コレクタ・ベース容量を低減す
ることができ、電力利得を向上することができる。
【００２１】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【００２２】図１は本発明の実施の形態の要部を示す断
面図である。コレクタ領域となる半導体基板（シリコン
基板）１上に素子分離用の第１の酸化シリコン膜３が形
成されており、第１の酸化シリコン膜上に導電膜である
シールド電極７が形成され、ベース引き出し層９が誘電
体膜となる第２の酸化シリコン膜８を介してシールド電
極７上に形成され、ベース引き出し層９上の第３の酸化
シリコン膜１１および第２の酸化シリコン膜８を貫通し
て形成されたコンタクト孔を通してシールド電極７がエ
ミッタ電極１５と接続されている。
【００２３】このような構成により、シールド電極（導
電膜）７は、ベース引き出し層９と、半導体基板１との
間に形成される電荷のファラデーシールドとなる。
【００２４】次に本発明の実施の形態について、図面を
参照して詳細に説明する。
【００２５】図２は本発明の実施の形態のバイポーラ型
トランジスタを示す平面図であり、図３（Ａ）および図
３（Ｂ）はそれぞれ図２のＡ−Ａ部およびＢ−Ｂ部にお
ける断面図である。
【００２６】アンチモンが１×１０18ｃｍ-3ドーピング
されたＮ型シリコン基体１Ａとその上にリンが１×１０
15ｃｍ-3ドーピングされたシリコンエピタキシャル層２
により半導体基板１が構成されている。
【００２７】この半導体基板を選択的に酸化することに
より形成された素子分離用の膜厚約１μｍの第１の酸化
シリコン３により囲まれたシリコンエピタキシャル層の
部分が厚さ１μｍのＮ型コレクタ領域２となっている。
【００２８】Ｎ型コレクタ領域２内にピーク濃度が１×
１０18ｃｍ-3のＰ型内部ベース領域４が形成され、Ｐ型
内部ベース領域４の全外周に接して内部ベース領域を囲
むむＰ+ 型外部ベース領域が形成されている。また、内
部ベース領域内に砒素濃度が１×１０20ｃｍ-3のＮ型エ
ミッタ領域６が形成されている。
【００２９】外部ベース５はその全周にわたってＰ型埋
込ポリシリコン１２を介してＰ型ポリシリコンからなる
ベース引き出し層９に接続され、エミッタ領域、ベース
領域を取り囲むように形成されたベース引き出し層９は
素子分離領域の第１の酸化シリコン膜３上を延在してい
る。このベース引き出し層９は膜厚２００ｎｍでボロン
が１×１０19ｃｍ-3導入されたポリシリコン層により構
成されている。
【００３０】そして、ベース引き出し層９の下には、す
なわちベース引き出し層９と第１の酸化シリコン膜３と
の間には、エミッタ電位となるポリシリコンに砒素が１
×１０20ｃｍ-3導入され、厚さ１００ｎｍの導電膜のシ
ールド電極７が形成されている。
【００３１】また、ベース引き出し層９とシールド電極
７との間には誘電体膜としての膜厚１００ｎｍの第２の
酸化シリコン膜８が形成されている。この誘電体膜は酸
化シリコン膜に限らず窒化シリコン膜あるいは酸化シリ
コン膜と窒化シリコン膜の膜の複合膜であることができ
る。
【００３２】さらに、ベース引き出し層９のエミッタ領
域に対向する端面（内周面）とシールド電極７のエミッ
タ領域に対向する端面（内周面）との距離Ｌは０．８〜
１μｍであり、それより外側のベース引き出し層９の全
領域下にシールド電極７が設けられている。すなわち、
ベース引き出し層９のエミッタ領域に対向する端面から
１μｍ以上離間したベース引き出し層の全領域下に導電
膜７が誘電体膜８を介して形成されている。
【００３３】埋込ポリシリコン１２およびベース引き出
し層９の内周全面には膜厚１２０ｎｍの第２の窒化シリ
コン膜１３が被着形成され、この第２の窒化シリコン膜
１３およびベース引き出し層９上の膜厚１００ｎｍの第
１の窒化シリコン膜１０により絶縁分離されたＮ型エミ
ッタポリシリコン１６がエミッタ領域６にエミッタコン
タクト１８し、膜厚４００ｎｍの第３の酸化シリコン膜
１１に形成された第２のコンタクト孔１９を通してエミ
ッタ電極１５と接続している。
【００３４】ベース引き出し層９は素子分離領域の第１
の酸化シリコン膜３上において、第３の酸化シリコン膜
１１および第１の窒化シリコン膜１０に形成された第１
のコンタクト孔１７を通してベース電極１４と接続して
いる。
【００３５】また、特に図３（Ｂ）に示すように、シー
ルド電極（導電膜）７は素子分離領域の第１の酸化シリ
コン膜３上において、第３の酸化シリコン膜１１および
第２の酸化シリコン膜（誘電体膜）８に形成された第３
のコンタクト孔２０を通してエミッタ電極１５と接続し
ている。
【００３６】次に図４乃至図６を参照して実施の形態の
バイポーラ型トランジスタを製造する方法を工程順に説
明する。
【００３７】先ず図４（Ａ）において、アンチモンが１
×１０18ｃｍ-3ドーピングされたｎ型シリコン基体１Ａ
とその上に減圧エピタキシャル法により形成したリンが
１×１０15ｃｍ-3の濃度でドーピングされたシリコンエ
ピタキシャル層２とから半導体基板１を構成する。
【００３８】次に図４（Ｂ）において、ＬＰＣＶＤ法に
より膜厚１２０ｎｍの窒化シリコン膜を形成し、ホトリ
ソグラフィー工程により、素子分離領域となる箇所をパ
タニング除去し、加圧酸化法により、膜厚が約１μｍの
第１の酸化シリコン膜３を形成する。この第１の酸化シ
リコン膜３に囲まれたシリコンエピタキシャル層２の領
域が厚さ１μｍのＮ型コレクタ領域２になる。またコレ
クタ領域２の上面にも第１の酸化シリコン膜３の薄い部
分が形成される。
【００３９】次に図４（Ｃ）において、膜厚１００ｎｍ
のポリシリコン膜をＬＰＣＶＤ法により形成し、イオン
注入法でヒ素を加速エネルギー３０ｋｅＶ、ドーズ量２
×１０16ｃｍ-2導入し、ホトリソグラフィー工程にてパ
タニングされた第１のホトレジスト２１を用いてポリシ
リコン膜をＲＩＥ法でドライエッチングをすることによ
りシールド電極７を形成する。
【００４０】次に図５（Ａ）において、膜厚１００ｎｍ
の第２の酸化シリコン膜８をＬＰＣＶＤ法で成長し、ベ
ース引き出し層９となる膜厚２００ｎｍのポリシリコン
膜を同じくＬＰＣＶＤ法で形成し、イオン注入法により
ボロンを加速エネルギーが２０ｋｅＶ，ドーズ量５×１
０15ｃｍ-2導入する。その後、膜厚１００ｎｍの第１の
窒化シリコン膜１０をＬＰＣＶＤ法で成長し、ホトリソ
グラフィー工程でパターニング第２のホトレジスト２２
をマスクにＲＩＥ法でこれらの積層膜にドライエッチン
グを行いトランジスタのベース、エミッタ領域の平面形
状を設定する開口を形成する。
【００４１】次に図５（Ｂ）において、ＢＦ2 + をイオ
ン注入法により、加速エネルギー２５ｋｅＶ，ドーズ量
５×１０13ｃｍ-2で導入し、その後の活性化熱処理を経
て内部ベース領域（活性ベース領域）４を形成する。
【００４２】次に図６（Ａ）において、フッ化アンモニ
ウムとフッ酸の混合液を用い、酸化シリコン膜が２５０
ｎｍエッチングされる時間でエッチングを行うことによ
り、上記開口に露出する第１および第２の酸化シリコン
膜３、８の側面部分がエッチング除去されてそこに凹部
（窪み）が形成される。
【００４３】その後ＬＰＣＶＤ法により、ポリシリコン
膜を７０ｎｍ成長し、さらにＲＩＥ法により、ポリシリ
コン膜をエッチングする。これによりポリシリコン膜が
上記凹部のみに埋込ポリシリコン１２として残存形成さ
れる。
【００４４】次に図６（Ｂ）において、イオン注入法に
より砒素を導入した膜厚２００ｎｍのポリシリコン膜を
２００ｎｍ成長し、ホトリソグラフィー工程によりパタ
ニングを行うことによりエミッタポリシリコン１６を形
成する。
【００４５】さらに温度１００℃，時間１０秒でランプ
アニールを行い、エミッタポリシリコン１６からの砒素
の導入によりエミッタ領域６を形成し、ベース引き出し
層９のポリシリコン膜から埋込ポリシリコン１２通して
のボロンの導入で外部ベース５を形成する。
【００４６】次に図１および図２（Ａ）、（Ｂ）に示し
た構造のバイーポーラ型トランジスタを得るために、ベ
ース引き出し層９のポリシリコン膜およびその上の第１
の窒化シリコン膜１０を同じパターンにパターニングし
て、素子分離領域上のベース引き出し層９の外形形状を
形成する。その後、膜厚４００ｎｍの第３の酸化シリコ
ン膜１１を成長し、ホトリソグラフィー工程にて、第１
のコンタクト孔１７、第２のコンタクト孔１９、第３の
コンタクト孔２０を形成し、アルミや、アルミに銅やシ
リコンを導入した合金による厚さ１μｍのエミッタ電極
１５、ベース電極１４を形成する。この時、シールド電
極７とエミッタ電極１５も第３のコンタクト孔２０を介
して接続される。
【００４７】次に本発明の実施の形態のバイーポーラ型
トランジスタの動作について図７を参照して説明する。
エミッタサイズが０．４μｍ×２０μｍ×２本の場合、
シールド電極が存在しない従来技術ではベース引き出し
電極下部に発生するコレクタ・ベース容量が３４ｆＦで
あったものが、本発明ではシールド電極７の存在により
ベース引き出し電極下部に発生するコレクタ・ベース容
量をほぼ０にすることができる。したがって本発明で
は、基板側のコレクタ・ベースＰＮ接合容量も含めたコ
レクタ・ベース間の全体の容量を３５ｆＦにすることが
できた。
【００４８】これにより、図７に示すように、Ｉｃ＝２
ｍＡの低電流部で２ｂＢ，最大値で１ｄＢの利得（｜Ｓ
21e ｜2 ）が向上する。本発明ではコレクタ・ベース容
量が低減できるが、シールド電極によりエミッタ・ベー
ス容量が増加する。しかしがら、エミッタ・ベース容量
はエミッタ・ベースＰＮ接合部分での接合容量が大部分
をしめるため特性にはそれほど影響を与えず、本発明の
ようにしてコレクタ・ベース容量を低減する方が重要と
になる。
【００４９】上記実施の形態では、シールド電極（導電
膜）７を不純物（砒素）を導入したポリシリコン膜で形
成したが、これに限らず、タングステン，チタン，白金
ロジウム等のシリサイド膜でも本発明の効果は変わらな
い。シリサイド膜はスパッタリング法にて容易に成膜で
き、不純物導入の必要もないためその分だけ上記実施の
形態と比較して、工程が短縮できる。またこのようなシ
リサイド膜を用いる場合でも膜厚は１００ｎｍ程度にす
るのが適切である。
【００５０】
【発明の効果】本発明の効果は、高周波帯での電力利得
が向上することである。これにより本発明の半導体装置
を用いることにより、高周波ローノイズアンプの段数を
低減し、部品点数を少なくすることができる。
【００５１】その理由は、ベース引き出し電極下部にシ
ールド電極を誘電体を介して形成し、シールド電極（導
電膜）をエミッタ電極に接続しているためである。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の要部を示し
た断面図である。
【図２】本発明の実施の形態の半導体装置を示した平面
図である。
【図３】本発明の実施の形態の半導体装置を示した図で
あり、（Ａ）は図２のＡ−Ａ部の断面図であり、（Ｂ）
は図２のＢ−Ｂ部の断面図である。
【図４】本発明の実施の形態の半導体装置を製造する方
法を工程順に示した断面図である。
【図５】図４の続きの工程を順に示した断面図である。
【図６】図５の続きの工程を順に示した断面図である。
【図７】本発明の効果を示した図である。
【図８】従来技術の半導体装置を示した断面図である。
【図９】他の従来技術の半導体装置を示した断面図であ
る。
【図１０】別の従来技術の半導体装置を示した断面図で
ある。
【図１１】さらに別の従来技術の半導体装置を示した断
面図である。
【符号の説明】
１ 半導体基板 １Ａ シリコン基体 ２ コレクタ領域（エピタキシャル層） ３ 第１の酸化シリコン膜 ４ 内部ベース領域 ５ 外部ベース領域 ６ エミッタ領域 ７ シールド電極（導電膜） ８ 第２の酸化シリコン膜（誘電体膜） ９ ベース引き出し層 １０ 第１の窒化シリコン膜 １１ 第３の酸化シリコン膜 １２ 埋込ポリシリコン １３ 第２の窒化シリコン膜 １４ ベース電極 １５ エミッタ電極 １６ エミッタポリシリコン １７ 第１のコンタクト孔 １８ エミッタコンタクト １９ 第２のコンタクト孔 ２０ 第３のコンタクト孔 ２１ 第１のホトレジスト ２２ 第２のホトレジスト ３２ 半導体基板 ３３ フィールド酸化膜 ３４ 内部ベース領域 ３５ 外部ベース電極 ３６ エミッタ領域 ３９ ベース引き出し層 ４１ 高抵抗率物質の層 ４４ ベース電極 ４５ エミッタ電極 ４６ エミッタ引き出し層 ５１ シリコン基板 ５２ コレクタ領域 ５３ フィールド酸化膜 ５４ ベース領域 ５６ エミッタ領域 ５９ ベースポリシリコン ６１ チャネルストッパ領域 ６４ ベース電極 ６５ エミッタ電極 ６６ エミッタポリシリコン ６７ コレクタ電極 ６８ コレクタポリシリコン ７２ エピタキシャル層 ７３ 絶縁膜 ７４ ベース領域 ７５ 層間絶縁膜 ７６ エミッタ領域 ７７ コレクタ引き出し領域 ７８ 導電層 ８１ コレクタ電極 ８２ エミッタ電極 ８３ 信号配線 ８９ Ｎ+ 領域 ９１ シリコン基板 ９２ コレクタ領域 ９３ 酸化膜 ９４ ベース領域 ９５ Ｐ- 型領域 ９６ エミッタ領域 ９７ 導電体層 ９８ 絶縁膜 ９９ ベース引き出し層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板にエミッタ，ベース，コレク
    タの各領域を有し、前記ベース領域とベース電極との間
    を接続するベース引き出し層を有するバイポーラ型トラ
    ンジスタにおいて、前記ベース引き出し層の下部にエミ
    ッタ電極と接続した導電膜が、誘電体膜を介して形成さ
    れていることを特徴とする半導体装置。
  2. 【請求項２】 前記ベース領域は内部ベース領域と外部
    ベース領域を有し、前記外部ベース領域に接続された前
    記ベース引き出し層は前記内部ベース領域を取り囲んで
    形成されていることを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 前記ベース引き出し層の前記エミッタ領
    域に対向する端面から１μｍ以上離間した該ベース引き
    出し層の全領域下に前記導電膜が前記誘電体膜を介して
    形成されていることを特徴とする請求項１又は請求項２
    記載の半導体装置。
  4. 【請求項４】 前記ベース引き出し層はポリシリコンか
    ら構成していることを特徴とする請求項１記載の半導体
    装置。
  5. 【請求項５】 前記導電膜はポリシリコン膜、またはタ
    ングステン、チタンもしくは白金ロジウムのシリサイド
    膜であることを特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記誘電体膜は酸化シリコン膜または窒
    化シリコン膜あるいはこれらの膜の複合膜であることを
    特徴とする請求項１記載の半導体装置。
JP17238697A 1997-06-27 1997-06-27 半導体装置 Expired - Fee Related JP3366919B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17238697A JP3366919B2 (ja) 1997-06-27 1997-06-27 半導体装置
US09/105,409 US5986326A (en) 1997-06-27 1998-06-26 Semiconductor device with microwave bipolar transistor
CNA2004100012397A CN1516285A (zh) 1997-06-27 1998-06-29 带有微波双极晶体管的半导体器件
CNB981025625A CN1161842C (zh) 1997-06-27 1998-06-29 带有微波双极晶体管的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17238697A JP3366919B2 (ja) 1997-06-27 1997-06-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH1116921A true JPH1116921A (ja) 1999-01-22
JP3366919B2 JP3366919B2 (ja) 2003-01-14

Family

ID=15940969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17238697A Expired - Fee Related JP3366919B2 (ja) 1997-06-27 1997-06-27 半導体装置

Country Status (3)

Country Link
US (1) US5986326A (ja)
JP (1) JP3366919B2 (ja)
CN (2) CN1161842C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511891C2 (sv) * 1997-08-29 1999-12-13 Ericsson Telefon Ab L M Bipolär effekttransistor och framställningsförfarande
US6417527B1 (en) 1999-10-12 2002-07-09 Matsushita Electric Industrial Co., Ltd. Diode, method for fabricating the diode, and coplanar waveguide
DE10134089A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter
US6541336B1 (en) * 2002-05-15 2003-04-01 International Business Machines Corporation Method of fabricating a bipolar transistor having a realigned emitter
US7229874B2 (en) * 2003-08-08 2007-06-12 Hrl Laboratories, Llc Method and apparatus for allowing formation of self-aligned base contacts
JP4029802B2 (ja) * 2003-08-28 2008-01-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
FI117257B (fi) * 2003-12-15 2006-08-15 Nokia Corp Menetelmä ja järjestely komponentin suojaamiseksi sähköstaattisilta häiriöiltä
US6965133B2 (en) * 2004-03-13 2005-11-15 International Business Machines Corporation Method of base formation in a BiCMOS process
US6911681B1 (en) * 2004-04-14 2005-06-28 International Business Machines Corporation Method of base formation in a BiCMOS process
US8395237B2 (en) * 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
JP2011119344A (ja) * 2009-12-01 2011-06-16 Panasonic Corp 半導体装置及びその製造方法
US9331186B2 (en) * 2009-12-21 2016-05-03 Nxp B.V. Semiconductor device with multilayer contact and method of manufacturing the same
CN103000680B (zh) * 2012-12-18 2015-06-17 清华大学 具有电极屏蔽结构的异质结双极晶体管及其制备方法
CN103035687A (zh) * 2012-12-20 2013-04-10 清华大学 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720475B2 (ja) * 1988-10-04 1998-03-04 日本電気株式会社 品質管理システム
JPH02246223A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
KR920007211A (ko) * 1990-09-06 1992-04-28 김광호 고속 바이폴라 트랜지스터 및 그의 제조방법
JP3186099B2 (ja) * 1991-08-07 2001-07-11 日本電気株式会社 バイポーラ論理回路
JP2723724B2 (ja) * 1991-11-12 1998-03-09 日本電気アイシーマイコンシステム株式会社 半導体装置
JP2626535B2 (ja) * 1993-12-28 1997-07-02 日本電気株式会社 半導体装置
KR0161415B1 (ko) * 1995-06-29 1998-12-01 김광호 BiCMOS 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
CN1516285A (zh) 2004-07-28
CN1204155A (zh) 1999-01-06
CN1161842C (zh) 2004-08-11
US5986326A (en) 1999-11-16
JP3366919B2 (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
US4757032A (en) Method for DMOS semiconductor device fabrication
JP3366919B2 (ja) 半導体装置
JPH0786293A (ja) バイポーラトランジスタおよびその製造方法
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
JPH056963A (ja) 半導体集積回路装置およびその製造方法
JPS60202965A (ja) 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
US5574306A (en) Lateral bipolar transistor and FET
JPH0744184B2 (ja) シリサイド接触を有するバイポーラ半導体デバイスの製造方法
EP0724298A2 (en) Semiconductor device with bipolar transistor and fabrication method thereof
JPH0817180B2 (ja) 半導体装置の製造方法
JP2663371B2 (ja) 電界効果型半導体装置及びその製造方法
JPH0618200B2 (ja) ラテラルトランジスタ半導体装置の製造方法
JP2910640B2 (ja) 半導体装置およびその製造方法
JPS6013313B2 (ja) 半導体装置の製造方法
JP2707646B2 (ja) 半導体装置の製造方法
JP2712889B2 (ja) 半導体装置の製造方法
JPH03163832A (ja) 半導体装置
JPH0626217B2 (ja) 半導体装置の製造方法
JP2001257212A (ja) 半導体装置およびその製造方法
JPS6286753A (ja) 半導体装置の製造方法
JPS6295871A (ja) 半導体装置の製造方法
JPH09129884A (ja) Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法
JPH10150108A (ja) 半導体装置及び半導体装置の製造方法
JP2000183074A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000509

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees