JPS6295871A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6295871A JPS6295871A JP23660685A JP23660685A JPS6295871A JP S6295871 A JPS6295871 A JP S6295871A JP 23660685 A JP23660685 A JP 23660685A JP 23660685 A JP23660685 A JP 23660685A JP S6295871 A JPS6295871 A JP S6295871A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- nitride film
- base
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高速バイポ
ーラ素子を有する半導体装置の製造方法に関する。
ーラ素子を有する半導体装置の製造方法に関する。
従来、高速バイポーラトランジスタの製造方法としてＡ
ｄｖａｎｃｅｄ Ｐ、Ｓ、Ａ （Ｐｏｌｙｓｉｌｉｃｏ
ｎ ５ｅｌｆ Ａｌｉｇｎｅｄ）法が提案されている。
ｄｖａｎｃｅｄ Ｐ、Ｓ、Ａ （Ｐｏｌｙｓｉｌｉｃｏ
ｎ ５ｅｌｆ Ａｌｉｇｎｅｄ）法が提案されている。
（例えば、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＶＯＬ ＥＤ−２
７，ＮＯ８，Ａ［］ＧＵＳＴ １９８０） この製造方法は、先ず第２図（ａ）に示すように、Ｐ型
サブストレート３１にＮ型埋込層３２、Ｎ型エピタキシ
ャル層３３及びＰ型の絶縁拡散層３４を形成し、表面に
薄い酸化膜３５及び窒化膜３６を形成した上でこの窒化
膜３６を利用して選択酸化を行い厚い酸化膜３７を形成
する。窒化膜３６はエミッタ形成領域にのみ残しておく
。そして、全面に多結晶シリコン層３８を形成し、かつ
これを選択酸化した上で、多結晶シリコン層３８の一部
にＮ型不純物を導入しかつこれをエピタキシャル層３３
に拡散してコレクタ引き出し用Ｎ型不純物層３９を構成
する。また、多結晶シリコン層３８の他の部分にＰ型不
純物を導入しかつこれをエピタキシャル層３３に拡散し
てグラフトベースとしてのＰ型不純物層４０を形成する
。
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＶＯＬ ＥＤ−２
７，ＮＯ８，Ａ［］ＧＵＳＴ １９８０） この製造方法は、先ず第２図（ａ）に示すように、Ｐ型
サブストレート３１にＮ型埋込層３２、Ｎ型エピタキシ
ャル層３３及びＰ型の絶縁拡散層３４を形成し、表面に
薄い酸化膜３５及び窒化膜３６を形成した上でこの窒化
膜３６を利用して選択酸化を行い厚い酸化膜３７を形成
する。窒化膜３６はエミッタ形成領域にのみ残しておく
。そして、全面に多結晶シリコン層３８を形成し、かつ
これを選択酸化した上で、多結晶シリコン層３８の一部
にＮ型不純物を導入しかつこれをエピタキシャル層３３
に拡散してコレクタ引き出し用Ｎ型不純物層３９を構成
する。また、多結晶シリコン層３８の他の部分にＰ型不
純物を導入しかつこれをエピタキシャル層３３に拡散し
てグラフトベースとしてのＰ型不純物層４０を形成する
。
ついで、同図（ｂ）のように、ベース相当部分の多結晶
シリコン層３８の酸化膜を除去し、残存する窒化膜３６
等を利用して自己整合的にＰ型不純物をイオン注入し、
前記Ｐ型不純物層４０の内側に更に狭い幅のＰ型不純物
層４１を形成する。
シリコン層３８の酸化膜を除去し、残存する窒化膜３６
等を利用して自己整合的にＰ型不純物をイオン注入し、
前記Ｐ型不純物層４０の内側に更に狭い幅のＰ型不純物
層４１を形成する。
また、このベース相当部以外には窒化膜４２を形成して
おく。
おく。
しかる上で、同図（Ｃ）のようにベース相当部分の露呈
した多結晶シリコン層３８を酸化して酸化膜４３を形成
した後、前記窒化膜３６と薄い酸化膜３５を除去し、イ
オン注入法によってＰ型不純物を導入して活性ベース４
４を形成する。その後、多結晶シリコン層４５を新たに
パターン形成し、この多結晶シリコン層４５にＮ型不純
物を導入しかつこれを前記活性ベース４４に拡散するこ
とによりエミッタ４６を形成し、バイポーラ素子を完成
する。
した多結晶シリコン層３８を酸化して酸化膜４３を形成
した後、前記窒化膜３６と薄い酸化膜３５を除去し、イ
オン注入法によってＰ型不純物を導入して活性ベース４
４を形成する。その後、多結晶シリコン層４５を新たに
パターン形成し、この多結晶シリコン層４５にＮ型不純
物を導入しかつこれを前記活性ベース４４に拡散するこ
とによりエミッタ４６を形成し、バイポーラ素子を完成
する。
上述した従来の半導体装置の製造方法は、第２図（ａ）
の工程で多結晶シリコン層３８に導通ずる状態でグラフ
トベース４０の形成を行っているが、その製造工程上の
理由からこのグラフトベース４０をエミッタ相当部分に
まで近接して形成することができず、したがって同図（
ｂ）の工程でグラフトベース４０の内側位置に改めて小
幅のグラフトベース４１を形成している。このため、グ
ラグラフトベース全体としての幅寸法はこれらグラフト
ベース４０．４１の合計となって大きくなり、バイポー
ラトランジスタの微細化の障害になる。また、グラフト
ベースの大幅寸法によってベース抵抗及びコレクターベ
ース接合容量が大きくなり、バイポーラトランジスタの
高速動作及び高利得が得られ難いという問題がある。
の工程で多結晶シリコン層３８に導通ずる状態でグラフ
トベース４０の形成を行っているが、その製造工程上の
理由からこのグラフトベース４０をエミッタ相当部分に
まで近接して形成することができず、したがって同図（
ｂ）の工程でグラフトベース４０の内側位置に改めて小
幅のグラフトベース４１を形成している。このため、グ
ラグラフトベース全体としての幅寸法はこれらグラフト
ベース４０．４１の合計となって大きくなり、バイポー
ラトランジスタの微細化の障害になる。また、グラフト
ベースの大幅寸法によってベース抵抗及びコレクターベ
ース接合容量が大きくなり、バイポーラトランジスタの
高速動作及び高利得が得られ難いという問題がある。
本発明の半導体装置の製造方法は、グラフトベースを低
幅寸法に形成してベース抵抗及びコレクターベース抵抗
を低減し、高速及び高利得のバイポーラトランジスタを
得るために、ベースの電極引き出し用としての多結晶シ
リコン層を形成しかつこれを通して不純物層を形成する
前に、エミッタ相当部分に設けた窒化膜を利用した自己
整合を用いて不純物をイオン注入してグラフトベースと
しての不純物層を形成し、その後形成した多結晶シリコ
ン層を通してこのグラフトベース内に導通用の不純物層
を形成する工程を含んでいる。
幅寸法に形成してベース抵抗及びコレクターベース抵抗
を低減し、高速及び高利得のバイポーラトランジスタを
得るために、ベースの電極引き出し用としての多結晶シ
リコン層を形成しかつこれを通して不純物層を形成する
前に、エミッタ相当部分に設けた窒化膜を利用した自己
整合を用いて不純物をイオン注入してグラフトベースと
しての不純物層を形成し、その後形成した多結晶シリコ
ン層を通してこのグラフトベース内に導通用の不純物層
を形成する工程を含んでいる。
次に、本発明を図面を参照して説明する。
第１図（ａ）〜（ｈ）は本発明を製造工程順に説明する
ための断面図である。
ための断面図である。
先ず、同図（ａ）のように、Ｐ型サブストレート１にＮ
型の埋込層２を形成しかつＮ型エピタキシャル層３を形
成したウェハに、常法によってＰ型の絶縁拡散４を行う
。また、表面には薄い酸化膜５を成長し、ＬＰＣＶＤ法
により窒化膜６を成長する。その上で、レジスト（図示
せず）をマスクに窒化膜６をドライエツチングし、この
レジストを除去した後にパターン形成した窒化膜６をマ
スクに選択酸化を行って厚い酸化膜７を形成する。
型の埋込層２を形成しかつＮ型エピタキシャル層３を形
成したウェハに、常法によってＰ型の絶縁拡散４を行う
。また、表面には薄い酸化膜５を成長し、ＬＰＣＶＤ法
により窒化膜６を成長する。その上で、レジスト（図示
せず）をマスクに窒化膜６をドライエツチングし、この
レジストを除去した後にパターン形成した窒化膜６をマ
スクに選択酸化を行って厚い酸化膜７を形成する。
次いで、同図（ｂ）のように、レジスト８をマスクにし
てベース相当部分以外の窒化膜６を除去し、改めて同図
（Ｃ）のようにレジスト９を形成し、このレジスト９を
マスクにして残存した窒化膜６をエツチングし、エミッ
タ相当部分にのみ窒化膜１０として残させる。この状態
で、ボロン等のＰ型不純物をイオン注入し、Ｐ型不純物
層１１を自己整合的に形成する。
てベース相当部分以外の窒化膜６を除去し、改めて同図
（Ｃ）のようにレジスト９を形成し、このレジスト９を
マスクにして残存した窒化膜６をエツチングし、エミッ
タ相当部分にのみ窒化膜１０として残させる。この状態
で、ボロン等のＰ型不純物をイオン注入し、Ｐ型不純物
層１１を自己整合的に形成する。
続いて、レジスト９を除去しかつ酸化膜５を除去だ後、
同図（ｄ）のように多結晶シリコン層１２を６０００人
程度に成長させる。この上に窒化膜１３を成長させ、か
つ図外のレジストをマスクにしてこの窒化膜１３をドラ
イエツチングによりバタ−ン形成し、これをマスクにし
て前記多結晶シリコン層１３の一部を厚い酸化膜１４に
変える。このとき、前記窒化膜１０上の多結晶シリコン
層１２もこの窒化膜１０を覆うような状態の厚い酸化膜
１４に変えることが肝要である。
同図（ｄ）のように多結晶シリコン層１２を６０００人
程度に成長させる。この上に窒化膜１３を成長させ、か
つ図外のレジストをマスクにしてこの窒化膜１３をドラ
イエツチングによりバタ−ン形成し、これをマスクにし
て前記多結晶シリコン層１３の一部を厚い酸化膜１４に
変える。このとき、前記窒化膜１０上の多結晶シリコン
層１２もこの窒化膜１０を覆うような状態の厚い酸化膜
１４に変えることが肝要である。
次いで、窒化膜１３を除去し、レジスト等をマスクに利
用してコレクタ相当部分の多結晶シリコン層１２にリン
等のＮ型不純物を導入し、かつこの多結晶シリコン１１
２を通してエピタキシャル層３に拡散させ、同図（ｅ）
のようにコレクタ引き出し層としてのＮ型不純物層層１
５を形成する。
用してコレクタ相当部分の多結晶シリコン層１２にリン
等のＮ型不純物を導入し、かつこの多結晶シリコン１１
２を通してエピタキシャル層３に拡散させ、同図（ｅ）
のようにコレクタ引き出し層としてのＮ型不純物層層１
５を形成する。
また、同様にレジスト等をマスクに利用して今度はベー
ス相当部分の多結晶シリコン層１２にボロン等のＰ型不
純物をイオン注入等によって導入し、この多結晶シリコ
ン層１２を通して前記Ｐ型不純物層１１内にＰ型不純物
層１６を形成する。その後、多結晶シリコン層１２上に
酸化膜１７を成長させ、更に窒化膜１８を新たに成長さ
せ、この窒化膜１８を選択エツチングしてマスクを形成
し、エミッタ相当部分の厚い酸化膜１４を除去させる。
ス相当部分の多結晶シリコン層１２にボロン等のＰ型不
純物をイオン注入等によって導入し、この多結晶シリコ
ン層１２を通して前記Ｐ型不純物層１１内にＰ型不純物
層１６を形成する。その後、多結晶シリコン層１２上に
酸化膜１７を成長させ、更に窒化膜１８を新たに成長さ
せ、この窒化膜１８を選択エツチングしてマスクを形成
し、エミッタ相当部分の厚い酸化膜１４を除去させる。
その後、窒化膜１０．１８をマスクにして多結晶シリコ
ン層１２及びＰ型不純物層１１表面を酸化して酸化膜１
９を成長する。そして、同図（ｆ）のように、これら窒
化膜１０．１８及び酸化膜５を除去した上で、ポロン等
のＰ型不純物をイオン注入して活性ベース２０を形成す
る。
ン層１２及びＰ型不純物層１１表面を酸化して酸化膜１
９を成長する。そして、同図（ｆ）のように、これら窒
化膜１０．１８及び酸化膜５を除去した上で、ポロン等
のＰ型不純物をイオン注入して活性ベース２０を形成す
る。
しかる上で、ウェハ全面に多結晶シリコンを例えば２５
００人成長した後、これにひ素等のＮ型不純物をイオン
注入し、かつ押し込みを行い、前記活性ベース２０内に
Ｎ型不純物層からなるエミッタ２２を形成する。そして
、図外のレジストをマスクにして多結晶シリコンをパタ
ーン形成し、同図（ｇ）のように前記エミッタ２２の引
き出し電極２１を形成する。
００人成長した後、これにひ素等のＮ型不純物をイオン
注入し、かつ押し込みを行い、前記活性ベース２０内に
Ｎ型不純物層からなるエミッタ２２を形成する。そして
、図外のレジストをマスクにして多結晶シリコンをパタ
ーン形成し、同図（ｇ）のように前記エミッタ２２の引
き出し電極２１を形成する。
そして、前記多結晶シリコン層１２や引き出し電極２工
上の酸化膜を除去し、金属膜を形成してこれをシリサイ
ド化し、未反応金属を除去することにより同図（ｈ）の
ようにコレクタ、ベース。
上の酸化膜を除去し、金属膜を形成してこれをシリサイ
ド化し、未反応金属を除去することにより同図（ｈ）の
ようにコレクタ、ベース。
エミッタの各電極２３，２４．２５を形成する。
以後、図示は省略するが、眉間絶縁膜を形成し、コンタ
クトホールを開設した丘でアルミニウム等の配線を施す
ことによりバイポーラトランジスタを素子とするバイポ
ーラＩＣを構成することができる。
クトホールを開設した丘でアルミニウム等の配線を施す
ことによりバイポーラトランジスタを素子とするバイポ
ーラＩＣを構成することができる。
このように構成したバイポーラトランジスタによれば、
グラフトベースは、最初にイオン注入により形成したＮ
型不純物層１１と、その後に多結晶シリコン層１２を通
してこのＮ型不純物層１１内に拡散されたＮ型不純物層
１６とで構成される。
グラフトベースは、最初にイオン注入により形成したＮ
型不純物層１１と、その後に多結晶シリコン層１２を通
してこのＮ型不純物層１１内に拡散されたＮ型不純物層
１６とで構成される。
このため、Ｎ型不純物層１１は窒化膜１０を利用した自
己整合法によって形成するので狭い幅寸法に形成するこ
とができ、また電極引き出し用としての多結晶シリコン
層１２に導通されるＮ型不純物層１６はＮ型不純物層１
１内に含まれることになり、これらからグラフトベース
全体を微細な幅寸法に構成することができる。したがっ
て、バイポーラトランジスタの微細化を図るとともに、
ベース抵抗及びコレクターベース接合容量を夫々低減で
き、高速かつ高周波で利得の高いバイポーラトランジス
タを得ることができる。
己整合法によって形成するので狭い幅寸法に形成するこ
とができ、また電極引き出し用としての多結晶シリコン
層１２に導通されるＮ型不純物層１６はＮ型不純物層１
１内に含まれることになり、これらからグラフトベース
全体を微細な幅寸法に構成することができる。したがっ
て、バイポーラトランジスタの微細化を図るとともに、
ベース抵抗及びコレクターベース接合容量を夫々低減で
き、高速かつ高周波で利得の高いバイポーラトランジス
タを得ることができる。
ここで、前記実施例ではＮＰＮバイポーラトランジスタ
について説明したが、ＰＮＰバイポーラトランジスタに
ついても同様に適用することが考えられる。
について説明したが、ＰＮＰバイポーラトランジスタに
ついても同様に適用することが考えられる。
以上説明したように本発明は、ベースの電極引き出し用
としての多結晶シリコン層を形成しかつこれを通して不
純物層を形成する前に、エミッタ相当部分に設けた窒化
膜を利用した自己整合を用いて不純物をイオン注入して
グラフトベースとしての不純物層を形成し、その後形成
した多結晶シリコン層を通してこのグラフトベース内に
導通用の不純物層を形成する工程を含んでいるので、従
来方法に比較してグラフトベースの幅寸法を低減するこ
とができ、これによりバイポーラトランジスタの微細化
を図るとともにベース抵抗及びコレクターベース接合容
量を夫々低減でき、高速かつ高周波での利得の高いバイ
ポーラトランジスタを得ることができる。
としての多結晶シリコン層を形成しかつこれを通して不
純物層を形成する前に、エミッタ相当部分に設けた窒化
膜を利用した自己整合を用いて不純物をイオン注入して
グラフトベースとしての不純物層を形成し、その後形成
した多結晶シリコン層を通してこのグラフトベース内に
導通用の不純物層を形成する工程を含んでいるので、従
来方法に比較してグラフトベースの幅寸法を低減するこ
とができ、これによりバイポーラトランジスタの微細化
を図るとともにベース抵抗及びコレクターベース接合容
量を夫々低減でき、高速かつ高周波での利得の高いバイ
ポーラトランジスタを得ることができる。
第１図（ａ）〜（ｈ）は本発明を工程順に説明するため
の断面図、第２図（ａ）〜（ｃ）は従来方法を工程順に
説明するための断面図である。 １．３１・・・Ｐ型サブストレート、２．３２・・・Ｎ
型埋込層、３．３３・・・Ｎ型エピタキシャル層、４゜
３４・・・絶縁拡散層、５．３５・・・薄い酸化膜、６
゜３６・・・窒化膜、７，３７・・・厚い酸化膜、８．
９・・・レジスト、１０・・・窒化膜、１１・・・グラ
フトベース、１２．３８・・・多結晶シリコン層、１３
・・・窒化膜、１４・・・酸化膜、１５．３９・・・コ
レクタ引き出し部、１６・・・グラフトベース、１７・
・・酸化膜、１８・・・窒化膜、１９・・・酸化膜、２
０・・・活性ベース、２１・・・引き出し電極、２２・
・・エミッタ、２３〜２５・・・シリサイド電極、４０
．４１・・・グラフトベース、４２・・・窒化膜、４３
・・・酸化膜、４４・・・活性ベース、４５・・・多結
晶シリコン層、４６・・・エミッタ。 第１図
の断面図、第２図（ａ）〜（ｃ）は従来方法を工程順に
説明するための断面図である。 １．３１・・・Ｐ型サブストレート、２．３２・・・Ｎ
型埋込層、３．３３・・・Ｎ型エピタキシャル層、４゜
３４・・・絶縁拡散層、５．３５・・・薄い酸化膜、６
゜３６・・・窒化膜、７，３７・・・厚い酸化膜、８．
９・・・レジスト、１０・・・窒化膜、１１・・・グラ
フトベース、１２．３８・・・多結晶シリコン層、１３
・・・窒化膜、１４・・・酸化膜、１５．３９・・・コ
レクタ引き出し部、１６・・・グラフトベース、１７・
・・酸化膜、１８・・・窒化膜、１９・・・酸化膜、２
０・・・活性ベース、２１・・・引き出し電極、２２・
・・エミッタ、２３〜２５・・・シリサイド電極、４０
．４１・・・グラフトベース、４２・・・窒化膜、４３
・・・酸化膜、４４・・・活性ベース、４５・・・多結
晶シリコン層、４６・・・エミッタ。 第１図
Claims (1)
- １、一の導電型半導体基体の表面を選択酸化してベース
相当部分を囲む厚い酸化膜を形成する工程と、このベー
ス相当部分内のエミッタ相当部分に窒化膜をふくむマス
クを形成する工程と、前記厚い酸化膜及び窒化膜を利用
して前記半導体基体のベース相当部分に自己整合により
逆導電型不純物をイオン注入して逆導電型不純物層を形
成する工程と、全面に多結晶シリコン層を形成するとと
もに少なくともこの多結晶シリコン層の前記エミッタ相
当部分の窒化膜を覆う部分を酸化させる工程と、前記多
結晶シリコン層の酸化されない部分を通して前記逆導電
型不純物層内に更に逆導電型の不純物層を形成する工程
と、前記多結晶シリコン層の酸化された部分及び前記エ
ミッタ相当部分の窒化膜を除去する工程と、前記窒化膜
の存在した部分に逆導電型不純物を導入して活性ベース
を形成する工程と、この活性ベース上に一の導電型不純
物層を導入してエミッタを形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23660685A JPS6295871A (ja) | 1985-10-22 | 1985-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23660685A JPS6295871A (ja) | 1985-10-22 | 1985-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6295871A true JPS6295871A (ja) | 1987-05-02 |
Family
ID=17003128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23660685A Pending JPS6295871A (ja) | 1985-10-22 | 1985-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6295871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425472A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH0230187A (ja) * | 1988-07-20 | 1990-01-31 | Fuji Electric Co Ltd | 半導体集積回路 |
-
1985
- 1985-10-22 JP JP23660685A patent/JPS6295871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425472A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH0230187A (ja) * | 1988-07-20 | 1990-01-31 | Fuji Electric Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0253944B2 (ja) | ||
| US4571817A (en) | Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| JPH0581051B2 (ja) | ||
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| US5893743A (en) | Process of fabricating semiconductor device | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH0645341A (ja) | 半導体装置の製造方法 | |
| JPS6122866B2 (ja) | ||
| JP3333863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718102B2 (ja) | 半導体装置の製造方法 | |
| JP2976513B2 (ja) | 半導体装置 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07221114A (ja) | 半導体装置及びその製造方法 | |
| JPH0550856B2 (ja) | ||
| JPH02148847A (ja) | 半導体装置の製造方法 |