JPS60202965A - 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 - Google Patents

改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体

Info

Publication number
JPS60202965A
JPS60202965A JP59194928A JP19492884A JPS60202965A JP S60202965 A JPS60202965 A JP S60202965A JP 59194928 A JP59194928 A JP 59194928A JP 19492884 A JP19492884 A JP 19492884A JP S60202965 A JPS60202965 A JP S60202965A
Authority
JP
Japan
Prior art keywords
layer
junction
transistor structure
conductivity type
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59194928A
Other languages
English (en)
Inventor
マジユカール　ビー．ボラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS60202965A publication Critical patent/JPS60202965A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/6628—Inverse transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路に関するものであって、更に詳細には
、絶縁層によって取り囲まれた接合を有する新規なトラ
ンジスタ構成に関するものである。
本発明は更にこの様なトランジスタ構成を製造する新規
な方法に関するものである。
二重ポリシリコントランジスタは、エピタキシャル層を
有するウェハ上に二層のポリシリコン層を形成した集積
回路構成体である。例えば米国特許第４．３２２，８８
２号に記載されている実施例においては、二つのポリシ
リコン層は異なった導電型テアル。この構成体を処理し
て、ポリシリコン不純物のエピタキシャル層内への外拡
散を起こさせ、エピタキシャル層内に隣接するポリシリ
コン層領域と自己整合した接合領域を形成する。
従来公知の二重ポリシリコントランジスタ構成体の一例
を第１図に示しである。第１図の二重ポリシリコン構成
体という名前は、製造過程中に二つのポリシリコン層１
０及び１２が形成される事から派生されている。本論に
於いて特に重要な事は、エミッタ・ベース接合及びコレ
クタ・ベース接合の位置及び境界とベース電流経路ｉｂ
である。
第１図から分かる如く、従来のコレクタ・ベース接合の
全境界はフィールド酸化層１３によって画定されており
、一方エミッタ・ベース接合の境界は酸化物カラー１４
によって画定されている。
これらの酸化物境界は接合リークを減少させるものとし
て知られている。エミッタ・ベース接合ＷＥＢの幅は一
層深い位置にあるコレクタ・ベース接合ＷｏＢの幅と比
べ著しく小さい。従って、これら二つの接合の表面積は
著しく異なっている。ベース電流経路ｉｂは、フィール
ド酸化膜とカラーとの間をポリシリコン層１２へ向かっ
て延在している。
このベース電流経路の長さはトランジスタのベース抵抗
に直接関係している。
第１図に示した構造は、従来の集積回路構造と比較して
、そのベース抵抗及び接合容量が減少されている。然し
乍ら、−暦車型で高性能のデバイスにとっては、接合容
量及びベース抵抗が重要な要因を成している。理論的に
は、デバイスの寸法。
スイッチング時間及び電力消費を減少させることは、第
１図に示した構造のデバイスをより幅狭の構成とすると
共により浅い構成とすることによって達成することが可
能である。然し乍ら、この様にデバイスを幅狭としより
浅い構造とした場合でも、ベース抵抗と接合容量とは比
例的に減少するものではない、特に、接合部の面積が一
層異なることになるので、コレクタ・ベース接合の容量
はエミッタ・ベース接合の容量よりも比例的に一層大き
くなる。
本発明は、以上の点に鑑み為されたものであって、上下
に構成される一対の接合部が小さく且っ略等しい面積を
有するトランジスタ構成体を提供する事を目的とする。
本発明の別の目的とするところは、ベース抵抗を減少さ
せたトランジスタ構成体を提供する事である。本発明の
更に別の目的とするところは、より深い位置にある接合
が一暦車さな面積及び容量を有する縦型トランジスタ構
成体を提供する事である。本発明の更に別の目的とする
ところは、エミッタ・ベース接合とコレクタ・ベース接
合の両方に於いてリークが制限されているより小型で高
性能の縦型トランジスタ構成体を提供する事である。
本発明は、絶縁フィールド部によって取り囲まれている
エピタキシャルシリコン層がら成る島状部内に基本的に
縦型のトランジスタ構造を形成する技術に関するもので
ある。該エピタキシャルシリコン層内に第１接合を形成
し、その第１接合は絶縁物質から成る第１層内で終端し
ている。第２接合が該エピタキシャルシリコン層内に形
成されており、且つこの第２接合は第１接合と整合され
ている。この第２接合も、同様に、絶縁物質から成る第
２層内で終端している。この構成に於いては、該絶縁層
が該第１及び第２接合の境界を画定する事が可能である
。これらの境界は、該第１及び第２接合が略等しい面積
を有する様に選択する事が可能である。
本発明の好適実施例に於いては、該第１及び第２絶縁層
を該トランジスタ構成体のベース領域によって少なくと
も部分的に分離させる事が可能である。本トランジスタ
構成体の内因的ベース領域と該内因的ベース領域と整合
されていない導体との間に低抵抗経路を形成する事によ
ってベース抵抗を減少させる為に第１ポリシリコン外因
的ベース領域を使用する事が可能である。
該エピタキシャルシリコン層内へ外拡散する事によって
内因的コレクタ乃至はエミッタ接合を形成する為に第２
ポリシリコン層を使用する事が可能である。この接合へ
の電気的コンタクトは該ポリシリコン層を介して行なう
事が可能である。
本発明の他の好適実施例に於いては、該第１絶縁層が第
１酸化物層を有しており、該第１酸化物層が該島状部内
に略水平に存在すると共に略垂直な端部を有しており、
該端部が本トランジスタ構成体の第１ベース接合と当接
して接合リークを減少させている。該第２絶縁層は、該
第１及び第２ポリシリコン層を分離させる酸化物層を有
する事が可能であり、前記第２絶縁層は略垂直な部分を
有すると共に略水平な端部を有しており、該略水平な端
部は前記第２接合と当接しており、それにより前記第２
接合からのリークを減少させている。
上述した構成は以下の方法から成る新規な技術によって
形成する事が可能である。この方法に於いて使用する出
発物質は、第１導電型のエピタキシャル層から成る島状
部をその上部に形成した基板である。該島状部は絶縁物
質によって取り囲ま九るものであってもよい。該島状部
は第１導電型で構成され、且つ該基板は反対導電型で形
成されるものとする事が可能であり、これら両者は第１
導電型の中間層乃至は埋込層によって分離されている。
この構成体内に反対導電型不純物のポケットを導入させ
てトランジスタの内因的ベース領域を形成する。第１導
電型の第１ポリシリコン層をホトリソグラフィーマスキ
ング技術によって画定され前記ポケット内に位置されて
いる表面区域上に付着形成させる。次いで、第１ポリシ
リコン層の露出表面上に第１酸化物層を付着形成させる
。該エピタキシャル層の領域をエツチング除去して前記
酸化物層の回りのエピタキシャル層の略垂直な壁を露出
させる。次いで、略水平な第２酸化物層を非等方的に形
成して前記エピタキシャル層の略垂直な壁の一部を少な
くとも部分的に露出させたままとする。次いで、第２ポ
リシリコン層を付着形成して前記第２酸化物層を被覆す
ると共に、前記第２ポリシリコン層を前記エピタキシャ
ル層の略垂直な壁の露出部分と接触させる。この第２ポ
リシリコン層は反対導電型の不純物を含有している。
最後に、本構成体を処理して、第１ポリシリコン層内の
不純物の少なくとも幾分かを前記ポケット内に導入させ
ると共に、第２ポリシリコン層内の不純物の少なくとも
幾分がを前記露出された略垂直な壁を介して前記エピタ
キシャル層内に導入させる。前述した技術を適用した結
果、端部が第２酸化物層で終端する第１接合がトランジ
スタ構成体内に形成される。更に、端部が第１酸化物層
で終端する第２接合も本トランジスタ構成体内に形成さ
れる。
本発明の効果として、第１接合と第２接合の面積が実質
的に同じ形状で同じ面積に画定され、第２接合と第１接
合とは略平行関係で互いに水平に重ね合せて構成される
。シリコンへのコンタクトの電気的導電性を増加させる
為にポリシリコン層の上にシリサイド層を形成する事が
可能である。
本発明の１実施例に於いては、第１酸化膜の回りのエピ
タキシャル層の端部区域内に酸素を非等方的にイオン注
入する事によって水平な第２酸化物層を形成する。別の
実施例に於いては、選択エツチング技術によって第２酸
化物層を形成する。
本発明方法及び構成をＩ　２Ｌ’回路の製造用に適合さ
れたマルチコレクタトランジスタ構成体に於いて使用す
る事が可能である。この技術に於いては、マルチコレク
タトランジスタ構成体は、第１導電型のエピタキシャル
物質から成る島状部内に形成されており、該島状部は第
１導電型の不純物の一層高濃度の中間領域によって反対
導電型の基板領域から分離されており、該島状部は前記
中間領域に接触すべく延在する絶縁物質によって取り囲
まれている。このトランジスタ構成体は、前記島状部内
に形成され且つ第１導電型のエピタキシャル物質とエミ
ッタ・ベース接合区域を形成する反対導電型から成る複
数個の互いに離隔された内因的ベース領域を有する事が
可能である。互いに離隔された絶縁領域を第１導電型の
エピタキシャル物質と接触させエミッタ・ベース接合区
域の境界を画定する様に設ける事が可能である。反対導
電型であり前記内因的ベース領域よりも高不純物濃度を
有する複数個の外因的ベース領域を形成する事が可能で
あり、その場合に各内因的ベース領域は外因的ベース領
域の間に設けられる。該内因的ベース領域に重ね合せて
、即ちその上方に複数個の内因的コレクタ領域を形成す
る事が可能である。
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。本発明は、モノリシック集積
回路内にトランジスタを製造する為の新規な技術及び構
造に関するものであって特に二重ポリシリコントランジ
スタの製造に有用なものである。
上述した如く、第１図は従来公知の二重ポリシリコント
ランジスタの一例を示している。本発明との比較の基礎
とする為に、その構造について以下詳細に説明する。第
１図の二重ポリシリコン構成体という名前は、デバイス
の製造過程中に二つのポリシリコン層１０及び１２が付
着形成され、デバイスの最終構造に残存する事から派生
されたものである。第１図の例に示したポリシリコン層
１０はＮ導電型であり、ポリシリコン層１２はＰ導電型
である。Ｐ導電型ポリシリコン層１２は本トランジスタ
の外因的ベースを形成しており、一方Ｎ導電型ポリシリ
コン層１０は本デバイスの外因的エミッタを形成してい
る。
第１図に示したようなデバイスの製造に関しては、例え
ば、発明者Ｖｏｒａの米国特許第４，３２２，８８２号
に詳しく記載されている。この様な製造方法に於いては
、第１導電型の中間領域２０によって基板１８から分離
させてエピタキシャルＮＪ１６から成る島状部１５を形
成する事を包含している。
エピタキシャル層１６の島状部はフィールド酸化層１３
によって取り囲まれている。エピタキシャル層１６の第
１部分２２内に反対導電型の不純物を導入する。反対導
電型のポリシリコン層１２を前記エピタキシャル層上に
付着形成する。ポリシリコン層１０とその上に積層形成
されるシリサイド層１７とを前記エピタキシャル層上に
付着形成させるが、これらを第１導電型とする事が可能
である。次いで、本構成体を処理して、前記ポリシリコ
ン層の不純物の少なくとも幾分かを２４に於けるエピタ
キシャル層の異なった部分の中に導入させる。特に、第
２ポリシリコン層１０はエピタキシャル層内に拡散する
不純物を提供して、エミッタ・ベース接合２６を形成す
る。
約２ミクロンの基準を使用した第１図の二重ポリシリコ
ントランジスタ構成体に於いては、コレクタ・ベース接
合ＡＣＨの面積は、通常、エミッタ・ベース接合ＡＥＢ
の面積より３倍大きい。この割合は前記基準を減少させ
ると共に変化する。
次に本発明について説明すると、最初に注意すべき事は
、本発明の構成体に於いては、コレクタ・ベース接合の
面積とエミッタ・ベース接合の面積とを略同等に構成す
る事が可能であるという事である。この事は、コレクタ
・ベース容量を減少させる事を可能とすると共に、コレ
クタ・ベース接合における電荷の蓄積を減少させ、従っ
てトランジスタのスイッチング特性を改良する事が可能
である。
第２ａ図及び第２ｂ図は、本発明に基づいて構成された
二つのタイプの二重ポリシリコントランジスタ構成体を
示した各断面図である。第２ａ図及び第２ｂ図の断面は
、第２Ｃ図及び第２ｄ図の中に夫々示したａ　−ａ線に
沿って取ったものである。第２図の各トランジスタ構成
体は、エピタキシャル島状部３３内に形成されているコ
レクタ・ベース接合３０とエミッタ・ベース接合３２と
を有している。両トランジスタ構成体のコレクタ・ベー
ス接合の端部は埋込酸化物層３４に隣接して存在してお
り、一方エミッタ・ベース接合の端部は別の酸化物層３
６に隣接して存在している。エミッタへのコンタクトは
ポリシリコン層３８を介して行なわれ、一方ベースへの
コンタクトはポリシリコン層４０を介して為される。第
２ａ図の構成体に於いては、゛ポリ２９３２層４０が部
分的にポリシリコン層３８の上方に位置している。第２
ｂ図の構成体に於いてはその反対の事がいえる。
次に、第２Ｃ図及び第２ｄ図を参考に、本トランジスタ
構成体のレイアウトについて説明する。
第２ｃ図及び第２ｄ図に於いては、島状部は点線３３で
その境界を示している。Ｐ＋ポリシリコン層が境界４１
の内側に存在しており、Ｎ＋ポリシリコン層が境界４３
の内側に存在している。
コレクタ・ベース接合とエミッタ・ベース接合の境界は
略その面積が等しく、大略４５で示した区域に於いて互
いに平行関係をもって重ね合せられた形で存在している
。これらの接合の端部境界はフィールド酸化膜の端部４
６によって画定されている。これらの接合の側部境界は
上述した酸化物層３４及び３６によって路線４８によっ
て画定されている。
第３図は本発明の構成体に於ける酸化物層の位置に関し
重要な特徴を示したトランジスタ構成体の簡略化した断
面図である。第３図の構成は第２ａ図及び第２ｂ図に示
した夫々のデバイスの中に組込まれており、且つ後述す
る第１０図及び第１１図のデバイスの中にも組込まれて
いる。概して、本構成体は、第１ベース接合１００と第
２ベース接合１０２とを有している。これまで論述して
きたバイポーラトランジスタ構成体はコレクタ・ベース
接合とエミッタ・ベース接合の二つのタイプの接合を有
するものと仮定されている。これらの接合は、しばしば
、“ベース接合”と概括的に言及される事もあるが、接
合の識別（即ち、それがコレクタ・ベース接合であるか
又はエミッタ・ベース接合であるかということ）は、設
計上の考察及びその構成が倒立か正立トランジスタであ
るかという！１【によって決定されるという事を理解す
べきである。然し乍ら、“接合”という用語は、その最
も一般的な意味に於いて、物質の導電度がバイポーラト
ランジスタ構成体に於ける如く不純物のタイプが変化す
る、例えばＰからＮ又はその逆、ものであるか、又は単
極トランジスタ構成体に於いて使用される所謂高低接合
に於ける如くドーピング濃度が変化する箇所の事を示す
為に使用されるものである。
バイポーラの実施例に於いては、第３図の構成体のベー
ス領域は層１０４としての内因的ベース領域を有すると
共に領域１０６及び１０８としての外因的ベース領域を
有している。本明細書に於いては、“外因的”という用
語はバイポーラトランジスタのベース、エミッタ又はコ
レクタの基本的に不活性領域であって一層活性な即ち″
内因的″接合区域と同じ導電型を有する領域の事を意味
している。後に詳述する如く、本構成体の外因的領域を
使用して内因的接合区域への低抵抗導通経路を供給する
事が可能である。更に、外因的物質は外因的領域から外
拡散される不純物を供給する事が可能である。
後に更に詳述する如く、第３図の構成体の第１ベース接
合１００と第２ベース接合１０２は自己整合されている
。本明細書に於いては、二つの要素が１′自自己台″シ
ているという事は、第１の要素（酸化物層、拡散領域、
ポリシリコン細条片。
メタリゼーション等）がマスキング工程を使用する事な
しに第２の要素と整合される事を意味している。
第３図の構成体は、第１酸化物層１１０と第２酸化物層
１１２を部分的に有している。第３図に示した第１酸化
物層１１０は基本的に垂直な部分を有しており、−力筒
２酸化物層１１２の基本的に水平な部分が第３図に示さ
れている。尚、“水平″及び“′垂直”という用語は処
理工程が行なわれるウェハの主表面に関して使用されて
いる。通常、この主表面はエピタキシャルシリコン層の
外側表面である。層又は領域の主面がウェハの主表面に
対して略平行である場合に層又は領域が略水平であると
いう。同様に、層又は領域がウェハの主表面に対して垂
直である場合に層又は領域が略垂直であるという６ 第３図から容易に理解される如く、第１ベース接合１０
０は酸化物層１１２で終端している。換言すると、第１
ベース接合１００の主端部境界１１４は酸化物層１１２
と接触して存在している。
第２ベース接合１０２は境界１１６において酸化物層１
１０で終端している。
第３図から明らかな如く、酸化物層１１０及び１１２は
第１ベース接合及び第２ベース接合の境界を画定してい
る。境界１１４と１１６が基本的に互いに重ね合う関係
にあるので、第１ベース接合及び第２ベース接合の夫々
の面積は略同じ寸法及び形状に形成されている。
位置１１６に於ける接合端部はシャープな接合であって
、それは単結晶エピタキシャル層内に発生しており且つ
外因的ベース領域１０８内に位置されているポリシリコ
ン物質に隣接していない。
注意すべき事であるが、接合１０２がポリシリコン層１
０８に隣接する場合には、過剰なリークが発生する可能
性がある。第２ベース接合１０２はポリシリコン物質１
０９の外拡散によって形成する事が可能である。この技
術を使用する事により、ポリシリコン物質を本トランジ
スタ構成体の内因的コレクタ又はエミッタ１１１と自己
整合させる事を可能としている。
第３図の一般的な構成は単極トランジスタを製造する場
合にも有用である。その場合には、層１０４は層１１１
及び１１３と同じ導電型の不純物で軽くドープされてい
る。領域１０６は反対導電型の不純物で高度にドープさ
れた領域である。領域１０６に適宜の電圧を印加させて
層１１１，１０４及び１１３によって画定される導通チ
ャンネルをピンチオンさせ、本デバイスを介しての電流
を制御する。
次に、第４図乃至第１０図を順次参考にして、大略第３
図に示した構成に基づいてトランジスタを製造する各工
程について説明する。本製造プロセスの出発物質として
は不純物で軽くドープしたウェハ又は基板１５１を使用
する。従来のアイソプレーナーバイポーラトランジスタ
製造プロセスに於ける如く、同一の導電型の埋込層１５
２上に単結晶シリコンから成るドープしたエピタキシャ
ル島状部１５０を成長形成させる。エピタキシャル物質
から成る島状部を該島状部を取り囲むフィールド酸化領
域１５４によって互いに分離させる。
ウェハの処理中に、埋込Ｎ１５２から不純物の幾分かが
それよりも一層軽くドープされているエピタキシャル領
域内に外拡散して該エピタキシャル層の一層高度にドー
プした領域１５６を形成する。
次に第５図に関し説明すると、第４図に示した構成体内
に内因的ベースポケット１６０を形成する。これらの図
に示した特定例に於いて、は、エピタキシャル層内にＰ
型不純物をイオン注入する事によってＰ型内内的ベース
ポケットを形成している。このドーピング工程は、例え
ば、１４０ｋｅ■の駆動エネルギーを使用して１０３不
純物原子／ａ１２を導入する事によって行なう。このイ
オン注入はマスクを介して選択的に行ない、端部１６２
を有する内因的ベースポケットを画定させる。
第５図に示した如く、エピタキシャル層上に比較的高度
にドープしたポリシリコン層１６４を付着形成させ、次
いでシリサイド層１６６を形成する。このシリサイド層
は、タンタル等の耐火性金属の薄層を付着形成させ次い
でそれをシリサイド化（タンタルシリサイド）する事に
よって形成する。従来の技術によって二酸化シリコンエ
ツチングマスク１６７を形成する。第５図の構成から第
６図の構成とする場合に、酸化物層１６７をマスクとし
て使用してポリシリコン層及びシリサイド層内にメサを
エツチング形成させる。次いで、酸化物を付着させてポ
リシリコン層１６４の回りと酸化物層１６７の上部に比
較的厚い酸化物層１６８　（３０００オングストローム
のオーダー）を形成する。注意すべき事であるが、メサ
の上部は二重の酸化物層となっている。
第７図に示した如く、この酸化物層をプラズマ工程によ
って非等方的にエツチングする。エピタキシャル層表面
１７０上の酸化物をすべて除去するのに充分であるがメ
サの上の二重酸化層を除去するのには不充分であるよう
にこのエツチングを８１時する。この工程により実質的
に平坦で水平な壁端部１７２を有するカラーの形状をし
た構造体１７４が形成される。このカラーの垂直壁は非
等方性エツチングの間維持される。
第８図に示した如く、継続して非等方性プラズマエツチ
ングを行なってエピタキシャル層の略垂直な面乃至壁１
７６を露出させる。これらの壁はカラー１７４の何れの
側に存在することも可能である。エツチングフロントに
於けるエピタキシャル層の表面１７８が路外拡散したエ
ピタキシャル領域１５６に到達するまでこのエツチング
を継続して行なう。この様に、エピタキシャル層内にメ
サをエツチング形成し、このメサの水平区域はマスクと
して機能する酸化物から成るカラー１７４によって画定
される。
第９図に示した如く、エピタキシャル層の新たにエツチ
ングした表面１７８の上に酸化物層を形成する。本発明
の１実施例に於いては、酸素を非等方的にイオン注入す
る事によってこの酸化物層１８０を形成しており、従っ
て略垂直な側壁１７６上には実質的に酸化物が形成され
る事はない。
即ち、酸素イオンが略垂直壁１７６に衝突する事がない
ように酸素イオンの駆動軌跡を選択する。
垂直な側壁上に不所望の酸化物層１８２が少量形成され
るが、この酸化物は酸化物層１８０乃至は酸化物カラー
１７４に実質的に影響を与える事がないような強度及び
期間でもってフラッシュエッチする事によって除去する
事が可能である。
酸化物層１８０を非等方的に形成する別の方法を第９ａ
図及び第９ｂ図に示しである。第９８図に示した如く、
エピタキシャル層１７８の表面上及び垂直壁１７６上に
非等方的に二酸化シリコンの薄い層１８４を成長形成さ
せる。次いで、構成体全体の上に窒化シリコン層１８１
を付着形成させる。第９ｂ図に示した如く、従来の方法
によって窒化シリコン層を非等方的にエツチングして垂
直な窒化シリコン層１８２のみを残存させる。次いで、
この窒化シリコン層をマスクとして使用して付加的な二
酸化シリコンを等方的に成長形成させ酸化物層１８０を
形成させる。次いで、窒化シリコン層１８２を選択的に
エツチング除去する。
最後に、例えば塩酸でフラッシュエッチを行なって二酸
化シリコン薄層１８４の残存するすべての部分を除去す
る。その結果得られる構成体は第９図に示したものと同
様である。
第１０図は完成したトランジスタ構成体を示すと共にそ
の構成体を製造するのに使用した最終処理工程を示して
いる。第９図に示した構成体の上に第２ポリシリコン層
１８６を付着形成する。この第２ポリシリコン層は反対
導電型（ここではＰ導電型）の不純物で高度にドープさ
れている。完成したデバイスに於いては、このポリシリ
コン層は外因的ベースとして機能し且つベース電流用の
導体として機能する。一方、ベース接触抵抗を減少させ
る為にポリシリコン層の代りに金属層を付着形成させる
事も可能である。
第２ポリシリコン層１８６の上に第２シリサイド層１８
８を形成してベース抵抗を更に減少させる事も可能であ
る。この様なシリサイド層の典型的な固有抵抗は５Ω／
口のオーダーであるが、そのシリサイドが乗っているＰ
＋ポリシリコンの固有抵抗は約１００Ω／口である。そ
の結果、活性ベース接合区域からコンタクトメタリゼー
ションへ低抵抗経路が形成される。
本デバイスの表面をパッシベートする為に、本ウェハの
実質的に全表面にわたって最終的な酸化物層１９０を形
成する。この酸化物層及びその下側に存在する選択した
区域内に開口をエツチング形成して、種々の要素へ電気
的コンタクトを行なう為の・窓を提供する。
付加的な拡散を発生させる為に本構成体を処理する事が
可能である。更に具体的には９本構成体を加熱して第１
ポリシリコン層１６４から内因的エピタキシャル層内に
外拡散を行なおせて内因的ベース領域１６０の周辺部に
二次的な外因的ベース領域１９２を形成する事が可能で
ある。
従って、第１ベース接合１９４（ここではコレクタ接合
）は水平な酸化物層１８０によって制限さｈ境界が画定
されている。第２ベース接合１９６（ここではエミッタ
・ベース接合）は酸化物層１６８で終端している。重要
な事であるが、前述した製造技術を使用する事によって
、第２接合１９Ｇがポリシリコン層ではなく酸化物層１
６８で終端しているという事である。このことは二重ポ
リシリコントランジスタ構成体のエミッタ効率及び電流
利得に関して重要な点である。
前述した製造技術を使用して第１１ａ図乃至第１ｉｄ図
に示したマルチコレクタ二重ポリシリコントランジスタ
構成体を製造する事が可能であり、それを第１２図に例
示的に示したＩ”Ｌ論理回路のコンポーネントとして使
用する事が可能である。
Ｉ”Ｌ回路は水平ＰＮＰ　ｌ−ランジスタ２０２と複数
個のコレクタ（図示例に於いてはＣ工、Ｃ２及びＣａ　
）を有する反転した即ち倒立縦型ＮＰＮトランジスタ２
０４とを有している。
この構成体を示した３つの断面図、即ち第１１ｂ図、第
１１ｃ図及び第１１ｄ図は、第１１ａ図のｂ−ｂ線、ｃ
−ｃ線及びｄ−ｄ線に沿って夫々取ったものである。こ
れらの図面に於いて同一の構成要素は同一の記号で示し
である。本トランジスタ構成体をフィールド酸化物層２
０８によって取り囲まれているエピタキシャル島状部２
０６内に形成する事が可能である。内因的ベースポケッ
トを島状部２０６内に形成し、その一部２１０は完成し
た構成体内に残存し、且つＰ＋ポリシリコ２層２１２に
よって電気的にコンタクトされている。コレクタはエピ
タキシャル層内に形成されているメサ内にＮ＋ポリシリ
コンリブ２１４を外拡散させる事によって形成される。
酸化物層２１６及び２１８は、本ＮＰＮトランジスタの
エミッタ・ベース接合ＪＥＢ　及びコレクタ・ベース接
合Ｊ。Ｂの境界を夫々画定している。酸化物層２１６も
又水平ＰＮＰトランジスタ２０２のエミッタ・ベース接
合とコレクタ・ベース接合の境界を画定している。ウェ
ハ内の夫々の活性要素の間の抵抗を減少させる為にシリ
サイド層２２０及び２２２が設けられている。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこｔＬら具体例にめみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱する事なしに種
々の変形が可能である事は勿論である。
【図面の簡単な説明】
第１図は従来の二重ポリシリコントランジスタ構成体を
示した断面図、第２ａ図及び第２ｂ図は本発明の実施例
の二重ポリシリコントランジスタ構成体を示した各断面
図、第２ｃ図は第２ａ図の構造の概略平面図、第２ｄ図
は第２ｂ図の構造の概略平面図、第３図は本発明の重要
な特徴を示したトランジスタ構成体の簡単化した断面図
、第４図は半導体基板上に埋込層とエピタキシャル層と
分離酸化層とが形成されている製造の初期の段階に於け
る集積回路構成体を示した断面図、第５図は内因的ベー
ス領域とポリシリコン層とシリサイド層と酸化物マスク
とを形成する工程を行なった後の構成を示した断面図、
第６図はエツチングと別の酸化膜付着を行なった後の構
成を示した断面図、第７図及び第８図は更にエツチング
を行なった後の状態を示した各断面図、第９図は酸化物
層を等方的に形成した後の状態を示した断面図、第９ａ
図及び第９ｂ図は第９図に示した酸化物層を形成する別
の方法を示した各説明図、第１０図は完成したトランジ
スタ構成体を示した断面図、第１１ａ図乃至第１　Ｉ’
ｄ図は集積回路内にＩ”Ｌ論理構造を製造するのに有用
なマルチコレクタ二重ポリシリコントランジスタ構成体
を示すものであって第１１ａ図はその構成体の平面図、
第１１ｂ図乃至第１ｉｄ図は夫々ｂ−ｂ、ｃ−ｃ及びｄ
−ｄに沿って取った各断面図、第１２図は第１１ａ図乃
至第Ｌｉｄ図の構成体を使用して製造する事の可能なＩ
”Ｌ論理回路の回路図、である。 （符号の説明） ３０：　コレクタ・ベース接合 ３２：　エミッタ・ベース接合 ３３：　エピタキシャル島状部 ３４：　埋込酸化物層 ３６二　酸化物層 ３８．４０：　ポリシリコン層 特許出願人　フェアチアイルド　カメラアンド　インス
トルメント コーポレーション １面の浄−ＦＣ＋へ存に変更なし） ＦＩＧ、　１０ ＦＩＧ、　１１ｃ ＦＩＧ、　Ｈｄ 手続補正書 昭和６０年４月２’を 特許庁長官　志　賀　学殿 １、事件の表示　昭和５９年　特　許　願　第１９４９
２８　、：３、補正をする者 事件との関係　特許出願人 ４、代理人

Claims (1)

  1. 【特許請求の範囲】 １、　絶縁フィールド膜によって囲まれているエピタキ
    シャルシリコン層から成る島状部内に形成したトランジ
    スタ構成体であって、前記エピタキシャルシリコン層内
    に第１接合が形成されており、前記第１接合は第１絶縁
    物質層で終端しており、前記エピタキシャルシリコン層
    内に第２接合が形成されており、前記第２接合は前記第
    １接合と整合すると共に第２絶縁物質層で終端しており
    、前記第１接合と前記第２接合とが互いに上下に重ねら
    れ略等しい面積を有する事を特徴とするトランジスタ構
    成体。 ２、特許請求の範囲第１項に於いて、前記第１絶縁物質
    層及び前記第２絶縁物質層は本トランジスタ構成体のベ
    ース領域によって少なくとも部分的に分離されている事
    を特徴とするトランジスタ構成体。 ３、特許請求の範囲第２項に於いて、第１ポリシリコン
    外因的ベース領域が本トランジスタ構成体の内因的ベー
    ス領域と前記内因的ベース領域と整合していない導体と
    の間に低抵抗経路を形成している事を特徴とするトラン
    ジスタ構成体。 ４、特許請求の範囲第３項に於いて、前記内因的ベース
    領域との接合が第２ポリシリコン層と自己整合されてお
    り、該第２ポリシリコン層が前記ポリシリコン層を前記
    内因的ベース領域へ外拡散させる事によって形成された
    同一の導電型の領域への導電経路を形成している事を特
    徴とするトランジスタ構成体。 ５、特許請求の範囲第１項に於いて、前記接合の一つへ
    の電気的コンタクトは付着されたポリシリシンから成る
    第１層及び第２層を介して行なわれ、これらの第１層及
    び第２層は反対の導電型を有しており、前記ポリシリコ
    ン層は前記接合から略水平方向に遠ざかる方向に延在し
    ている事を特徴とするトランジスタ構成体。 ６、特許請求の範囲第５項に於いて、前記絶縁層が二酸
    化シリコン層である事を特徴とするトランジスタ構成体
    。 ７、特許請求の範囲第６項に於いて、本構成体が前記エ
    ピタキシャル層と平行な主面を持ったシリコン基板内に
    形成されており、前記第１酸化物層の一部が略水平であ
    り且つ前記第１接合と当接する略垂直な端部を有してい
    る事を特徴とするトランジスタ構成体。 ８、特許請求の範囲第７項に於いて、前記第２酸化物層
    が前記第１ポリシリコン層と第２ポリシリコン層とを分
    離させており、前記第２酸化物層が前記第２接合と当接
    する略水平な端部を持った略垂直な部分を有している事
    を特徴とするトランジスタ構成体。 ９、特許請求の範囲第８項に於いて、前記ポリシリコン
    層の各々の上部にシリサイド層が形成されている事を特
    徴とするトランジスタ構成体。 １０、第１導電型のエピタキシャル層から成る島状部内
    にバイポーラトランジスタ構成体を製造する方法に於い
    て、前記島状部は絶縁物質によって囲まれており、前記
    エピタキシャル、層は反対導電型の基板から第１導電型
    の埋込層によって分離されており、前記方法が、前記エ
    ピタキシャル層内に反対導電型の不純物から成るポケッ
    トを導入して本トランジスタ構成体の内因的ベース領域
    を形成し、前記ポケットの画定した表面区域上に第１導
    電型の第１ポリシリコン層を付着形成し、前記第１ポリ
    シリコン層の露出表面を被覆して第１酸化物層を付着形
    成し、前記エピタキシャル層の区域をエツチングして前
    記第１酸化物層の回りの前記エピタキシャル層の略垂直
    な壁を露出させ、前記略垂直な壁の少なくとも一部を露
    出させたまま略水平な第２酸化物層を非等方的に形成し
    、本構成体の表面上に反対導電型の不純物を含有する第
    ２ポリシリコン層を付着形成して該第２ポリシリコン層
    を前記略垂直な壁の露出部分と接触させ、本構成体を処
    理して前記第１ポリシリコン層内の前記不純物の少なく
    とも幾分かを前記ポケット内に導入させると共に前記第
    ２ポリシリコン層内の前記不純物の少なくとも幾分かを
    前記露出された略垂直な壁を介して前記エピタキシャル
    層内に導入させその際に本トランジスタ構成体の第１接
    合を形成して前記第１接合の端部を前記第２酸化物層で
    終端させ且つ本トランジスタ構成体の第２接合を形成し
    て前記第２接合の端部を前記第１酸化物層で終端ぎせる
    、上記各工程を有する事を特徴とする方法。 １１、特許請求の範囲第１０項に於いて、前記水平な酸
    化物層を前記第１酸化物層の回りの前記エピタキシャル
    層のエツチングされた区域内に酸素を非等方的にイオン
    注入する事によって形成する事を特徴とする方法。 １２、特許請求の範囲第１０項に於いて、前記第１接合
    と第２接合とが実質的に同一の形状及び面積である事を
    特徴とする方法。 １３、特許請求の範囲第１２項に於いて、前記第２接合
    が略平行な関係をもって前記第１接合に対して水平に重
    ねられている事を特徴とする方法。 １４、特許請求の範囲第１３項に於いて、前記第１酸化
    物層を付着形成する前に前記第１ポリシリコン層上に第
    １シリサイド層を付着形成させる事を特徴とする方法。 １５、特許請求の範囲第１４項に於いて、前記第２ポリ
    シリコン層上に第２シリサイド層を付着形成し、前記シ
    リサイド層上にパッシベーション用酸化物層を付着形成
    し、本構成体内に窓をエツチング形成して前記第１ポリ
    シリコン層及び第２ポリシリコン層への電気的コンタク
    トを提供し、前記窓が前記接合と重ならない本構成体の
    部分に位置されている事を特徴とする方法。 １６、特許請求の範囲第１５項に於いて、前記窓に対し
    てコンタクトをするように適合されており且つ本トラン
    ジスタ構成体のベースコンタクトとして前記第２ポリシ
    リコン層とコンタクトするように適合されている導電性
    金属層を付着形成する事を特徴とする方法。 １７、特許請求の範囲第１６項に於いて、導電性金属層
    が前記第１ポリシリコン層への窓とコシタクトし本トラ
    ンジスタ構成体のエミッタコンタクトを形成する事を特
    徴とする方法。 １８、特許請求の範囲第１６項に於いて、導電性金属層
    が窓を介して前記第１ポリシリコン層とコンタク１−シ
    本トランジスタ構成体のコレクタコンタクトを形成する
    事を特徴とする方法６１９、特許請求の範囲第１８項に
    於いて、本トランジスタ構成体に複数個のコレクタが形
    成され且つ本トランジスタ構成体が集積注入論理（Ｉ”
    Ｌ）デバイス内に組込む様に適合されている事を特徴と
    する方法。 ２０、一方の導電型の略水平な第１層と前記第１層の表
    面内に形成されている別の導電型の水平なポケットとを
    持った基板内に縦型トランジスタ構成体を製造する方法
    に於いて、前記基板の表面をエツチングしてメサを形成
    し略垂直な壁を画定して前記ポケットと前記第１層との
    間の接合端部を露出させ、前記メサの回りの前記基板の
    エツチングした表面上に略水平な酸化物層を非等方的に
    形成して前記酸化物層を前記垂直壁の一部と接触させ、
    前記露出された垂直壁と接触して前記酸化物層上に導電
    層を形成して前記接合へ、の信号を印加する為の電気的
    経路を提供する、上記各工程を有する事を特徴とする方
    法。 ２１、特許請求の範囲第２０項に於いて、前記酸化物層
    が前記メサの回りの前記基板のエツチングされた表面内
    に酸素を非等方的にイオン注入する事によって形成され
    る事を特徴とする方法。 ２、特許請求の範囲第２０項に於いて、前記酸化物層が
    前記基板上に形成された酸化物層を非等方的にエツチン
    グする事によって画定される事を特徴とする方法。 ２、特許請求の範囲第２０項に於いて、本トランジスタ
    構成体がバイポーラトランジスタ構成体であり、且つ前
    記略水平の第１層が第１導電型であり且つ前記水平なポ
    ケットが反対導電型であってその際にＰＮ接合を画定し
    ている事を特徴とする方法。 ２、特許請求の範囲第２３項に於いて、前記導電層が反
    対導電型のポリシリコン層であって本トランジスタ構成
    体に対するベース電流経路を提供している事を特徴とす
    る方法。 ２、特許請求の範囲第２０項に於いて、本トランジスタ
    構成体が単極トランジスタ構成体であり、且つ前記略水
    平な第１層及び前記水平なポケットが異なった濃度で同
    一の導電型の不純物を含有する事を特徴とする方法。 ２６、第１導電型のエピタキシャル物質から成る島状部
    内に形成されており前記第１導電型の不純物の一層高い
    濃度の中間領域によって反対導電型の基板領域から分離
    されており、前記島状部が前記中間領域と接触すべく延
    在している絶縁物質によって取り囲まれているマルチコ
    レクタバイポーラトランジスタ構成体に於いて、複数個
    の互いに離隔された反対導電型の内因的ベース領域が前
    記島状部内に形成されており且つ前記第１導電型のエピ
    タキシャル物質とエミッタ・ベース接合区域を形成して
    おり、互いに離隔された絶縁領域が前記第１導電型のエ
    ピタキシャル物質と接触しており且つ前記エミッタ・ベ
    ース接合区域の境界を画定しており、複数個の反対導電
    型の外因的ベース領域が前記内因的ベース領域よりも高
    濃度の不純物を持っており、各内因的ベース領域が外因
    的ベース領域の間に設けられており、複数個の内因的コ
    レクタ領域が前記内因的ベース領域の上方に重ねられて
    いる事を特徴とするトランジスタ構成体。 ２７、モノリシック集積回路用のバイポーラトランジス
    タ構成体に於いて、第１導電型の島状部と、反対導電型
    の内因的ベース領域であって前記第１導電型の島状部物
    質と第１ベース接合区域を形成する内因的ベース領域と
    、前記島状部物質と接触すると共に前記第１接合の境界
    を画定する絶縁領域と、前記内因的ベース領域と接触し
    て設けられた外因的ベース領域と、前記内因的ベース領
    域と自己整合されており且つ第２ベース接合を形成する
    第１導電型の領域とを有する事を特徴とするトランジス
    タ構成体。 ２、特許請求の範囲第２７項に於いて、前記第２ベース
    接合が前記第１ベース接合と略等しい面積である事を特
    徴とするトランジスタ構成体。 ２、特許請求の範囲第２７項に於いて、前記島状部がフ
    ィールド酸化物層によって囲まれており、且つ前記第１
    接合の境界が部分的に前記フィールド酸化物層によって
    画定されている事を特徴とするトランジスタ構成体。 ３０、特許請求の範囲第２９項に於いて、前記内因的ベ
    ース領域と接触しており且つ前記第２ベース接合の境界
    を画定する第２絶縁領域を有することを特徴とするトラ
    ンジスタ構成体。 ３１、特許請求の範囲第３０項に於いて、前記第２接合
    の境界が部分的に前記フィールド酸化物層によって画定
    されている事を特徴とするトランジスタ構成体。
JP59194928A 1983-09-19 1984-09-19 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 Pending JPS60202965A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53379783A 1983-09-19 1983-09-19
US533797 1995-09-26

Publications (1)

Publication Number Publication Date
JPS60202965A true JPS60202965A (ja) 1985-10-14

Family

ID=24127477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59194928A Pending JPS60202965A (ja) 1983-09-19 1984-09-19 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体

Country Status (5)

Country Link
US (1) US4757027A (ja)
EP (1) EP0147249B1 (ja)
JP (1) JPS60202965A (ja)
CA (1) CA1219683A (ja)
DE (1) DE3476295D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2230135A (en) * 1989-04-05 1990-10-10 Koninkl Philips Electronics Nv Dopant diffusion in semiconductor devices
GB2230134A (en) * 1989-04-05 1990-10-10 Philips Nv A method of manufacturing a semiconductor device
JPH03206621A (ja) * 1990-01-09 1991-09-10 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JP3343968B2 (ja) * 1992-12-14 2002-11-11 ソニー株式会社 バイポーラ型半導体装置およびその製造方法
US6080612A (en) * 1998-05-20 2000-06-27 Sharp Laboratories Of America, Inc. Method of forming an ultra-thin SOI electrostatic discharge protection device
US6140694A (en) * 1998-12-30 2000-10-31 Philips Electronics North America Corporation Field isolated integrated injection logic gate
US7214593B2 (en) * 2001-02-01 2007-05-08 International Business Machines Corporation Passivation for improved bipolar yield
US7176109B2 (en) 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US20060255181A1 (en) * 2005-05-05 2006-11-16 Leer Rick L External tank sprayer pump
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE650116A (ja) * 1963-07-05 1900-01-01
US4195307A (en) * 1977-07-25 1980-03-25 International Business Machines Corporation Fabricating integrated circuits incorporating high-performance bipolar transistors
US4317686A (en) * 1979-07-04 1982-03-02 National Research Development Corporation Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation
JPS5669844A (en) * 1979-11-10 1981-06-11 Toshiba Corp Manufacture of semiconductor device
US4404737A (en) * 1979-11-29 1983-09-20 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching
US4303933A (en) * 1979-11-29 1981-12-01 International Business Machines Corporation Self-aligned micrometer bipolar transistor device and process
US4322882A (en) * 1980-02-04 1982-04-06 Fairchild Camera & Instrument Corp. Method for making an integrated injection logic structure including a self-aligned base contact
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
JPS56146246A (en) * 1980-04-14 1981-11-13 Toshiba Corp Manufacture of semiconductor integrated circuit
US4378630A (en) * 1980-05-05 1983-04-05 International Business Machines Corporation Process for fabricating a high performance PNP and NPN structure
NL8103031A (nl) * 1980-08-04 1982-03-01 Fairchild Camera Instr Co Werkwijze voor het vervaardigen van een geintegreerde logische injectiecel met zelfgecentreerde collector en basis en gereduceerde basisweerstand en cel vervaardigd volgens deze werkwijze.
US4433470A (en) * 1981-05-19 1984-02-28 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device utilizing selective etching and diffusion
US4539742A (en) * 1981-06-22 1985-09-10 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US4488350A (en) * 1981-10-27 1984-12-18 Fairchild Camera & Instrument Corp. Method of making an integrated circuit bipolar memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US4757027A (en) 1988-07-12
CA1219683A (en) 1987-03-24
DE3476295D1 (en) 1989-02-23
EP0147249A1 (en) 1985-07-03
EP0147249B1 (en) 1989-01-18

Similar Documents

Publication Publication Date Title
JP2728671B2 (ja) バイポーラトランジスタの製造方法
US5019523A (en) Process for making polysilicon contacts to IC mesas
JPH0658912B2 (ja) バイポーラトランジスタの製造方法
JPS60202965A (ja) 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体
CN116230531A (zh) 一种锗硅异质结双极晶体管及其制造方法
JPS62211917A (ja) Ｐ型領域に低抵抗オ−ム接点を形成する方法
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
JPH0241170B2 (ja)
JPS61231761A (ja) 半導体装置
JPH0340938B2 (ja)
JP2809025B2 (ja) バイポーラトランジスタ
JPH05343413A (ja) バイポーラトランジスタとその製造方法
JPH0136710B2 (ja)
JP3104276B2 (ja) 半導体装置の製造方法
JP2718102B2 (ja) 半導体装置の製造方法
JP2712889B2 (ja) 半導体装置の製造方法
JP2836393B2 (ja) 半導体装置およびその製造方法
JPH0136709B2 (ja)
JPS5984464A (ja) 半導体集積回路装置の製造方法
JPH04241465A (ja) 電界効果型半導体装置の製造方法
JPS6286753A (ja) 半導体装置の製造方法
JPS60235460A (ja) 半導体装置
JPH02256242A (ja) 半導体装置およびその製造方法
JPH02246338A (ja) 半導体装置
JPH0240921A (ja) バイポーラトランジスタの製造方法