JPH11168455A

JPH11168455A - ディジタルｐｌｌ回路及び信号再生方法

Info

Publication number: JPH11168455A
Application number: JP33447597A
Authority: JP
Inventors: Mitsuo Baba; 光男馬場
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-12-04
Filing date: 1997-12-04
Publication date: 1999-06-22
Anticipated expiration: 2017-12-04
Also published as: EP0921654A2; EP0921654A3; EP0921654B1; JP3109465B2; US6556640B1; AU9609098A; DE69833600D1; DE69833600T2

Abstract

(57)【要約】【課題】データ領域を効率的に利用すると共に、入力
データ信号のジッタ変動やデューティー歪みに対する耐
力を低下させることなく、引き込み時間を高速化するこ
とが可能なディジタルＰＬＬ回路及び信号再生方法を提
供する。【解決手段】入力データ信号をサンプリングして、Ｎ
本のサンプルデータ信号を出力するデータサンプリング
処理部１と、データサンプリング処理部１から出力され
たサンプルデータ信号６と、Ｎ相クロック信号とに基づ
き、再生データ信号を出力するデータ再生処理部３と、
入力したサンプルデータ信号６を遅延させ、遅延サンプ
ルデータ信号７として、データ再生処理部３に出力する
遅延処理部２とを有し、入力データ信号の位相情報に基
づいた前記抽出クロック信号が選択されて出力されるま
での時間が、前記入力データ信号が再生データ信号とし
て出力されるまでの時間以下にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルＰＬＬ
（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ、以下単にＰＬ
Ｌと記す。）回路及び信号再生方法に関し、特にパッシ
ブダブルスター構造等の光通信システムにおいて用いら
れるディジタルＰＬＬ回路及び信号再生方法に関する。

【０００２】

【従来の技術】従来、情報通信技術が拡大し、データを
大量かつ高速に送信する必要性が生じてきている。これ
に伴って、電子情報通信学会１９９７年秋期ソサイエテ
ィ大会Ｃ−１２−２５、Ｃ−１２−２６、電子情報通信
学会１９９６年秋期ソサイエティ大会ＳＣ−１３−５、
Ｂ−８４４等に代表されるように、バースト状のデータ
信号から、高速にクロック信号を抽出してデータ再生を
行うためのディジタルＰＬＬ回路やこれに付随した信号
再生方法の研究が盛んに行われている。

【０００３】一般に、このような高速のディジタルＰＬ
Ｌ回路を実現するには、バースト状のデータ信号から数
ビットで高速に再生データ信号と抽出クロック信号とを
出力するという引き込み動作が要求される。

【０００４】ただし、ここでいう引き込みとは、入力し
たバーストデータ信号から識別誤りの無い再生データ信
号を抽出する動作の意味で使用している。

【０００５】そして、引き込み時間とは、入力バースト
データ信号に先頭から、１、２、３、・・・と１ビット
ずつ順番に番号付けをした際に、その順番に付けた番号
に対応した再生データ信号の何ビット目から識別誤りが
無くなるかというビット数という意味で使用している。
そのため、ここでの「引き込み時間」には、入力データ
信号が入力されてから再生データ信号として出力される
までにかかる遅延時間は関係がない。

【０００６】上述の「引き込み」、及び「引き込み時
間」について、図１３を参照して説明する。

【０００７】図１３には、端末から送信される入力デー
タ信号の概念図と、その送信されたデータを再生した再
生データ信号の概念図とを示す。

【０００８】図１３の（ａ）に示されるように、入力デ
ータ信号のデータ領域の各ビットには、先頭からビット
番号が付与されている。そして、図１３の（ｂ）に示さ
れるように、再生データ信号は、３ビット目から、識別
誤りの無いデータが再生されている。

【０００９】ここでデータ領域に付加されている、オー
バーヘッドとは、クロック再生等を行うためのトレーニ
ングビットである。

【００１０】従って、図１３に示される場合は、引き込
み時間が、３ビットであることが分かる。以下の説明に
おいて、本発明において重要な概念となる「引き込
み」、及び「引き込み時間」とは、上述の意味において
使用する。

【００１１】次に、従来のディジタルＰＬＬ回路の構成
及び信号再生方法について、図１６を参照して説明す
る。図１６に、従来のディジタルＰＬＬ回路の構成のブ
ロック図を示す。

【００１２】図１６に示されるように、従来のディジタ
ルＰＬＬ回路は、入力データ信号と、Ｎ相クロック信号
とが入力し、入力データ信号を、このＮ相クロック信号
によりサンプリングしてＮ本のサンプルデータ信号によ
り構成されるサンプルデータ信号６を出力するデータサ
ンプリング処理部１を有する。

【００１３】さらに、入力したサンプルデータ信号６の
それぞれについて、抽出クロック信号によりその値を取
り込み、入力データ信号の立ち上がり変化点の位置を示
すクロック信号の相番号を示す値と、立ち下がり変化点
の位置を示すクロック信号の相番号を示す値とを算出
し、さらにこれらの値の平均値を算出すると共に、これ
ら立ち上がり変化点、及び立ち下がり変化点の、抽出ク
ロック信号の１周期期間での個数を算出して、変化点演
算出力信号８として出力する変化点検出演算部４を有す
る。

【００１４】さらに、変化点検出演算部４から出力され
た、変化点演算出力信号８により表される立ち上がり変
化点の相番号の平均値を示す値、及び立ち下がり変化点
の相番号の平均値を示す値のいずれか一方に基づき、抽
出クロックを出力する抽出クロック選択処理部５を有す
る。

【００１５】さらに、データサンプリング処理部１から
出力されたサンプルデータ信号６と、変化点検出演算部
４から出力された変化点演算出力信号８と、抽出クロッ
ク選択処理部５から出力された抽出クロック信号とに基
づき、抽出クロック信号に同期した再生データ信号を出
力するデータ再生処理部３を有する。

【００１６】図１６に示されるディジタルＰＬＬ回路、
及びこのディジタルＰＬＬ回路を用いた信号再生方法で
は、入力データ信号をＮ相クロック信号によりサンプリ
ングしてＮ本のサンプルデータ信号とし、さらにこのサ
ンプルデータ信号を、所定のクロックでサンプリングす
ることにより、入力データ信号の変化点の情報を検出
し、この検出した情報に基づき、抽出クロック信号を、
Ｎ相クロック信号の中から選択し、この選択された抽出
クロック信号に基づき再生データ信号を出力するもので
ある。

【００１７】このような構成の従来のディジタルＰＬＬ
回路及び信号再生方法は、例えば、スターカプラ等によ
り星型に端末同士及び送受信局が接続された、パッシブ
ダブルスター構造の光通信システムにおける、光ファイ
バを用いた一芯双方向光通信を実現するために用いられ
ている場合が多い。

【００１８】一方、光通信システムにおいて、送受信局
と端末との間においてやり取りされるデータの構造とし
ては、例えば図１３に示されるように、１バーストフレ
ーム中に、送受信局側からオーバーヘッドを含むデータ
領域が送信され、端末からは、送受信局側のクロックに
同期した、オーバーヘッドを含むデータ領域が送信され
るのが普通である。

【００１９】また、端末や送受信局から送信されたデー
タは、光伝送経路長、送受信回路等の影響により、デュ
ーティー歪み、ジッタ、周波数偏差等が発生するが、デ
ィジタルＰＬＬ回路及び信号再生方法には、このような
特性の劣化に対応するものが要求されている。

【００２０】また、それぞれのデータ領域においては、
ディジタルＰＬＬ回路に用いられる、トレーニングビッ
トとしてのオーバーヘッドが利用されているが、このオ
ーバーヘッドが増長すると、１バーストフレーム中にお
けるデータ領域が圧縮されてしまうため、このオーバー
ヘッドを最小限にし、データ領域を効率良く利用しつ
つ、高速引き込みを実現することが要求されている。

【００２１】そこで、例えば、デューティー変動、ジッ
タ、周波数偏差等による位相変動を持つバーストデータ
の入力に対して、高速、かつ、誤り無く識別リタイミン
グを行った再生データ信号を出力するための従来技術と
して、特開平８−２３７１１７号公報に開示された「デ
ィジタルＰＬＬ回路」がある。

【００２２】ここで、上記特開平８−２３７１１７号公
報に開示された「ディジタルＰＬＬ回路」の一実施形態
について、図１７を参照して説明する。図１７に、上記
特開平８−２３７１１７号公報に開示された「ディジタ
ルＰＬＬ回路」の一実施形態の構成のブロック図を示
す。

【００２３】図１７に示されるように、このディジタル
ＰＬＬ回路は、入力データ信号１０１が入力する入力端
子１００と、入力した入力データ信号１０１のサンプリ
ングを実行するデータサンプリング回路１２３と、Ｎ本
のサンプリングされた入力データ信号Ｄ０〜ＤＮの値か
ら、入力データ信号１０１の変化点（以下、この変化点
をエッヂとも言う。）を検出し、この変化点の情報１０
７と、立ち上がり変化点の個数情報１０９と、立ち下が
り変化点の個数情報１１０とを出力するエッヂ検出回路
１２４と、検出されたエッヂの平均値１０４を算出する
立ち下がりエッヂカウンタ１２５と、抽出クロック信号
１０５に同期した再生データ信号１１２を出力するデー
タ識別リタイミング回路１２８と、再生データ信号１１
２に同期しているクロックとして、抽出クロック信号１
０５を出力するクロックセレクタ１２７とを有する。

【００２４】このディジタルＰＬＬ回路は、入力したデ
ータを、位相が等間隔でずれたＮ本のクロック信号によ
り構成されるＮ相クロック信号でサンプリングし、Ｎ本
のサンプルデータ信号Ｄ０〜ＤＮを抽出し、さらにこの
抽出されたＮ本のサンプルデータ信号を、所定のクロッ
クでさらにサンプリングすることにより、入力データ信
号のエッヂを検出するものである。

【００２５】ここで、図１７に示される従来のディジタ
ルＰＬＬ回路の動作について、図１７、及び図１４を参
照しつつ説明する。

【００２６】図１４に、図１７に示されるディジタルＰ
ＬＬ回路の動作の概念図を示す。ただし、図１４に示さ
れる例では、Ｎ相クロック信号の相数が８（従って、Ｎ
＝８）の場合を例に説明する。また、図１４を用いて説
明するエッヂ検出動作は、本発明においても用いられる
ものである。

【００２７】入力データ信号を、８相のクロック信号
で、ある時刻においてサンプリングすると、そのサンプ
リングデータは、図１４の（Ａ）に示されるサンプルデ
ータのように、“０”と“１”とのある連続したデータ
列となる。

【００２８】従って、このサンプルデータが、０から１
に変化した場合を、立ち上がり変化点（エッヂ）とし、
１から０に変化した場合を、立ち下がり変化点（エッ
ヂ）とする。

【００２９】そして、これら立ち上がり変化点、及び立
ち下がり変化点に対して番号付けを行うために、０から
１に変化する立ち上がりの場合には、１に立ち上がった
直後の１のデータを示すクロックの相番号（図１４の場
合では“２”）を付し、１から０に変化する立ち下がり
の場合には、０に立ち下がった直後の０のデータを示を
示すクロックの相番号（図１４の場合では“７”）を付
す。

【００３０】エッヂ検出回路１２４は、上述の動作によ
り、入力データ信号のエッヂの検出を行う。さらに、エ
ッヂの検出と共に、抽出クロック１信号周期における、
立ち上がり変化点の個数、及び立ち下がり変化点の個数
の情報も算出する。

【００３１】そして、図１７に示されるエッヂ検出回路
１２４は、上記クロックの相番号の情報１０７を、図１
７に示される立ち下がりエッヂカウンタ１２５に出力す
ると共に、立ち上がり変化点の個数、及び立ち下がり変
化点の個数の情報１０９、及び１１０をデータ識別リタ
イミング回路１２８に出力する。

【００３２】立ち下がりエッヂカウンタ１２５は、立ち
下がりのクロックの相番号の平均値を算出する回路であ
る。

【００３３】もし、入力した入力データ信号が全く誤差
が無く、すなわち、デューティー歪みやジッタによる位
相変動が存在していないのであるならば、立ち下がりエ
ッヂカウンタ１２５において、平均値を取る必要性はな
い。

【００３４】しかし現実には、入力データ信号はジッタ
等により位相変動があるため、所定のクロックによりサ
ンプルデータ信号をサンプリングした場合における、０
から１に変化する、立ち上がりのクロックの相番号、及
び、１から０に変化する、立ち下がりのクロックの相番
号は変動する。

【００３５】そこで、立ち下がりエッヂカウンタ１２５
において、過去から現在に到るまでの立ち下がりのクロ
ックの相番号の平均値をとる。なお、図１７に示される
ように、このような平均値は一般には整数とはならない
であろうから、この平均値を四捨五入することにより、
整数値に調整する。

【００３６】上記立ち下がりエッヂカウンタ１２５にお
ける平均値の算出動作は、入力データ信号の変化点の時
間軸方向の揺らぎ（ジッタ）の中心値の位相（相情報）
を、立ち下がり変化点について求めるという動作を行う
ものである。

【００３７】従って、揺らぎ（ジッタ）の中心値が低速
に位相変動した場合は、平均値もそれに追従した動作を
行う。

【００３８】平均値を求めるということは、入力データ
信号の変化点の揺らぎ（ジッタ）を抑圧するという意味
を持つ。ディジタルＰＬＬ回路の特性において、この平
均値の役割は、揺らぎ（ジッタ）の高周波成分は抑圧
し、低周波成分については追従するという動作を行うこ
とである。

【００３９】そして、立ち下がりエッヂカウンタ１２５
は、クロックの相情報を表すこの平均値１０４をクロッ
クセレクタ１２７に出力する。クロックセレクタ１２７
は、この平均値に対応する、クロック信号を選択し、抽
出クロック信号として、データサンプリング回路１２
３、データ識別リタイミング回路１２８、及び外部に出
力する。

【００４０】一方、データサンプリング回路１２３に入
力した抽出クロックは、Ｎ本のサンプルデータ信号をさ
らにサンプリングする際の所定のクロックの役割を演じ
る。

【００４１】データ識別リタイミング回路１２８には、
エッヂ検出回路１２４から出力された立ち上がり変化点
の個数の情報１０９、立ち下がり変化点の個数の情報１
１０、データサンプリング回路１２３から出力されたＮ
本のサンプルデータ信号と、クロックセレクタ１２７か
ら出力された抽出クロック信号とが入力する。

【００４２】ここで、図１７に示されるデータ識別リタ
イミング回路１２８におけるデータ再生動作について、
図１５を参照して説明する。

【００４３】図１５に、図１７に示されるデータ識別リ
タイミング回路１２８におけるデータ再生動作の概念図
を示すが、以下に説明する動作概念は、本発明において
も利用されるものである。

【００４４】図１５に示されるように、データ識別リタ
イミング回路１２８におけるデータ再生方法は、抽出ク
ロック信号１周期の間に、入力データ信号の変化点が何
個あるかによって、制御される。

【００４５】すなわち、図１７からも明らかなように、
データ識別リタイミング回路１２８には、エッヂ検出回
路１２４から出力された、抽出クロック１周期における
立ち上がり変化点、及び立ち下がり変化点の個数情報１
０９、１１０が入力しているため、この情報を用いて、
再生データ信号の値を決定する。

【００４６】例えば、変化点数が０個の場合は、その間
の受信データは、かならず、０又は１の定常値である
（図１５のパターン（Ａ））。

【００４７】また、変化点数が２個の場合は、その間の
受信データは、上に凸のパルスが１つであるか、若しく
は、下に凸のパルスが１つである（図１５のパターン
（Ｂ））。

【００４８】ここで、変化点数が１個の場合は、その間
の受信データは、そのクロック周期の間において必ず変
化している。そして、この場合は、立ち下がり変化点の
位置が０．５Ｔ未満である場合は、０と識別し、立ち上
がり変化点が０．５Ｔ以上の位置にある場合は、０と識
別する（図１５のパターン（Ｃ））。

【００４９】以上の動作により、図１７に示されるデー
タ識別リタイミング回路１２８は、抽出クロック信号に
同期した再生データ信号１１２を出力することができ
る。

【００５０】従って、従来のディジタルＰＬＬ回路及び
信号再生方法においては、ジッタ等により、入力データ
の位相が変動していたとしても、入力データの変化点の
平均値を算出する動作を行い、さらに、多相化したクロ
ック信号により、データを時間方向にサンプリングし、
データエッヂの個数により、データ識別後にリタイミン
グを行う構成としたため、周波数偏差、デューティー変
動、ジッタ等による位相変動を有するバーストデータの
入力に対し、数ビットの短時間で、入力データ信号に同
期したクロック信号を抽出クロック信号として抽出し、
誤りなく識別リタイミングを行ったデータを再生データ
信号として出力することが可能なディジタルＰＬＬ回路
及び信号再生方法を提供することができるとしている。

【００５１】

【発明が解決しようとする課題】従来のディジタルＰＬ
Ｌ回路及び信号再生方法においては、未だにその引き込
み時間の高速化は十分ではなく、さらに高速引き込みを
実現し、なおかつ、データ領域を最大限に効率良く利用
すると共に、入力する入力データ信号のジッタ変動やデ
ューティー歪みに対する耐力が十分なディジタルＰＬＬ
回路及び信号再生方法を経済的に安価に構成することが
要求されている。

【００５２】しかしながら、従来のディジタルＰＬＬ回
路及び信号再生方法においては、高速引き込みとデータ
領域の効率的な利用をするということ、及び、高速引き
込みとジッタ変動やデューティー歪みに対する耐力を持
つということは、それぞれ相反する動作であり、高速引
き込みを実現しつつ、データ領域を最大限に効率良く利
用し、ディジタルＰＬＬ回路に入力されるデータ信号の
ジッタ変動やデューティー歪みに対する耐力が十分なデ
ィジタルＰＬＬ回路及び信号再生方法を提供することが
できないという問題点を有する。

【００５３】ここで以下に、従来のディジタルＰＬＬ回
路及び信号再生方法における、高速引き込みとデータ領
域の効率的な利用をするということ、及び、高速引き込
みとジッタ変動やデューティー歪みに対する耐力を持つ
ということの関係について説明する。

【００５４】＜高速引き込みとデータ領域の効率的な利
用をするということの関係＞従来のディジタルＰＬＬ回
路及び信号再生方法において、引き込み時間を高速にす
る（従って、ビット数を小さくする。）ためには、図１
３に示されるように、クロック信号の再生等に利用され
るオーバーヘッドのビット数を増やすことが考えられ
る。

【００５５】オーバーヘッドのビット数を増やすことに
より、再生データ信号において識別誤りが無くなる最初
のビット数が小さくなり、高速引き込みを実現すること
ができる。

【００５６】しかし、オーバーヘッドのビット数を増や
すと、データ領域として利用可能な領域が圧縮されるこ
とになる。従って、高速引き込みと、データ領域の効率
的な利用とは、相反する関係にあり、同時に実現するこ
とができない。

【００５７】＜高速引き込みとジッタ変動やデューティ
ー歪みに対する耐力を持つということの関係＞従来のデ
ィジタルＰＬＬ回路において、一般的にジッタ変動耐力
やデューティー変動耐力を高めるためには、入力データ
信号の位相変動に対し、位相補正量を抑圧し、小さな利
得で帰還制御する必要があるが、このような入力位相に
対し小さな利得の帰還回路においては、位相比較単位時
間当たりに位相補正量が小さいため、位相引き込み時間
が大きくなってしまう。

【００５８】逆に、引き込み時間を速くするためには、
入力データ信号の位相変動に対し、大きな利得で帰還制
御する必要があるが、こうした入力位相に対し、大きな
利得の帰還回路においては、ジッタ変動やデューティー
変動に対し、引き込んでいる位相情報が大きく追従ある
いは発振してしまい、データ識別誤りを起こしてしま
い、そのため、ジッタ変動体利益やデューティー変動耐
力が低くなってしまう。

【００５９】従って、従来のディジタルＰＬＬ回路で
は、高速引き込みとジッタ変動やデューティー歪みに対
する耐力を持つということは相反する動作であり、引き
込み時間をさらに高速化するとなると、入力データ信号
のジッタ変動やデューティー歪みに対する耐力が低下
し、再生データ信号を誤り易くなってしまうという問題
点を有している。

【００６０】本発明は、上記事情に鑑みなされたもの
で、データ領域を効率的に利用すると共に、入力データ
信号のジッタ変動やデューティー歪みに対する耐力を低
下させることなく、引き込み時間を高速化することが可
能なディジタルＰＬＬ回路及び信号再生方法を提供する
ことを目的とする。

【００６１】

【課題を解決するための手段】請求項１記載の発明は、
抽出クロック信号に同期した再生データ信号を出力する
ディジタルＰＬＬ回路において、サンプルデータ信号を
遅延させることにより、前記抽出クロック信号に同期し
た再生データ信号を高速かつ少ない誤差で出力すること
を特徴とする。

【００６２】請求項２記載の発明は、入力データ信号を
Ｎ相クロック信号によりサンプリングすることにより得
られたサンプルデータ信号を遅延させ、抽出クロック信
号が選択されるまでの時間が、再生データ信号が再生さ
れるまでの時間以下にすることにより、前記抽出クロッ
ク信号に同期した再生データ信号を高速かつ少ない誤差
で出力することを特徴とする。

【００６３】請求項３記載の発明は、少なくとも、入力
データ信号をサンプリングして、Ｎ本のサンプルデータ
信号を出力するデータサンプリング処理部と、抽出クロ
ック信号に同期した再生データ信号を出力するデータ再
生処理部とを有するディジタルＰＬＬ回路において、前
記データサンプリング処理部と、前記データ再生処理部
との間に、前記Ｎ本のサンプルデータ信号を遅延させる
遅延処理部を有し、前記抽出クロック信号が選択される
までの時間が、再生データ信号が再生されるまでの時間
以下にすることにより、前記抽出クロック信号に同期し
た再生データ信号を高速かつ少ない誤差で出力すること
を特徴とする。

【００６４】請求項４記載の発明は、入力データ信号
と、Ｎ個のクロック信号により構成されたＮ相クロック
信号とが入力し、該Ｎ相クロック信号により、前記入力
データ信号をサンプリングして、Ｎ本のサンプルデータ
信号を出力するデータサンプリング処理部と、前記抽出
クロック信号に同期した再生データ信号を出力するデー
タ再生処理部とを有し、前記Ｎ相クロック信号の中か
ら、前記再生データ信号に同期している抽出クロック信
号を出力するディジタルＰＬＬ回路において、前記デー
タサンプリング処理部から出力されたＮ本のサンプルデ
ータ信号が入力し、該入力したＮ本のサンプルデータ信
号を遅延させ、Ｎ本の遅延サンプルデータ信号として、
前記データ再生処理部に出力する遅延処理部を有し、前
記入力データ信号に基づき、前記抽出クロック信号が選
択されて出力されるまでの時間が、前記入力データ信号
が再生データ信号として再生されるまでの時間以下にす
ることにより、前記抽出クロック信号に同期した再生デ
ータ信号を高速かつ少ない誤差で出力することを特徴と
する。

【００６５】請求項５記載の発明は、請求項４記載の発
明において、前記Ｎ相クロック信号が、前記入力データ
信号と略周波数が同一で、位相が、３６０度／Ｎ（Ｎは
２以上の整数）ずつ順次ずれたＮ個のクロック信号によ
り構成された信号であることを特徴とする。

【００６６】請求項６記載の発明は、請求項４又は５に
記載の発明において、前記データ再生処理部が、前記遅
延処理部から出力されたＮ本の遅延サンプルデータ信号
の中から、１つの遅延サンプルデータ信号を選択して、
抽出クロック信号に同期させて再生データ信号として出
力することを特徴とする。

【００６７】請求項７記載の発明は、請求項４から６の
いずれかに記載の発明において、前記Ｎ相クロック信号
の中から、前記抽出クロック信号を選択して出力する抽
出クロック選択処理部を有することを特徴とする。

【００６８】請求項８記載の発明は、請求項４から７の
いずれかに記載の発明において、前記遅延処理部が、Ｎ
本のサンプルデータ信号がそれぞれ入力する、Ｍ段（Ｍ
は１以上の任意の整数）のフリップフロップにより構成
された、Ｎ本のフリップフロップラインを有し、それぞ
れのフリップフロップラインを構成するフリップフロッ
プに入力するクロック信号が、前記Ｎ相クロック信号を
構成するクロック信号であることを特徴とする。

【００６９】請求項９記載の発明は、請求項４から７の
いずれかに記載の発明において、前記遅延処理部が、Ｎ
本のサンプルデータ信号がそれぞれ入力する、Ｍ段（Ｍ
は１以上の任意の整数）のフリップフロップにより構成
された、Ｎ本のフリップフロップラインと、入力したＮ
相クロック信号のそれぞれをＬ分の１（Ｌは２以上の任
意の整数）に分周するＬ分周回路とを有し、それぞれの
フリップフロップラインを構成するフリップフロップに
入力するクロック信号が、前記Ｎ相クロック信号を構成
するクロック信号を、前記Ｌ分周回路により分周した信
号であることを特徴とする。

【００７０】請求項１０記載の発明は、請求項４から９
のいずれかに記載の発明において、前記データサンプリ
ング処理部から出力されたＮ本のサンプルデータ信号
と、前記抽出クロック信号とが入力し、該入力したＮ本
のサンプルデータ信号と抽出クロック信号とに基づき、
前記抽出クロック選択処理部、及び前記データ再生処理
部を制御するための信号を変化点演算出力信号として出
力する変化点検出演算部を有することを特徴とする。

【００７１】請求項１１記載の発明は、請求項１０記載
の発明において、前記変化点演算出力信号が、前記入力
データ信号の立ち下がり変化点を示す、前記Ｎ相クロッ
ク信号を構成するクロック信号の相番号の情報を含むこ
とを特徴とする。

【００７２】請求項１２記載の発明は、請求項１０又は
１１に記載の発明において、前記変化点演算出力信号
が、前記入力データ信号の立ち上がり変化点を示す、前
記Ｎ相クロック信号を構成するクロック信号の相番号の
情報を含むことを特徴とする。

【００７３】請求項１３記載の発明は、請求項１０から
１２のいずれかに記載の発明において、前記変化点演算
出力信号が、前記入力データ信号の変化点の個数を示す
情報を含むことを特徴とする。

【００７４】請求項１４記載の発明は、請求項１０から
１３のいずれかに記載の発明において、前記変化点検出
演算部が、前記Ｎ本のサンプルデータ信号を、前記抽出
クロック信号に同期したタイミングで取り込み、該取り
込んだＮ個の値から前記入力データ信号の立ち上がり変
化点と立ち下がりの変化点に相当するクロック信号の相
番号を検出し、該検出した相番号の平均値を算出する演
算処理を行うことにより、前記変化点演算出力信号を出
力することを特徴とする。

【００７５】請求項１５記載の発明は、請求項１０から
１４のいずれかに記載の発明において、前記抽出クロッ
ク選択処理部が、前記変化点検出演算部から出力され
た、前記変化点演算出力信号に含まれる、前記入力デー
タ信号の立ち上がり変化点を示すクロック信号の相番号
の平均値、若しくは、前記入力データ信号の立ち下がり
変化点を示すクロック信号の相番号の平均値により示さ
れる相のクロック信号を、前記Ｎ相クロック信号の中か
ら選択して、抽出クロック信号として出力することによ
り、入力データ信号の立ち上がり変化点、若しくは立ち
下がり変化点の変動に追従した抽出クロック信号を出力
することを特徴とする。

【００７６】請求項１６記載の発明は、請求項４から１
５のいずれかに記載の発明において、前記遅延処理部
が、前記Ｎ本のサンプルデータ信号間の位相差を保った
まま、前記入力したＮ本のサンプルデータ信号を遅延さ
せることを特徴とする。

【００７７】請求項１７記載の発明は、入力データ信号
と、該入力データ信号と略周波数が同一で、位相が、３
６０度／Ｎ（Ｎは２以上の整数）ずつ順次ずれたＮ個の
クロック信号により構成されたＮ相クロック信号とが入
力し、該Ｎ相クロック信号により、前記入力データ信号
をサンプリングして、Ｎ本のサンプルデータ信号を出力
するデータサンプリング処理部（１）と、前記データサ
ンプリング処理部から出力されたＮ本のサンプルデータ
信号（６）と、前記Ｎ相クロック信号とが入力し、前記
入力したＮ本のサンプルデータ信号を、前記Ｎ相クロッ
ク信号に基づき遅延させ、Ｎ本の遅延サンプルデータ信
号（７）として出力する遅延処理部（２）と、前記デー
タサンプリング処理部から出力されたＮ本のサンプルデ
ータ信号と、抽出クロック選択処理部（５）から出力さ
れた抽出クロック信号とが入力し、前記抽出クロック選
択処理部、及び、データ再生処理部（３）を制御するた
めの変化点演算出力信号（８）を出力する変化点検出演
算部（４）と、前記Ｎ相クロック信号が入力し、前記変
化点検出演算部から出力された変化点演算出力信号に基
づき、Ｎ相クロック信号から抽出クロック信号として出
力するクロック信号を選択し、これを抽出クロック信号
として、前記変化点検出演算部、データ再生処理部、及
び外部に出力する抽出クロック選択処理部（５）と、前
記遅延処理部から出力された前記Ｎ本の遅延サンプルデ
ータ信号と、前記変化点検出演算部から出力された変化
点演算出力信号と、前記抽出クロック選択処理部から出
力された抽出クロック信号とが入力し、再生データ信号
を出力するデータ再生処理部（３）とを有することを特
徴とする。

【００７８】請求項１８記載の発明は、抽出クロック信
号に同期した再生データ信号を出力する信号再生方法に
おいて、サンプルデータ信号を遅延させることにより、
前記抽出クロックに同期した再生データ信号を高速かつ
少ない誤差で出力することを特徴とする。

【００７９】請求項１９記載の発明は、入力データ信号
をＮ相クロック信号によりサンプリングすることにより
得られたサンプルデータ信号を遅延させ、抽出クロック
信号が選択されるまでの時間が、再生データ信号が再生
されるまでの時間以下にすることにより、前記抽出クロ
ック信号に同期した再生データ信号を高速かつ少ない誤
差で出力することを特徴とする。

【００８０】請求項２０記載の発明は、少なくとも、入
力データ信号をサンプリングして、Ｎ本のサンプルデー
タ信号を出力するデータサンプリング処理工程と、抽出
クロック信号に同期した再生データ信号を出力するデー
タ再生処理工程とを有する信号再生方法において、前記
データサンプリング処理工程と、前記データ再生処理工
程との間に、前記Ｎ本のサンプルデータ信号を遅延させ
る遅延処理工程を有し、前記抽出クロック信号が選択さ
れるまでの時間が、再生データ信号が再生されるまでの
時間以下にすることにより、前記抽出クロック信号に同
期した再生データ信号を高速かつ少ない誤差で出力する
ことを特徴とする。

【００８１】請求項２１記載の発明は、入力データ信号
と、Ｎ個のクロック信号により構成されたＮ相クロック
信号とが入力し、該Ｎ相クロック信号により、前記入力
データ信号をサンプリングして、Ｎ本のサンプルデータ
信号を出力するデータサンプリング処理工程と、前記抽
出クロック信号に同期した再生データ信号を出力するデ
ータ再生処理工程とを有し、前記Ｎ相クロック信号の中
から、前記再生データ信号に同期している抽出クロック
信号を出力する信号再生方法において、前記データサン
プリング処理工程から出力されたＮ本のサンプルデータ
信号が入力し、該入力したＮ本のサンプルデータ信号を
遅延させ、Ｎ本の遅延サンプルデータ信号として出力す
る遅延処理工程を有し、前記入力データ信号に基づき抽
出クロック信号が選択されて出力されるまでの時間が、
前記入力データ信号が再生データ信号として選択される
までの時間以下にすることにより、前記抽出クロック信
号に同期した再生データ信号を高速かつ少ない誤差で出
力することを特徴とする。

【００８２】請求項２２記載の発明は、請求項２１記載
の発明において、前記Ｎ相クロック信号が、前記入力デ
ータ信号と略周波数が同一で、位相が、３６０度／Ｎ
（Ｎは２以上の整数）ずつ順次ずれたＮ個のクロック信
号によりＮ相クロック信号であることを特徴とする。

【００８３】請求項２３記載の発明は、請求項２１又は
２２に記載の発明において、前記データ再生処理工程
が、前記遅延処理工程において出力されたＮ本の遅延サ
ンプルデータ信号の中から、１つの遅延サンプルデータ
信号を選択して、抽出クロック信号に同期させて再生デ
ータ信号として出力することを特徴とする。

【００８４】請求項２４記載の発明は、請求項２１から
２３のいずれかに記載の発明において、前記Ｎ相クロッ
ク信号の中から、前記抽出クロック信号を選択して出力
する抽出クロック選択処理工程を有することを特徴とす
る。

【００８５】請求項２５記載の発明は、請求項２１から
２４のいずれかに記載の発明において、前記遅延処理工
程が、Ｎ本のサンプルデータ信号をそれぞれＭ段（Ｍは
１以上の任意の整数）のフリップフロップにより構成さ
れた、Ｎ本のフリップフロップラインに入力させ、それ
ぞれのフリップフロップラインを構成するフリップフロ
ップに入力するクロック信号として、前記Ｎ相クロック
信号を構成するクロック信号を用いることにより、前記
入力したＮ本のサンプルデータ信号を遅延させる工程で
あることを特徴とする。

【００８６】請求項２６記載の発明は、請求項２１から
２４のいずれかに記載の発明において、前記遅延処理工
程が、Ｎ本のサンプルデータ信号をそれぞれＭ段（Ｍは
１以上の任意の整数）のフリップフロップにより構成さ
れた、Ｎ本のフリップフロップラインに入力させ、入力
したＮ相クロック信号のそれぞれをＬ分の１（Ｌは２以
上の任意の整数）に分周するＬ分周回路に入力させ、そ
れぞれのフリップフロップラインを構成するフリップフ
ロップに入力するクロック信号として、前記Ｎ相クロッ
ク信号を構成するクロック信号を、前記Ｌ分周回路によ
り分周した信号を用いることにより、前記入力したＮ本
のサンプルデータ信号を遅延させる工程であることを特
徴とする。

【００８７】請求項２７記載の発明は、請求項２１から
２６のいずれかに記載の発明において、前記データサン
プリング処理工程において出力されたＮ本のサンプルデ
ータ信号と、前記抽出クロック信号とに基づき、前記抽
出クロック選択処理工程、及び前記データ再生処理工程
を制御するための信号を変化点演算出力信号として出力
する変化点検出演算工程を有することを特徴とする。

【００８８】請求項２８記載の発明は、請求項２７記載
の発明において、前記変化点演算出力信号が、前記入力
データ信号の立ち下がり変化点を示す、前記Ｎ相クロッ
ク信号を構成するクロック信号の相番号の情報を含むこ
とを特徴とする。

【００８９】請求項２９記載の発明は、請求項２７又は
２８に記載の発明において、前記変化点演算出力信号
が、前記入力データ信号の立ち上がり変化点を示す、前
記Ｎ相クロック信号を構成するクロック信号の相番号の
情報を含むことを特徴とする。

【００９０】請求項３０記載の発明は、請求項２７から
２９のいずれかに記載の発明において、前記変化点演算
出力信号が、前記入力データ信号の変化点の個数を示す
情報を含むことを特徴とする。

【００９１】請求項３１記載の発明は、請求項２７から
３０のいずれかに記載の発明において、前記変化点検出
演算工程が、前記Ｎ本のサンプルデータ信号を、前記抽
出クロック信号に同期したタイミングで取り込み、該取
り込んだＮ個の値から前記入力データ信号の立ち上がり
変化点と立ち下がりの変化点に相当するクロック信号の
相番号を検出し、該検出した相番号の平均値を算出する
演算処理を行うことにより、前記変化点演算出力信号を
出力することを特徴とする。

【００９２】請求項３２記載の発明は、請求項２７から
３１のいずれかに記載の発明において、前記抽出クロッ
ク選択処理工程が、前記変化点検出演算工程において出
力された、前記変化点演算出力信号に含まれる、前記入
力データ信号の立ち上がり変化点を示すクロック信号の
相番号の平均値、若しくは、前記入力データ信号の立ち
下がり変化点を示すクロック信号の相番号の平均値によ
り示される相のクロック信号を、前記Ｎ相クロック信号
の中から選択して、抽出クロック信号として出力するこ
とにより、入力データ信号の立ち上がり変化点、若しく
は立ち下がり変化点の変動に追従した抽出クロック信号
を出力することを特徴とする。

【００９３】請求項３３記載の発明は、請求項２１から
３２のいずれかに記載の発明において、前記遅延処理工
程が、前記Ｎ本のサンプルデータ信号間の位相差を保っ
たまま、前記入力したＮ本のサンプルデータ信号を遅延
させることを特徴とする。

【００９４】

【発明の実施の形態】次に、本発明に係るディジタルＰ
ＬＬ回路及び信号再生方法の実施形態について、図面を
参照して詳細に説明する。

【００９５】図１に、本発明に係るディジタルＰＬＬ回
路の一実施形態のブロック図を示す。ただし、図１に示
される部材、及び信号のうち、図１６に示される従来の
ディジタルＰＬＬ回路が具備する部材、及び信号と同様
な部材、及び信号には同じ番号を付す、

【００９６】図１に示されるように、このディジタルＰ
ＬＬ回路は、データサンプリング処理部１、遅延処理部
２、データ再生処理部３、変化点検出演算部４、及び抽
出クロック選択処理部５とから構成されている。

【００９７】データサンプリング処理部１は、入力デー
タ信号とＮ相クロック信号とが入力し、入力データ信号
をＮ相クロック信号によりディジタル的にサンプリング
した、Ｎ個のサンプルデータ信号により構成されるサン
プルデータ信号６を出力する。

【００９８】遅延処理部２は、データサンプリング処理
部１から出力されたサンプルデータ信号６と、Ｎ相クロ
ック信号とを入力し、Ｎ本のサンプルデータ信号により
構成されるサンプルデータ信号６を遅延させ、Ｎ本の遅
延されたサンプルデータ信号により構成される遅延サン
プルデータ信号７を出力する。

【００９９】ここで、Ｎ相クロック信号は、入力データ
信号と略周波数が同一で、位相が３６０度／Ｎ（Ｎは２
以上の整数）ずつ順次ずれた、Ｎ個のクロック信号によ
り構成されている。

【０１００】以下の説明においては、Ｎ相クロック信号
のうち、入力データ信号に対して位相がずれていないク
ロック信号を第０相のクロック信号とし、入力データ信
号と位相が（３６０／Ｎ）×１ずれたクロック信号を第
１相のクロック信号とし、入力データ信号と位相が（３
６０／Ｎ）×２ずれたクロック信号を第２相のクロック
信号とし、以下順次同様に名付け、入力データ信号と位
相が（３６０／Ｎ）×ｎずれたクロック信号を第ｎ相の
クロック信号とする。

【０１０１】変化点検出演算部４は、データサンプリン
グ処理部１から出力されたサンプルデータ信号６と、抽
出クロック選択処理部５から出力された抽出クロック信
号とを入力し、変化点演算出力信号８を出力する。

【０１０２】抽出クロック選択処理部５は、Ｎ相クロッ
ク信号と、変化点検出演算部４から出力された変化点演
算出力信号８とが入力し、Ｎ相クロック信号の中から抽
出クロック信号を出力する。

【０１０３】データ再生処理部３は、遅延処理部２から
出力された遅延サンプルデータ信号７と、変化点検出演
算部４から出力された変化点演算出力信号８と、抽出ク
ロック選択処理部５から出力された抽出クロック信号と
が入力し、再生データ信号を出力する。

【０１０４】図１に示される各部材について以下にさら
に詳細に説明する。まず、データサンプリング処理部１
は、入力した入力データ信号をＮ相クロック信号でディ
ジタル的にサンプリングし、Ｎ本のサンプルデータ信号
により構成されるサンプルデータ信号６を遅延処理部２
と変化点検出演算部４とに出力する。

【０１０５】ここで、上記Ｎ本のサンプルデータ信号に
より構成されるサンプルデータ信号６のうち、第０相の
クロック信号によりサンプリングされて出力されたサン
プルデータ信号を第０相のサンプルデータ信号、第１相
のクロック信号によりサンプリングされて出力されたサ
ンプルデータ信号を第１相のサンプルデータ信号、以下
同様に、第ｎ相のクロック信号によりサンプリングされ
て出力されたサンプルデータ信号を第ｎ相のサンプルデ
ータ信号と名付ける。

【０１０６】変化点検出演算部４は、サンプルデータ信
号６を抽出クロック信号に同期したタイミング、例えば
抽出クロック信号の立ち上がりのタイミング、で取り込
む。ここで、抽出クロック信号は抽出クロック選択処理
部５から、変化点演算出力信号８に基づき選択されて出
力されるが、変化点演算出力信号８が出力されていない
初期動作時においては、Ｎ相クロック信号の中から任意
の１つのクロック信号が選択される。

【０１０７】上述の、サンプルデータ信号６を抽出クロ
ック信号に同期したタイミングで取り込むとは、第０相
のサンプルデータ信号から第Ｎ相のサンプルデータ信号
のそれぞれについて、抽出クロック信号の立ち上がり時
点における、そのデータを取り込むことをいう。

【０１０８】そして、取り込んだサンプルデータ信号６
の値に基づき、入力データ信号の立ち上がり変化点、及
び立ち下がり変化点の位置を表す相情報を、変化点演算
出力信号８に含ませて出力する。

【０１０９】この変化点検出演算部４におけるサンプル
データ信号６の取り込みについては、上述の従来の技術
において、図１４を用いて部分的に説明したが、以下
に、図２を参照してさらに詳細に説明する。ただし、図
２に示されるように、入力データ信号が示すデータは、
時系列的に順次、・・・、−１、０、１、２、・・・と
番号付けを行い、以下では、単に、この番号によりデー
タを識別する。

【０１１０】まず、変化点検出演算部４に入力する抽出
クロックとして、第１相のクロック信号Ｃ１が選択され
ているとする。この場合は、図２のラインＡに示される
ように、第１相のクロック信号Ｃ１の立ち上がりにおい
て、各サンプルデータ信号の値を取り込む。

【０１１１】第１相のクロック信号Ｃ１の立ち上がりに
おいて各サンプルデータ信号の値を取り込むと、第０相
のサンプルデータ信号Ｄ０から、第７相のサンプルデー
タ信号Ｄ７までの値は順次、０、−１、−１、０、０、
０、０、０となり、入力データ信号が−１から０に立ち
上がる時点は、第３相のクロック信号Ｃ３の立ち上がり
時点であることが分かる。そして、入力データ信号が０
から−１に立ち下がる時点は、第２相のクロック信号Ｃ
２の立ち上がり時点であることが分かる。

【０１１２】また、図２のラインＢに示されるように、
第１相のクロック信号Ｃ１の立ち下がりにおいて、各サ
ンプルデータ信号の値を取り込むと、第０相のサンプル
データ信号Ｄ０から、第７相のサンプルデータ信号Ｄ７
までの値は順次、０、０、０、１、１、０、０、０とな
り、入力データ信号が０から１に立ち上がる時点は、第
３相のクロック信号Ｃ３の立ち上がり時点であることが
分かる。そして、入力データ信号が１から０に立ち下が
る時点は、第２相のクロック信号Ｃ２の立ち上がり時点
であることが分かる。

【０１１３】次に、変化点検出演算部４に入力する抽出
クロック信号として、第４相のクロック信号Ｃ４が選択
されて入力しているとする。この場合は、図２のライン
Ｃに示されるように、第４相のクロック信号Ｃ４の立ち
上がりにおいて、各サンプルデータ信号の値を取り込む
と、第０相のサンプルデータ信号Ｄ０から、第７相のサ
ンプルデータ信号Ｄ７までの値は順次、１、１、１、
２、１、１、１、１となり、入力データ信号が１から２
に立ち上がる時点は、第３相のクロック信号Ｃ３の立ち
上がり時点であることが分かる。そして、入力データ信
号が２から１に立ち下がる時点は、第２相のクロック信
号Ｃ２の立ち上がり時点であることが分かる。

【０１１４】また、図２のラインＤに示されるように、
第４相のクロック信号Ｃ４の立ち下がりにおいて、各サ
ンプルデータ信号の値を取り込むと、第０相のサンプル
データ信号Ｄ０から、第７相のサンプルデータ信号Ｄ７
までの値は順次、１、１、１、２、２、２、２、２とな
り、入力データ信号が１から２に立ち上がる時点は、第
３相のクロック信号Ｃ３の立ち上がり時点であることが
分かる。そして、入力データ信号が２から１に立ち下が
る時点は、第２相のクロック信号Ｃ２の立ち上がり時点
であることが分かる。

【０１１５】上述の例からも分かるように、変化点検出
演算部４は、入力した抽出クロック信号に同期して各サ
ンプルデータ信号の値を取り込み、この取り込んだ値か
ら、入力データ信号の、立ち上がり、及び立ち下がり変
化点を、Ｎ相クロック信号を構成するクロック信号の相
番号として検出する。さらに、立ち上がり変化点の個
数、及び立ち下がり変化点の個数の情報も算出する。

【０１１６】次に、変化点検出演算部４は、立ち上がり
変化点を示す相番号、及び立ち下がり変化点を示す相番
号のそれぞれについて、平均値を取る処理を行う。

【０１１７】この平均値を取る処理は、立ち上がり変化
点を示す相番号の、過去から現在の値における平均値を
取る処理と、立ち下がり変化点を示す相番号の、過去か
ら現在の値における平均値を取る処理との２つの処理を
行うことにより、立ち上がり変化点を示す相番号の平均
値、及び立ち下がり変化点を示す相番号の平均値を算出
する。

【０１１８】この平均値の算出動作について、図３を参
照して説明する。図３に、変化点検出演算部４が行う平
均化処理の動作の概念図を示す。ここでは、立ち上がり
変化点を示す相番号の平均値を取る処理について説明す
るが、立ち下がり変化点を示す相番号の平均値を取る処
理についても、以下の説明と全く同様に行うことができ
る。

【０１１９】まず、変化点検出演算部４において検出さ
れた、入力データ信号の立ち上がり変化点を示す相番号
は、減算器２０１に入力し、平均化部（ＡＣＣ）２０４
から出力された、既に平均化された値との間で、減算が
行われる。

【０１２０】その後、Ｘを上記減算後の相番号の値と
し、重み付け部２０２において、関数ｆ（Ｘ）により重
み付けを行う。この関数ｆ（Ｘ）による重み付けは、例
えば、ｆ（Ｘ）＝（１／４）Ｘのような線型の重み付け
でも良いし、その他の任意の重み付けでも良いし、経過
時間に従う重み付けであっても良い。

【０１２１】重み付けを行った後の出力は、加算器２０
３に出力され、加算器２０３において平均化部２０４か
ら出力された、既に平均化された値と加算され、その
後、平均化部（ＡＣＣ）２０４に出力される。

【０１２２】平均化部２０４は、通常の平均化処理を行
った後、立ち上がり変化点を示す相番号の平均値を出力
する。

【０１２３】ここで、平均化処理を行った後の値は一般
に整数ではなく、そのままでは、立ち上がり変化点等を
示すクロックの相番号としては実用にならない。そこ
で、この平均化処理を行った後の値に四捨五入を行い、
整数にする。このようにすることにより、立ち上がり変
化点等の位置を示すクロックの相番号として実用可能に
なる。

【０１２４】変化点検出演算部４は、以上のようにして
得られた、立ち上がり変化点の相番号の平均値を示す
値、及び立ち下がり変化点の相番号の平均値を示す値、
及び立ち上がり変化点の個数、及び立ち下がり変化点の
個数を、図１に示されるように、変化点演算出力信号８
として抽出クロック選択処理部５、及びデータ再生処理
部３に出力する。

【０１２５】次に、抽出クロック選択処理部５は、変化
点検出演算部４から出力された、変化点演算出力信号８
のうちの立ち上がり変化点の相番号の平均値を示す値、
及び立ち下がり変化点の相番号の平均値を示す値、のい
ずれか一方に基づいて、その値が示す相のクロックを信
号を、Ｎ相クロック信号の中から選択し、入力データ信
号の変化点の変動に追従した抽出クロック信号として出
力する。

【０１２６】次に、遅延処理部２の動作について説明す
る。遅延処理部２は、サンプルデータ信号６を入力し、
サンプルデータ信号６を構成するＮ本の信号のそれぞれ
を、Ｎ相クロック信号を用いてその位相関係を保ったま
ま遅延させ、遅延サンプルデータ信号７として出力す
る。

【０１２７】ここで、図１に示される遅延処理部２の構
成について、図４を参照して説明する。図４に、図１に
示される遅延処理部２の構成のブロック図を示す。

【０１２８】図４に示されるように、遅延処理部２は、
サンプルデータ信号６を分岐し、Ｎ本のサンプルデータ
信号Ｄ０〜ＤＮ−１とし、これをＮ相クロック信号を用
いてそれぞれＭ段（Ｍは１以上の任意の整数）のフリッ
プフロップ回路１１−１−１〜１１−Ｎ−Ｍで遅延さ
せ、Ｎ本の遅延サンプルデータＲ０〜ＲＮ−１を出力す
る構成となっている。その後、これらＮ本の遅延サンプ
ルデータ信号をまとめて、遅延サンプルデータ信号７と
して出力する。

【０１２９】ここで、それぞれのサンプルデータ信号Ｄ
０〜ＤＮ−１が入力するＭ段のフリップフロップにより
構成されるラインをフリップフロップラインと言う。

【０１３０】次に、図１に示されるデータ再生処理部３
の動作について説明する。データ再生処理部３は、変化
点演算出力信号８と、遅延処理部２から出力された遅延
サンプルデータ信号７と、抽出クロック信号とを用い
て、再生データ信号の値を決定し、抽出クロック信号に
同期したタイミングで再生データ信号を出力する。

【０１３１】従来の技術において、図１５を用いて説明
したように、再生データ処理部３は、変化点の個数に基
づき、出力する再生データ信号を制御している。

【０１３２】次に、図１に示されるディジタルＰＬＬ回
路及びこれを用いた信号再生方法の動作について、図面
を参照して以下にさらに詳細に説明する。

【０１３３】まず、データサンプリング処理部１の動作
について、図６を参照して説明する。図６に、図１に示
されるデータサンプリング処理部１の動作のタイムチャ
ートを示す。ただし、以下の説明では、Ｎ相クロック信
号の相数Ｎが８の場合について説明する。

【０１３４】図６に示されるように、データサンプリン
グ処理部１に入力された入力データ信号は、第０相のク
ロック信号Ｃ０から第７相のクロック信号Ｃ７の立ち上
がり変化点によりサンプリングされ、第０相のサンプル
データ信号Ｄ０から第７相のサンプルデータ信号Ｄ７と
して出力される。

【０１３５】第０相のクロック信号Ｃ０から第７相のク
ロック信号Ｃ７のそれぞれは、図６に示されるように、
クロック１周期Ｔを８等分した間隔で、順次シフトした
位相関係にある。

【０１３６】次に、遅延処理部２の動作について、図７
を参照して説明する。図７に、図１に示される遅延処理
部２の動作のタイムチャートを示す。ただし、図７に示
される場合は、遅延段数Ｍが４の場合を例にして以下に
説明する。

【０１３７】８相のクロック信号のそれぞれによりサン
プリングされた８本の各相のサンプルデータ信号Ｄ０〜
Ｄ７は、遅延処理部２において、８相クロック信号によ
り、それぞれフリップフロップラインで、もとのサンプ
ルデータ信号Ｄ０〜Ｄ７の位相関係を保ったままの状態
で４段遅延され、第０相の遅延サンプルデータ信号Ｒ０
から第７相の遅延サンプルデータ信号Ｒ７として出力さ
れる。

【０１３８】図７には、第３相のサンプルデータ信号Ｄ
３が、４段遅延され、第３相の遅延サンプルデータ信号
Ｒ３になる様子を「０」のデータを強調して示してあ
る。

【０１３９】次に、図１に示される変化点検出演算部４
の動作について、図８を参照して説明する。図８に、図
１に示される変化点検出演算部４の動作のタイムチャー
トを示す。

【０１４０】変化点検出演算部４は、抽出クロック信号
に同期して第０相のサンプルデータ信号Ｄ０から第７相
のサンプルデータ信号Ｄ７を取り込み、この取り込んだ
値から、入力データ信号の立ち上がり変化点、及び、立
ち下がりの変化点を示す、クロックの相番号を検出し、
この相番号の過去から現在に到るまでの平均値を算出し
すると共に、抽出クロック１周期の間における立ち上が
り変化点の個数及び立ち下がり変化点の個数を算出し
て、抽出クロック信号に同期したタイミングでそれらの
値を表す信号として変化点演算出力信号８を出力する動
作を行う。

【０１４１】通常、立ち上がり変化点の相番号を示す
値、及び立ち下がり変化点の相番号を示す値を検出して
から、それらの平均値を算出する演算までには、処理時
間が発生するが、ここではその処理時間が抽出クロック
信号１周期で終了する場合を示してある。

【０１４２】入力データ信号から変化点演算出力信号８
までの遅延時間は、図８に示されるようになる。ただ
し、図８において、例えば「−１までのデータ」とは、
入力データ信号が−１である場合の、立ち上がり変化点
の平均値、及び立ち下がりの変化点の平均値を示すクロ
ックの相番号、抽出クロック１周期の間における立ち上
がり変化点の個数及び立ち下がり変化点の個数を表して
いる。

【０１４３】ここで、「まで」と記載されているのは、
入力データ信号の立ち上がり変化点の平均値、及び立ち
下がりの変化点の平均値は、過去の入力データ信号のそ
れぞれの値に基づいて決定されているからである。ま
た、図８では、「０までのデータ」が遅延されて出力さ
れる様子を強調して示してある。

【０１４４】次に、図１に示される抽出クロック選択処
理部５の動作について、図９を参照して説明する。図９
に、図１に示される抽出クロック選択処理部５の動作の
タイムチャートを示す。

【０１４５】抽出クロック選択処理部５は、変化点演算
出力信号８が示す立ち上がり変化点の相番号を示す値、
及び立ち下がり変化点の相番号を示す値のいずれか一方
の相番号の情報に従い、８相クロック信号の中から１つ
の相のクロック信号を抽出クロック信号として随時選択
して出力する。

【０１４６】図９では、抽出クロック選択処理部５が用
いる情報として立ち下がり変化点を示すクロック信号の
相番号の平均値を用いる。そして、変化点演算出力信号
８のうちの「−２までのデータ」において、立ち下がり
変化点の平均値が３相を示し、「−１までのデータ」に
おいて、立ち下がり変化点の平均値が４相を示し、以下
順次、変化点演算出力信号８が示す位相情報が、２相、
３相、４相へと変化した際の、抽出クロック信号が切り
変わっていく様子を示している。

【０１４７】次に、図１に示されるデータ再生処理部３
の動作について、図１０を参照して説明する。図１０
に、図１に示されるデータ再生処理部３の動作のタイム
チャートを示す。

【０１４８】データ再生処理部３に入力される信号は、
遅延処理部２によりサンプルデータ信号間の位相関係を
保ったまま、それぞれのフリップフロップラインで４段
遅延した第０相の遅延サンプルデータ信号Ｒ０から第７
相の遅延サンプルデータ信号Ｒ７と、変化点検出演算部
４から出力された、立ち上がり変化点の相番号の平均値
を示す値、立ち下がり変化点の相番号の平均値を示す
値、立ち上がり変化点の個数、及び立ち下がり変化点の
個数とを表す変化点演算出力信号８と、抽出クロック信
号とである。

【０１４９】データ再生処理部３では、変化点演算出力
信号８に従い、第０相の遅延サンプルデータ信号Ｒ０か
ら第７相の遅延サンプルデータ信号Ｒ７の中から１つの
遅延サンプルデータ信号を選択し、これを再生データ信
号として抽出クロック信号に同期させて出力する動作を
行う。

【０１５０】変化点演算出力信号８に対し、第０相の遅
延サンプルデータ信号Ｒ０から第７相の遅延サンプルデ
ータ信号Ｒ７は、３段分遅延時間が長い構成となってい
るので、図１０に示されるように、入力データ信号の
「０」のデータを再生する際には、入力データ信号の
「＋２までのデータ」を用いて演算した変化点演算出力
信号８と、入力データ信号の「＋２までのデータ」を用
いて選択した抽出クロック信号とを使用することにな
る。

【０１５１】ここで、入力データ信号の「０」データ以
前のデータが存在しない場合、すなわち「−１」、「−
２」、・・・、のデータが全て“０”値（入力データ信
号は“０”、“１” の２値とする）の場合において
は、最初のデータ「０」を再生する際は、すでに「＋
２」までのデータを用いた演算処理が完了している状態
となる。

【０１５２】次に、図１に示されるデータ再生処理部３
の動作について、図１１、及び、図１２を参照してさら
に詳細に説明する。

【０１５３】図１１に、図１に示されるデータ再生処理
部３の構成の一例のブロック図を示し、図１２に、図１
１に示される構成のデータ再生処理部３の動作の概念図
を示す。

【０１５４】まず、図１１に示されるように、このデー
タ再生処理部３には、遅延処理部２から出力された、第
０相の遅延サンプルデータ信号Ｒ０から第Ｎ−１相の遅
延サンプルデータ信号ＲＮ−１までのＮ本の遅延サンプ
ルデータ信号７と、変化点検出演算部４から出力され
た、変化点の個数情報を含む変化点演算出力信号８と、
抽出クロック選択処理部５から出力された抽出クロック
信号とが入力している。

【０１５５】また、このデータ再生処理部３は、符号化
器８０２と、選択回路８０１と、選択回路８０４と、フ
リップフロップ８０５とから構成されている。

【０１５６】符号化器８０２には、第０相の遅延サンプ
ルデータ信号から第Ｎ−１相の遅延サンプルデータ信号
までの遅延サンプルデータ信号７が入力する。そして、
符号化器８０２は、入力した遅延サンプルデータ信号７
のうちで、最先の変化点（エッヂ）を有する遅延サンプ
ルデータ信号の相番号を出力する。

【０１５７】選択回路８０１には、遅延処理部２から出
力された、第０相の遅延サンプルデータ信号Ｒ０から第
Ｎ−１相の遅延サンプルデータ信号ＲＮ−１までのＮ本
の遅延サンプルデータ信号が入力する。そして、選択回
路８０１は、選択回路８０４から出力された信号に基づ
き、これらＮ本の遅延サンプルデータ信号の中から一本
を選択して出力する。

【０１５８】選択回路８０４は、符号化器８０２から出
力された、データの最初エッヂ位置を示す相番号と、ｓ
（０以上Ｎ−１以下の整数、ＮはＮ相クロック信号のＮ
と同一。）、ｔ（０以上Ｎ−１以下の整数、ＮはＮ相ク
ロック信号のＮと同一。）と、変化点演算出力信号８と
が入力される。

【０１５９】変化点演算出力信号８は、選択回路８０４
の選択制御端子に入力する。そして、選択回路８０４で
は、入力した変化点演算出力信号８に含まれる、立ち下
がり変化点の個数、及び立ち上がり変化点の個数を用い
ることとなる。

【０１６０】そして、立ち下がり変化点の個数が１個の
場合は、選択回路８０４から出力される値として、ｓが
選択され、立ち上がり変化点の個数が１個の場合は、選
択回路８０４から出力される値として、ｔが選択され、
立ち上がり変化点の個数、及び立ち下がり変化点の個数
が１個ずつ、合計２つの場合は、符号化器８０２から出
力された相番号が出力される。そして、立ち下がり変化
点の個数、及び立ち上がり変化点の個数が共に０である
場合は、ｓが選択される（ｔでも良い）。

【０１６１】選択回路８０１では、選択回路８０４の選
択出力信号が示す値（０からＮ−１までの整数値）に基
づき、遅延処理部２から出力された、第０相の遅延サン
プルデータ信号Ｒ０から第Ｎ−１相の遅延サンプルデー
タ信号ＲＮ−１までのＮ本の遅延サンプルデータ信号の
中から、１本のデータを選択して出力する。

【０１６２】選択回路８０１からの選択出力信号は、フ
リップフロップ回路８０５において、抽出クロック信号
をクロック信号として、リタイミングされ、再生データ
信号として、出力される。

【０１６３】次に、図１１に示されるデータ再生処理部
３の具体的な動作について、図１２を参照しつつ説明す
る。ただし、図１１において、ｓ＝ｔ＝４が選択され、
８相クロック信号によりサンプリングした場合を例に説
明する。

【０１６４】図１１において、変化点演算出力信号８の
うち、立ち下がり変化点のみが、変化点演算出力信号８
に含まれる変化点個数情報から１個存在すると判断され
た場合は、図１２の（ｃ）の下側の列（Ｔはデータの１
周期）の場合であり、ｓ（“４”）が選択されて選択回
路８０１に出力される。

【０１６５】ｓ＝４が選択されて、この値を表す信号が
選択回路８０１に出力されると、立ち下がり変化点の平
均値から１８０度離れたサンプルデータ信号が出力され
ることとなる。

【０１６６】すなわち、第０相の遅延サンプルデータ信
号Ｒ０から（３６０度／８）×４＝１８０度ずれた第３
相の遅延サンプルデータ信号Ｒ３が選択されて出力され
る。

【０１６７】次に、変化点演算出力信号８のうちの、立
ち上がり変化点のみが、変化点演算出力信号８に含まれ
る変化点個数情報から１個存在すると判断された場合
は、図１２の（ｃ）の上側の列（Ｔはデータの１周期）
の場合であり、ｔ（“４”）が選択されて選択回路８０
１に出力される。

【０１６８】ｔ＝４が選択されて、この値を表す信号が
選択回路８０１に出力されると、立ち上がり変化点の平
均値から１８０度離れたサンプルデータ信号が出力され
ることとなる。

【０１６９】すなわち、第０相の遅延サンプルデータ信
号Ｒ０から（３６０度／８）×４＝１８０度ずれた第３
相の遅延サンプルデータ信号Ｒ３が選択されて出力され
る。

【０１７０】変化点演算出力信号８のうちの、立ち下が
り変化点が、変化点演算出力信号８に含まれる変化点個
数情報から１個存在すると判断され、立ち上がり変化点
が、変化点演算出力信号８に含まれる変化点個数情報か
ら１個存在すると判断された場合（図１２の（ｂ）の場
合。）は、符号化器８０２から出力された、入力データ
信号の最初の変化点の位置を示すクロック信号の相番号
が選択されて選択回路８０１に出力される。

【０１７１】この出力を受けた選択回路８０１では、こ
の最初の変化点の位置が検出された相番号に相当する遅
延サンプルデータ信号を出力することとなる。

【０１７２】変化点個数情報から、変化点が無いと判断
された場合は（図１２（ａ）の場合）、若しくは、変化
点が３個以上と判断された場合には、ｓ（“４”）が選
択され（ｔでも良い）、サンプルデータ信号の真ん中の
相（略１８０度）に相当するものが出力されることとな
る。

【０１７３】その後、選択回路８０１からの選択出力信
号は、フリップフロップ回路８０５において抽出クロッ
ク信号をクロック信号としてリタイミングされ、抽出ク
ロック信号に同期した再生データ信号として出力され
る。

【０１７４】上述の例では、ｓ，ｔを共に４に設定し
て、変化点から１８０度離れた１Ｔの中央に相当する相
のサンプルデータ信号を選ぶ様にしてジッタに強いリタ
イミングされた出力としての再生データ信号を得るよう
にしているが、立ち下がりと立ち上がりとのジッタパタ
ーンが同一であれば、ｓ＝ｔ＝４としても良いが、通信
システムの系や回路構成等により、両ジッタパターンは
同一とならない場合があり、よってｓやｔを３や５やそ
の他の値に設定しても良い。

【０１７５】以上説明したように、図１に示される、本
発明に係るディジタルＰＬＬ回路及び信号再生方法にお
いては、遅延処理部２を挿入することで、変化点検出演
算部４において実行される立ち上がり変化点の相番号を
示す値の平均値、及び立ち下がり変化点の相番号を示す
値の平均値を算出する処理、及びこの算出された平均値
を用いての抽出クロック信号の選択処理を、見かけ上、
データ再生処理部３における再生データ信号処理に先行
して行うことができることを特徴としている。

【０１７６】従って、このディジタルＰＬＬ回路の一実
施形態によれば、データ領域を有効に活用するために、
オーバーヘッドを少なくした場合であっても、抽出クロ
ック信号に同期した再生データ信号を、誤りなく、高速
に再生することができる。

【０１７７】また、入力データ信号の立ち上がり変化点
若しくは立ち下がり変化点の入力データ信号の揺らぎ
（ジッタ）の中心値の位相（相情報）に追従している、
立ち上がり変化点、若しくは立ち下がり変化点の平均値
を算出している。そのため、この平均値に従い選択され
た抽出クロックを、入力データ信号に位相同期、位相追
従（これにより入力データ信号とＮ相クロック信号との
周波数偏差も吸収する。）した信号とすることができ
る。

【０１７８】なおかつ、再生データ信号は、この抽出ク
ロック信号のタイミングで、データ値が識別され出力さ
れる信号となっているため、再生データ信号は、抽出ク
ロック信号に同期した信号となり、その結果、入力デー
タ信号のジッタ変動やデューティー歪みに対する耐力を
低下させることなく、引き込み時間を高速化することが
できる。

【０１７９】ただし、図１に示されるディジタルＰＬＬ
回路は、本発明に係るディジタルＰＬＬ回路及び信号再
生方法を適用するのに好適な一例であるが、本発明に係
るディジタルＰＬＬ回路及び信号再生方法を適用するデ
ィジタルＰＬＬ回路は、図１に示されるようなディジタ
ルＰＬＬ回路に限定されるものではなく、本発明の要旨
を変更しない限りにおいて、種々の変形実施が可能であ
る。

【０１８０】例えば、図１に示される遅延処理部２の構
成として、図４を用いて説明したが、本発明に適用され
る遅延処理部２は、その他に、図５に示されるような構
成の遅延処理部２を用いても良い。

【０１８１】図５に、図１に示されるディジタルＰＬＬ
回路が具備する遅延処理部２の他の実施形態のブロック
図を示す。ただし、図４に示される部材、及び信号と同
様な部材、及び信号には、同一の番号を付す。

【０１８２】図５に示されるように、まず、この遅延処
理部２は、入力したサンプルデータ信号６を分岐して、
第０相のサンプルデータ信号Ｄ０、第１相のサンプルデ
ータ信号Ｄ１、・・・、第Ｎ−１相のサンプルデータ信
号ＤＮ−１とする。

【０１８３】そして、Ｎ相クロック信号をＬ分周回路１
２を用いてＬ分の１（Ｌは２以上の任意の整数）にＬ分
周し、この分周したクロック信号によって、第０相のサ
ンプルデータ信号Ｄ０、第１相のサンプルデータ信号Ｄ
１、・・・、第Ｎ−１相のサンプルデータ信号ＤＮ−１
をそれぞれＭ段（Ｍは１以上の任意の整数）のフリップ
フロップ回路１１−１−１〜１１−Ｎ−Ｍで遅延させ、
第０相の遅延サンプルデータ信号Ｒ０から第Ｎ−１相の
遅延サンプルデータ信号ＲＮ−１までのＮ本の遅延サン
プルデータ信号を出力する構成となっている。

【０１８４】図５に示される、遅延処理部２を用いたデ
ィジタルＰＬＬ回路及びこれを用いた信号再生方法であ
っても、上述の、図２に示される遅延処理部２を用いた
ディジタルＰＬＬ回路及びこれを用いた信号再生方法と
同様の効果が得られると共に、さらに、図５に示される
遅延処理部２の構成を用いることにより、遅延処理部２
の遅延時間に対する回路規模および消費電力の低減が可
能になる。

【０１８５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、データサンプリング処理部とデータ再生処理
部との間に遅延処理部を挿入することで、再生データ信
号を再生して出力するデータ再生処理部において、変化
点検出演算部での平均値算出処理を見かけ上、先行して
行うことができる構成であるため、例えば、光加入者系
の通信装置等に代表される、バースト状のデータ信号か
ら数ビットで高速に再生データ信号と抽出クロック信号
とを出力するという引き込み動作が要求されるディジタ
ルＰＬＬ回路において、挿入する遅延処理部の遅延段数
を変えるだけで、データ領域を効率的に利用すると共
に、入力データ信号のジッタ変動やデューティー歪みに
対する耐力を低下させることなく、引き込み時間の高速
化を図ることが可能なディジタルＰＬＬ回路を提供する
ことができる。

【０１８６】同様に、データサンプリング処理工程とデ
ータ再生処理工程との間に遅延処理工程を挿入すること
で、再生データ信号を再生して出力するデータ再生処理
工程において、変化点検出演算工程での平均値算出処理
を見かけ上、先行して行うことができる構成であるた
め、例えば、光加入者系の通信装置等に代表される、バ
ースト状のデータ信号から数ビットで高速に再生データ
信号と抽出クロック信号とを出力するという引き込み動
作が要求される信号再生方法において、挿入する遅延処
理工程の遅延段数を変えるだけで、データ領域を効率的
に利用すると共に、入力データ信号のジッタ変動やデュ
ーティー歪みに対する耐力を低下させることなく、引き
込み時間の高速化を図ることが可能な信号再生方法を提
供することができる。

【０１８７】その結果として、引き込み時間を０ビット
にすることもでき、バーストデータ信号の先頭ビットか
ら、誤りのない再生データ信号を出力することが可能な
ディジタルＰＬＬ回路及び信号再生方法を提供すること
ができる。

【０１８８】特に、請求項１及び請求項１８記載の発明
によれば、サンプルデータ信号を遅延させているため、
抽出クロック信号に基づき、再生データ信号を再生して
出力するまでに時間的な猶予が与えられることになり、
抽出クロック信号に同期した再生データ信号を、高速か
つ少ない誤差で出力することが可能なディジタルＰＬＬ
回路及び信号再生方法を提供することができる。

【０１８９】また、請求項２及び請求項１９記載の発明
によれば、サンプルデータ信号を遅延させ、抽出クロッ
ク信号が選択されて出力されるまでの時間が、再生デー
タ信号が再生されるまでの時間以下にすることにより、
抽出クロック信号に同期した再生データ信号を、高速か
つ少ない誤差で出力することが可能なディジタルＰＬＬ
回路及び信号再生方法を提供することができる。

【０１９０】また、請求項３及び請求項２０記載の発明
によれば、入力データ信号をサンプリングしＮ本のサン
プルデータ信号とし、このＮ本のサンプルデータ信号を
用いて抽出クロック信号に同期した再生データ信号を出
力する場合において、Ｎ本のサンプルデータ信号を遅延
させ、抽出クロック信号が選択されて出力されるまでの
時間が、再生データ信号が再生されて出力されるまでの
時間以下にしているため、抽出クロック信号に同期した
再生データ信号を、高速かつ少ない誤差で出力すること
が可能なディジタルＰＬＬ回路及び信号再生方法を提供
することができる。

【０１９１】また、請求項４及び請求項２１記載の発明
によれば、入力データ信号をＮ相クロック信号によりサ
ンプリングし、Ｎ本のサンプルデータ信号として出力
し、この出力されたサンプルデータ信号に基づいて抽出
クロック信号に同期した再生データ信号を出力する場合
において、Ｎ本のサンプルデータ信号を遅延させ、Ｎ本
の遅延サンプルデータ信号として出力することにより、
抽出クロック信号が入力データ信号に基づき選択されて
出力されるまでの時間が、入力データ信号が再生データ
信号として出力されるまでの時間以下にしているため、
抽出クロック信号に同期した再生データ信号を、高速か
つ少ない誤差で出力することが可能なディジタルＰＬＬ
回路及び信号再生方法を提供することができる。

【０１９２】また、請求項５及び請求項２２記載の発明
によれば、それぞれ請求項４及び請求項２１記載の発明
の効果が得られると共に、Ｎ相クロック信号が、入力デ
ータ信号と略周波数が同一で、Ｎを２以上の任意の整数
とし、位相が３６０度／Ｎずつ順次ずれたＮ個のクロッ
ク信号により構成された信号であることから、入力デー
タ信号のサンプリングが、時系列的に行うことができ、
入力データ信号の変化点を容易に検出することが可能な
ディジタルＰＬＬ回路及び信号再生方法を提供すること
ができる。

【０１９３】また、請求項６及び請求項２３記載の発明
によれば、それぞれ請求項４又は５及び請求項２１又は
２２に記載の発明の効果が得られると共に、再生データ
信号が、Ｎ本の遅延サンプルデータ信号のうちの１本の
遅延サンプルデータ信号を、抽出クロック信号に同期さ
せることにより出力されているため、再生データ信号の
抽出クロック信号に対する同期の正確性をさらに向上さ
せることが可能なディジタルＰＬＬ回路及び信号再生方
法を提供することができる。

【０１９４】また、請求項７及び請求項２４記載の発明
によれば、それぞれ請求項４から６及び請求項２１から
２３のいずれかに記載の発明の効果が得られると共に、
抽出クロック信号が、Ｎ相クロック信号の中から選択さ
れるため、抽出クロック信号の入力データ信号に対する
位相及び周波数の同期の正確性をさらに向上させること
が可能なディジタルＰＬＬ回路及び信号再生方法を提供
することができる。

【０１９５】また、請求項８及び請求項２５記載の発明
によれば、それぞれ請求項４から７及び請求項２１から
２４のいずれかに記載の発明の効果が得られると共に、
Ｎ本のサンプルデータ信号の遅延がフリップフロップに
よるものであることから、正確かつ確実にサンプルデー
タ信号を遅延させることが可能なディジタルＰＬＬ回路
及び信号再生方法を提供することができる。

【０１９６】また、請求項９及び２６記載の発明によれ
ば、それぞれ請求項４から７及び請求項２１から２４の
いずれかに記載の発明の効果が得られると共に、Ｎ本の
サンプルデータ信号の遅延がフリップフロップによるも
のであることから、正確かつ確実にサンプルデータ信号
を遅延させることが可能になると共に、遅延時間に対す
る回路規模及び消費電力の低減が可能なディジタルＰＬ
Ｌ回路及び信号再生方法を提供することができる。

【０１９７】また、請求項１０及び請求項２７記載の発
明によれば、それぞれ請求項４から９及び請求項２１か
ら２６のいずれかに記載の発明の効果が得られると共
に、抽出クロック信号の選択、及び再生データ信号の再
生を制御するための信号としての変化点演算出力信号が
出力されているため、入力データ信号に同期している抽
出クロック信号をさらに正確かつ確実に出力することが
可能になると共に、再生データ信号の抽出クロック信号
に対する同期をさらに正確なものとすることが可能なデ
ィジタルＰＬＬ回路及び信号再生方法を提供することが
できる。

【０１９８】また、請求項１１及び請求項２８記載の発
明によれば、それぞれ請求項１０及び請求項２７記載の
発明の効果が得られると共に、変化点演算出力信号が入
力データ信号の立ち上がり変化点を示す、Ｎ相クロック
信号を構成するクロック信号の相番号の情報を含むこと
から、抽出クロック信号の選択をさらに正確に実行する
ことが可能なディジタルＰＬＬ回路及び信号再生方法を
提供することができる。

【０１９９】また、請求項１２及び請求項２９記載の発
明によれば、それぞれ請求項１０又は１１及び請求項２
７又は２８に記載の発明の効果が得られると共に、変化
点演算出力信号が入力データ信号の立ち下がり変化点を
示す、Ｎ相クロック信号を構成するクロック信号の相番
号の情報を含むことから、この相番号の情報により抽出
クロック信号の選択をさらに正確に実行することが可能
なディジタルＰＬＬ回路及び信号再生方法を提供するこ
とができる。

【０２００】また、請求項１３及び請求項３０記載の発
明によれば、それぞれ請求項１０から１２及び請求項２
７から２９のいずれかに記載の発明の効果が得られると
共に、変化点演算出力信号が、抽出クロック信号の１周
期の間の、入力データ信号の変化点の個数を示す情報を
含むことから、さらに正確に再生データ信号を再生する
ことが可能なディジタルＰＬＬ回路及び信号再生方法を
提供することができる。

【０２０１】また、請求項１４及び請求項３１記載の発
明によれば、それぞれ請求項１０から１３及び請求項２
７から３０のいずれかに記載の発明の効果が得られると
共に、Ｎ本のサンプルデータ信号を、抽出クロック信号
に同期したタイミングで取り込み、取り込んだＮ個の値
から入力データ信号の立ち上がり変化点と立ち下がりの
変化点に相当するクロック信号の相番号を検出し、検出
した相番号の平均値を算出する演算処理を行なっている
ため、精度の良い相番号の平均値を含む変化点演算出力
信号を出力することが可能なディジタルＰＬＬ回路及び
信号再生方法を提供することができる。

【０２０２】また、請求項１５及び請求項３２記載の発
明によれば、それぞれ請求項１０から１４及び請求項２
７から３１のいずれかに記載の発明の効果が得られると
共に、変化点演算出力信号に含まれる、入力データ信号
の立ち上がり変化点を示すクロック信号の相番号の平均
値、若しくは、入力データ信号の立ち下がり変化点を示
すクロック信号の相番号の平均値により示される相のク
ロック信号を、Ｎ相クロック信号の中から選択して、抽
出クロック信号として出力することにより、入力データ
信号の立ち上がり変化点、若しくは立ち下がり変化点の
変動に追従した抽出クロック信号を出力することが可能
なディジタルＰＬＬ回路及び信号再生方法を提供するこ
とができる。

【０２０３】すなわち、上記平均値が入力データ信号の
立ち上がりあるいは立ち下がり変化点のデータ変化点の
揺らぎ（ジッタ）の中心値の位相（相情報）に追従した
ものとなっているため、これらの平均値が示す位相（相
情報）に従い選択された抽出クロック信号は、入力デー
タ信号に位相同期、位相追従し、これにより入力データ
信号とＮ相クロック信号との周波数偏差も吸収し、ジッ
タやデューティ変動等に十分な耐力を有し、誤りなく再
生データ信号を再生することが可能なディジタルＰＬＬ
回路及び信号再生方法を提供することができる。

【０２０４】また、請求項１６及び３３記載の発明によ
れば、それぞれ請求項４から１５及び請求項２１から３
２のいずれかに記載の発明の効果が得られると共に、Ｎ
本のサンプルデータ信号間の位相差を保ったまま、入力
したＮ本のサンプルデータ信号を遅延させることから、
遅延されたサンプルデータ信号の利便性をさらに向上さ
せることが可能なディジタルＰＬＬ回路及び信号再生方
法を提供することができる。

【図面の簡単な説明】

【図１】本発明に係るディジタルＰＬＬ回路の一実施形
態の構成を示すブロック図である。

【図２】図１に示される変化点検出演算部が、サンプル
データ信号の値を取り込む際の動作の概念図である。

【図３】図１に示される変化点検出演算部が相番号の平
均値を算出する際の動作の工程図である。

【図４】図１に示される遅延処理部の第１の構成例を示
す回路図である。

【図５】図１に示される遅延処理部の第２の構成例を示
す回路図である。

【図６】図１に示されるデータサンプリング処理部の動
作を示すタイムチャートである。

【図７】図１に示される遅延処理部の動作を示すタイム
チャートである。

【図８】図１に示される変化点検出演算部の動作を示す
タイムチャートである。

【図９】図１に示される抽出クロック選択処理部の動作
を示すタイムチャートである。

【図１０】図１に示されるデータ再生処理部の動作を示
すタイムチャートである。

【図１１】図１に示されるデータ再生処理部の一構成例
を示す回路図である。

【図１２】図１１に示されるデータ再生処理部のデータ
再生動作を示す概念図である。

【図１３】本発明、及び従来のディジタルＰＬＬ回路及
び信号再生方法における引き込みのビット数を示す図で
ある。

【図１４】本発明、及び従来のディジタルＰＬＬ回路及
び信号再生方法における入力データ信号の変化点検出動
作を示す概念図である。

【図１５】本発明、及び従来のディジタルＰＬＬ回路及
び信号再生方法におけるデータ再生方法の概念図であ
る。

【図１６】従来のディジタルＰＬＬ回路の構成を示すブ
ロック図である。

【図１７】従来のディジタルＰＬＬ回路の構成を示すブ
ロック図である。

【符号の説明】

１データサンプリング処理部２遅延処理部３データ再生処理部４変化点検出演算部５抽出クロック信号選択処理部６サンプルデータ信号（Ｎ本）７遅延サンプルデータ信号（Ｎ本）８変化点演算出力信号１１−１−１，１１−１−２，・・・，１１−１−Ｍ
フリップフロップ１１−２−１，１１−２−２，・・・，１１−２−Ｍ
フリップフロップ１１−Ｎ−１，１１−Ｎ−２，・・・，１１−Ｎ−Ｍ
フリップフロップ１２Ｌ分周回路２０１減算器２０２重み付け部２０３加算器２０４平均化部８０１選択回路８０２符号化器８０４選択回路８０５フリップフロップＣ０第０相のクロック信号Ｃ１第１相のクロック信号Ｃ２第２相のクロック信号Ｃ３第３相のクロック信号Ｃ４第４相のクロック信号Ｃ５第５相のクロック信号Ｃ６第６相のクロック信号Ｃ７第７相のクロック信号Ｄ０第０相のサンプルデータ信号Ｄ１第１相のサンプルデータ信号Ｄ２第２相のサンプルデータ信号Ｄ３第３相のサンプルデータ信号Ｄ４第４相のサンプルデータ信号Ｄ５第５相のサンプルデータ信号Ｄ６第６相のサンプルデータ信号Ｄ７第７相のサンプルデータ信号Ｒ０第０相の遅延サンプルデータ信号Ｒ１第１相の遅延サンプルデータ信号Ｒ２第２相の遅延サンプルデータ信号Ｒ３第３相の遅延サンプルデータ信号Ｒ４第４相の遅延サンプルデータ信号Ｒ５第５相の遅延サンプルデータ信号Ｒ６第６相の遅延サンプルデータ信号Ｒ７第７相の遅延サンプルデータ信号

Claims

【特許請求の範囲】

【請求項１】抽出クロック信号に同期した再生データ
信号を出力するディジタルＰＬＬ回路において、サンプルデータ信号を遅延させることにより、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とするディジタル
ＰＬＬ回路。
【請求項２】入力データ信号をＮ相クロック信号によ
りサンプリングすることにより得られたサンプルデータ
信号を遅延させ、抽出クロック信号が選択されるまでの時間が、再生デー
タ信号が再生されるまでの時間以下にすることにより、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とするディジタル
ＰＬＬ回路。
【請求項３】少なくとも、入力データ信号をサンプリ
ングして、Ｎ本のサンプルデータ信号を出力するデータ
サンプリング処理部と、抽出クロック信号に同期した再
生データ信号を出力するデータ再生処理部とを有するデ
ィジタルＰＬＬ回路において、前記データサンプリング処理部と、前記データ再生処理
部との間に、前記Ｎ本のサンプルデータ信号を遅延させる遅延処理部
を有し、前記抽出クロック信号が選択されるまでの時間が、再生
データ信号が再生されるまでの時間以下にすることによ
り、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とするディジタル
ＰＬＬ回路。
【請求項４】入力データ信号と、Ｎ個のクロック信号
により構成されたＮ相クロック信号とが入力し、該Ｎ相
クロック信号により、前記入力データ信号をサンプリン
グして、Ｎ本のサンプルデータ信号を出力するデータサ
ンプリング処理部と、前記抽出クロック信号に同期した再生データ信号を出力
するデータ再生処理部とを有し、前記Ｎ相クロック信号の中から、前記再生データ信号に
同期している抽出クロック信号を出力するディジタルＰ
ＬＬ回路において、前記データサンプリング処理部から出力されたＮ本のサ
ンプルデータ信号が入力し、該入力したＮ本のサンプル
データ信号を遅延させ、Ｎ本の遅延サンプルデータ信号
として、前記データ再生処理部に出力する遅延処理部を
有し、前記入力データ信号に基づき、前記抽出クロック信号が
選択されて出力されるまでの時間が、前記入力データ信号が再生データ信号として再生される
までの時間以下にすることにより、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とするディジタル
ＰＬＬ回路。
【請求項５】前記Ｎ相クロック信号が、前記入力データ信号と略周波数が同一で、位相が、３６
０度／Ｎ（Ｎは２以上の整数）ずつ順次ずれたＮ個のク
ロック信号により構成された信号であることを特徴とす
る請求項４記載のディジタルＰＬＬ回路。
【請求項６】前記データ再生処理部が、前記遅延処理部から出力されたＮ本の遅延サンプルデー
タ信号の中から、１つの遅延サンプルデータ信号を選択
して、抽出クロック信号に同期させて再生データ信号と
して出力することを特徴とする請求項４又は５に記載の
ディジタルＰＬＬ回路。
【請求項７】前記Ｎ相クロック信号の中から、前記抽
出クロック信号を選択して出力する抽出クロック選択処
理部を有することを特徴とする請求項４から６のいずれ
かに記載のディジタルＰＬＬ回路。
【請求項８】前記遅延処理部が、Ｎ本のサンプルデータ信号がそれぞれ入力する、Ｍ段
（Ｍは１以上の任意の整数）のフリップフロップにより
構成された、Ｎ本のフリップフロップラインを有し、それぞれのフリップフロップラインを構成するフリップ
フロップに入力するクロック信号が、前記Ｎ相クロック信号を構成するクロック信号であるこ
とを特徴とする請求項４から７のいずれかに記載のディ
ジタルＰＬＬ回路。
【請求項９】前記遅延処理部が、Ｎ本のサンプルデータ信号がそれぞれ入力する、Ｍ段
（Ｍは１以上の任意の整数）のフリップフロップにより
構成された、Ｎ本のフリップフロップラインと、入力したＮ相クロック信号のそれぞれをＬ分の１（Ｌは
２以上の任意の整数）に分周するＬ分周回路とを有し、それぞれのフリップフロップラインを構成するフリップ
フロップに入力するクロック信号が、前記Ｎ相クロック信号を構成するクロック信号を、前記
Ｌ分周回路により分周した信号であることを特徴とする
請求項４から７のいずれかに記載のディジタルＰＬＬ回
路。
【請求項１０】前記データサンプリング処理部から出
力されたＮ本のサンプルデータ信号と、前記抽出クロッ
ク信号とが入力し、該入力したＮ本のサンプルデータ信
号と抽出クロック信号とに基づき、前記抽出クロック選
択処理部、及び前記データ再生処理部を制御するための
信号を変化点演算出力信号として出力する変化点検出演
算部を有することを特徴とする請求項４から９のいずれ
かに記載のディジタルＰＬＬ回路。
【請求項１１】前記変化点演算出力信号が、前記入力データ信号の立ち下がり変化点を示す、前記Ｎ
相クロック信号を構成するクロック信号の相番号の情報
を含むことを特徴とする請求項１０記載のディジタルＰ
ＬＬ回路。
【請求項１２】前記変化点演算出力信号が、前記入力データ信号の立ち上がり変化点を示す、前記Ｎ
相クロック信号を構成するクロック信号の相番号の情報
を含むことを特徴とする請求項１０又は１１記載のディ
ジタルＰＬＬ回路。
【請求項１３】前記変化点演算出力信号が、前記入力データ信号の変化点の個数を示す情報を含むこ
とを特徴とする請求項１０から１２のいずれかに記載の
ディジタルＰＬＬ回路。
【請求項１４】前記変化点検出演算部が、前記Ｎ本のサンプルデータ信号を、前記抽出クロック信
号に同期したタイミングで取り込み、該取り込んだＮ個の値から前記入力データ信号の立ち上
がり変化点と立ち下がりの変化点に相当するクロック信
号の相番号を検出し、該検出した相番号の平均値を算出する演算処理を行うこ
とにより、前記変化点演算出力信号を出力することを特徴とする請
求項１０から１３のいずれかに記載のディジタルＰＬＬ
回路。
【請求項１５】前記抽出クロック選択処理部が、前記変化点検出演算部から出力された、前記変化点演算
出力信号に含まれる、前記入力データ信号の立ち上がり変化点を示すクロック
信号の相番号の平均値、若しくは、前記入力データ信号
の立ち下がり変化点を示すクロック信号の相番号の平均
値により示される相のクロック信号を、前記Ｎ相クロック信号の中から選択して、抽出クロック
信号として出力することにより、入力データ信号の立ち上がり変化点、若しくは立ち下が
り変化点の変動に追従した抽出クロック信号を出力する
ことを特徴とする請求項１０から１４のいずれかに記載
のディジタルＰＬＬ回路。
【請求項１６】前記遅延処理部が、前記Ｎ本のサンプルデータ信号間の位相差を保ったま
ま、前記入力したＮ本のサンプルデータ信号を遅延させ
ることを特徴とする請求項４から１５のいずれかに記載
のディジタルＰＬＬ回路。
【請求項１７】入力データ信号と、該入力データ信号
と略周波数が同一で、位相が、３６０度／Ｎ（Ｎは２以
上の整数）ずつ順次ずれたＮ個のクロック信号により構
成されたＮ相クロック信号とが入力し、該Ｎ相クロック
信号により、前記入力データ信号をサンプリングして、
Ｎ本のサンプルデータ信号を出力するデータサンプリン
グ処理部（１）と、前記データサンプリング処理部から出力されたＮ本のサ
ンプルデータ信号（６）と、前記Ｎ相クロック信号とが
入力し、前記入力したＮ本のサンプルデータ信号を、前
記Ｎ相クロック信号に基づき遅延させ、Ｎ本の遅延サン
プルデータ信号（７）として出力する遅延処理部（２）
と、前記データサンプリング処理部から出力されたＮ本のサ
ンプルデータ信号と、抽出クロック選択処理部（５）か
ら出力された抽出クロック信号とが入力し、前記抽出ク
ロック選択処理部、及び、データ再生処理部（３）を制
御するための変化点演算出力信号（８）を出力する変化
点検出演算部（４）と、前記Ｎ相クロック信号が入力し、前記変化点検出演算部
から出力された変化点演算出力信号に基づき、Ｎ相クロ
ック信号から抽出クロック信号として出力するクロック
信号を選択し、これを抽出クロック信号として、前記変
化点検出演算部、データ再生処理部、及び外部に出力す
る抽出クロック選択処理部（５）と、前記遅延処理部から出力された前記Ｎ本の遅延サンプル
データ信号と、前記変化点検出演算部から出力された変
化点演算出力信号と、前記抽出クロック選択処理部から
出力された抽出クロック信号とが入力し、再生データ信
号を出力するデータ再生処理部（３）とを有することを
特徴とするディジタルＰＬＬ回路。
【請求項１８】抽出クロック信号に同期した再生デー
タ信号を出力する信号再生方法において、サンプルデータ信号を遅延させることにより、前記抽出クロックに同期した再生データ信号を高速かつ
少ない誤差で出力することを特徴とする信号再生方法。
【請求項１９】入力データ信号をＮ相クロック信号に
よりサンプリングすることにより得られたサンプルデー
タ信号を遅延させ、抽出クロック信号が選択されるまでの時間が、再生デー
タ信号が再生されるまでの時間以下にすることにより、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とする信号再生方
法。
【請求項２０】少なくとも、入力データ信号をサンプ
リングして、Ｎ本のサンプルデータ信号を出力するデー
タサンプリング処理工程と、抽出クロック信号に同期し
た再生データ信号を出力するデータ再生処理工程とを有
する信号再生方法において、前記データサンプリング処理工程と、前記データ再生処
理工程との間に、前記Ｎ本のサンプルデータ信号を遅延させる遅延処理工
程を有し、前記抽出クロック信号が選択されるまでの時間が、再生
データ信号が再生されるまでの時間以下にすることによ
り、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とする信号再生方
法。
【請求項２１】入力データ信号と、Ｎ個のクロック信
号により構成されたＮ相クロック信号とが入力し、該Ｎ
相クロック信号により、前記入力データ信号をサンプリ
ングして、Ｎ本のサンプルデータ信号を出力するデータ
サンプリング処理工程と、前記抽出クロック信号に同期した再生データ信号を出力
するデータ再生処理工程とを有し、前記Ｎ相クロック信号の中から、前記再生データ信号に
同期している抽出クロック信号を出力する信号再生方法
において、前記データサンプリング処理工程から出力されたＮ本の
サンプルデータ信号が入力し、該入力したＮ本のサンプ
ルデータ信号を遅延させ、Ｎ本の遅延サンプルデータ信
号として出力する遅延処理工程を有し、前記入力データ信号に基づき抽出クロック信号が選択さ
れて出力されるまでの時間が、前記入力データ信号が再生データ信号として選択される
までの時間以下にすることにより、前記抽出クロック信号に同期した再生データ信号を高速
かつ少ない誤差で出力することを特徴とする信号再生方
法。
【請求項２２】前記Ｎ相クロック信号が、前記入力データ信号と略周波数が同一で、位相が、３６
０度／Ｎ（Ｎは２以上の整数）ずつ順次ずれたＮ個のク
ロック信号によりＮ相クロック信号であることを特徴と
する請求項２１記載の信号再生方法。
【請求項２３】前記データ再生処理工程が、前記遅延処理工程において出力されたＮ本の遅延サンプ
ルデータ信号の中から、１つの遅延サンプルデータ信号
を選択して、抽出クロック信号に同期させて再生データ
信号として出力することを特徴とする請求項２１又は２
２に記載の信号再生方法。
【請求項２４】前記Ｎ相クロック信号の中から、前記
抽出クロック信号を選択して出力する抽出クロック選択
処理工程を有することを特徴とする請求項２１から２３
のいずれかに記載の信号再生方法。
【請求項２５】前記遅延処理工程が、Ｎ本のサンプルデータ信号をそれぞれＭ段（Ｍは１以上
の任意の整数）のフリップフロップにより構成された、
Ｎ本のフリップフロップラインに入力させ、それぞれのフリップフロップラインを構成するフリップ
フロップに入力するクロック信号として、前記Ｎ相クロック信号を構成するクロック信号を用いる
ことにより、前記入力したＮ本のサンプルデータ信号を
遅延させる工程であることを特徴とする請求項２１から
２４のいずれかに記載の信号再生方法。
【請求項２６】前記遅延処理工程が、Ｎ本のサンプルデータ信号をそれぞれＭ段（Ｍは１以上
の任意の整数）のフリップフロップにより構成された、
Ｎ本のフリップフロップラインに入力させ、入力したＮ相クロック信号のそれぞれをＬ分の１（Ｌは
２以上の任意の整数）に分周するＬ分周回路に入力さ
せ、それぞれのフリップフロップラインを構成するフリップ
フロップに入力するクロック信号として、前記Ｎ相クロック信号を構成するクロック信号を、前記
Ｌ分周回路により分周した信号を用いることにより、前
記入力したＮ本のサンプルデータ信号を遅延させる工程
であることを特徴とする請求項２１から２４のいずれか
に記載の信号再生方法。
【請求項２７】前記データサンプリング処理工程にお
いて出力されたＮ本のサンプルデータ信号と、前記抽出
クロック信号とに基づき、前記抽出クロック選択処理工
程、及び前記データ再生処理工程を制御するための信号
を変化点演算出力信号として出力する変化点検出演算工
程を有することを特徴とする請求項２１から２６のいず
れかに記載の信号再生方法。
【請求項２８】前記変化点演算出力信号が、前記入力データ信号の立ち下がり変化点を示す、前記Ｎ
相クロック信号を構成するクロック信号の相番号の情報
を含むことを特徴とする請求項２７記載の信号再生方
法。
【請求項２９】前記変化点演算出力信号が、前記入力データ信号の立ち上がり変化点を示す、前記Ｎ
相クロック信号を構成するクロック信号の相番号の情報
を含むことを特徴とする請求項２７又は２８記載の信号
再生方法。
【請求項３０】前記変化点演算出力信号が、前記入力データ信号の変化点の個数を示す情報を含むこ
とを特徴とする請求項２７から２９のいずれかに記載の
信号再生方法。
【請求項３１】前記変化点検出演算工程が、前記Ｎ本のサンプルデータ信号を、前記抽出クロック信
号に同期したタイミングで取り込み、該取り込んだＮ個の値から前記入力データ信号の立ち上
がり変化点と立ち下がりの変化点に相当するクロック信
号の相番号を検出し、該検出した相番号の平均値を算出する演算処理を行うこ
とにより、前記変化点演算出力信号を出力することを特徴とする請
求項２７から３０のいずれかに記載の信号再生方法。
【請求項３２】前記抽出クロック選択処理工程が、前記変化点検出演算工程において出力された、前記変化
点演算出力信号に含まれる、前記入力データ信号の立ち上がり変化点を示すクロック
信号の相番号の平均値、若しくは、前記入力データ信号
の立ち下がり変化点を示すクロック信号の相番号の平均
値により示される相のクロック信号を、前記Ｎ相クロック信号の中から選択して、抽出クロック
信号として出力することにより、入力データ信号の立ち上がり変化点、若しくは立ち下が
り変化点の変動に追従した抽出クロック信号を出力する
ことを特徴とする請求項２７から３１のいずれかに記載
の信号再生方法。
【請求項３３】前記遅延処理工程が、前記Ｎ本のサンプルデータ信号間の位相差を保ったま
ま、前記入力したＮ本のサンプルデータ信号を遅延させ
ることを特徴とする請求項２１から３２のいずれかに記
載の信号再生方法。