JPH11153655A - 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法 - Google Patents

圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法

Info

Publication number
JPH11153655A
JPH11153655A JP10240867A JP24086798A JPH11153655A JP H11153655 A JPH11153655 A JP H11153655A JP 10240867 A JP10240867 A JP 10240867A JP 24086798 A JP24086798 A JP 24086798A JP H11153655 A JPH11153655 A JP H11153655A
Authority
JP
Japan
Prior art keywords
test
memory
chip
address
test data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10240867A
Other languages
English (en)
Inventor
Sang-Gon Park
相坤 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11153655A publication Critical patent/JPH11153655A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 多数のテストベクトルからなるテストデータ
を用いてＩＣチップを検査するＩＣチップ検査装置及び
ＩＣチップ検査方法を提供する。 【解決手段】 本検査装置は、ピンメモリ、シーケンサ
メモリ、及び駆動部を有する。ピンメモリは多数のテス
トブロックを貯蔵する。テストブロックはテストベクト
ルの中で少なくとも一つのテストベクトルの組合せであ
り、該テストブロックはテストデータ内で少なくとも一
度以上反復される。シーケンサメモリはテストデータを
復元するためのテストブロックの指定順序に対する情報
を貯蔵する。駆動部はシーケンサメモリに貯蔵された指
定順序にしたがってピンメモリに貯蔵されたテストブロ
ックを順次出力させるためにピンメモリを駆動する。本
検査装置はテストデータの復元のための別途のＣＰＵが
要らず、プログラミングが簡単である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣチップ検査装置
及びＩＣチップ検査方法に係り、特にディジタルテスト
データ内のテストベクトルを多数のテストブロックにグ
ルーピングし、該テストブロックを順次出力することに
よってテストデータを復元するＩＣチップ検査装置及び
該検査装置を用いたＩＣチップの検査方法に関する。
【０００２】
【従来の技術】一般に、電子機器に用いられるＰＣＢ(P
rinted Circuit Board) はディジタル信号を処理するた
めの多数のＩＣチップを有している。該ＩＣチップはＰ
ＣＢ内で相互に電気的に連結されている。ＩＣチップの
連結状態及びＩＣチップ自体の正常動作の可否は別途の
ＩＣチップ検査装置により検査される。
【０００３】このようなＩＣチップ検査装置は、ＩＣチ
ップにテスト用デジタル信号を入力した後、入力された
ディジタル信号によりＩＣチップから出力されるディジ
タル信号を所定の基準信号と比較する。該比較結果によ
ってＩＣチップ検査装置はＩＣチップの良否を判断す
る。
【０００４】ＩＣチップ検査装置は、ＰＣＢ全体にテス
ト用ディジタル信号を入力したり、ＰＣＢ内の特定のデ
ィジタル素子だけにディジタル信号を入力したりする。
このように、テスト用ディジタル信号は検査の目的によ
ってＰＣＢ全体或いはＰＣＢ内の特定素子だけに入力さ
れる。この時、ＰＣＢ内の特定素子の不良の有無を検査
することをインサーキットテストといい、ＰＣＢ全体或
いはＰＣＢ内の大きいブロックを検査することを機能テ
ストという。
【０００５】最近のＰＣＢはＬＳＩ(large scale integ
ration)またはＶＬＳＩ(very largescale integration)
のような高集積度のＩＣチップを多数含んでおり、また
このようなＩＣチップはディジタル信号の入出力のため
に多数のピンを有している。このように複雑なＩＣチッ
プを検査するためには、図１に示したように、ＩＣチッ
プの入力ピンに長く複雑なディジタル信号を印加しなけ
ればならず、このような信号をテストデータという。
【０００６】図２は、テストデータの一例を示してい
る。テストデータはテストパターンともいい、図２に示
したように行列の形態に表現される。各行はＩＣチップ
の一つの入力ピンに順次入力されるデータを示し、各列
はクロック毎に発生するデータを示す。したがって、行
の数はＩＣチップの入力ピンの数に対応し、各列はテス
トベクトルという。ＩＣチップのテストのために各テス
トベクトルが入力ピンにクロック毎に順次入力される。
【０００７】大部分のＩＣチップ検査装置は、テストデ
ータをメモリに記憶させた後に、一定のクロックにした
がってテストベクトルを順次発生させる。一般に複雑な
ＶＬＳＩは数百個の入出力ピンを有しており、テストデ
ータは数千乃至数万個のテストベクトルからなってい
る。したがって、複雑なＩＣチップを検査するためには
多量のテストデータを貯蔵するための大容量のメモリが
要求され、これによりＩＣチップ検査装置の嵩が増加
し、コストも増大する。
【０００８】このような問題点を解決するために、テス
トデータを圧縮することによってメモリを減らす多様な
方法が提案されている。圧縮されたテストデータはメモ
リに貯蔵され、ＩＣチップの検査を行う時に圧縮された
テストデータが元来のテストデータに変換される。ＩＣ
チップ検査装置はテストデータを圧縮させるための様々
な圧縮方法を採用しており、この圧縮方法によるテスト
データの圧縮の効率がＩＣチップ検査装置の性能及びコ
ストを決定する。
【０００９】このようなテストデータ圧縮方法の典型的
な例が、Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄの米国特許第
４，６５２，８１４号明細書に開示されている。図３
は、Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄの米国特許第４，
６５２，８１４号明細書に開示されたＩＣチップ検査装
置を示したブロック図である。開示されたＨｅｗｌｅｔ
ｔ−Ｐａｃｋａｒｄの特許においては度々発生される部
分を短いコードに置換した後、該置換されたコードで全
てテストデータを表現する方式を採用している。
【００１０】図３において、ピンドライバー回路は実際
にテストベクトルが出力される所であり、ローカルテス
トデータラムはテストデータが貯蔵される所である。ピ
ンドライバー回路の数はＩＣチップの入力ピンの数と同
一であり、またピンドライバー回路はそれぞれＩＣチッ
プの入力ピンに連結されている。ローカルテストデータ
ラムの数もＩＣチップの入力ピンの数と同一である。し
たがって、それぞれのローカルテストデータラムに貯蔵
されているデータはテストデータの行に対応し、ローカ
ルテストデータラムの数はテストデータの行の数と同一
である。
【００１１】ローカルテストデータラムには総てのテス
トベクトルがその出力順序にしたがって貯蔵されず、多
くのテストベクトルの中で同一のテストベクトルは一度
だけ貯蔵されている。だから、ローカルテストデータラ
ムに貯蔵されているテストベクトルは総てが相互に異な
っている。仮に一つのテストベクトルがテストデータ内
で度々用いられると、ローカルテストデータラムに貯蔵
されている該テストベクトルは反復的に用いられる。し
たがって、同一のテストベクトルが重複されて貯蔵され
ないので全てのテストデータの大きさを小さくすること
ができる。
【００１２】このように、ローカルテストデータラムに
は反復されない一つのテストベクトルだけが記憶される
ので、該テストベクトルを組み合せて元来のテストデー
タを復元するためには追加の装置が必要である。該追加
装置をシーケンサという。
【００１３】シーケンサはＣＰＵ、プログラムラム、カ
ウンター／レジスター、プライオリティエンコード、エ
ンコードラム、及びＭＵＸから構成される。エンコード
ラムにはローカルテストデータラムに貯蔵されている各
テストベクトルのアドレスが貯蔵されている。該アドレ
スを用いてローカルテストデータラム内の特定のテスト
ベクトルを反復的に出力することができる。
【００１４】カウンター／レジスターはプライオリティ
エンコードを通じてエンコードラムを制御する。カウン
ター／レジスターはエンコードラムの特定位置を記憶す
ることができ、エンコードラムに記憶されているアドレ
スを通じてテストベクトルの特定なブロックを反復して
用いることができる。したがって、いくつかのテストベ
クトルからなる一つのブロックを反復的に指定しようと
する場合にはカウンター／レジスターが用いられる。
【００１５】ＣＰＵはシーケンサ内の全ての装置を制御
する。ＣＰＵの命令語はプログラムラムに貯蔵されてい
る。
【００１６】使用者は反復されないテストベクトルをロ
ーカルテストデータラムに貯蔵し、該テストベクトルの
各アドレスをエンコードラムに貯蔵し、シーケンサの全
ての制御の順序をプログラムラムに貯蔵する。したがっ
て、ＩＣチップを検査する時には、プログラムラムに貯
蔵された順序にしたがってＣＰＵがエンコードラムを制
御してローカルテストデータラム内に貯蔵されているテ
ストベクトルの中で必要なテストベクトルを順次出力す
る。これにより元来のテストデータが復元され、復元さ
れたテストデータはピンドライバー回路によりＩＣチッ
プ入力に適したディジタル信号に変換されてからＩＣチ
ップに入力される。
【００１７】このようなＨｅｗｌｅｔｔ−Ｐａｃｋａｒ
ｄの特許に開示されたＩＣチップ検査装置は、テストデ
ータを圧縮できる効率的な方法を提供するが、次の短所
がある。
【００１８】 シーケンサがＣＰＵを含んでいるので
シーケンサの構成が複雑である。ＣＰＵには、別途のク
ロックとロム及びラムとが必ず必要である。したがっ
て、ＩＣチップ検査装置のコストが増大され、構造が複
雑である。
【００１９】 全てのテストデータを圧縮するために
テストデータをローカルテストデータラム、エンコード
ラム、及びプログラムラムで要求する三つの形態のデー
タに変換させなければならないので、テストデータを変
換させるためのプログラムが複雑で、該プログラミング
がとても難しい。
【００２０】
【発明が解決しようとする課題】したがって、本発明の
目的は、従来のこのような問題点を考慮して、別途のＣ
ＰＵがなく簡単な構造で、テストデータを圧縮するため
のプログラミングが容易なＩＣチップ検査装置を提供す
ることである。また、本発明の他の目的は、前記のよう
なＩＣチップ検査装置を用いたＩＣチップ検査方法を提
供することである。
【００２１】
【課題を解決するための手段】前記の目的は、本発明に
よって、多数のテストベクトルからなるテストデータを
用いてＩＣチップを検査する検査装置において、前記テ
ストベクトルの中で少なくとも一つのテストベクトルの
組合からそれぞれなり前記テストデータ内で少なくとも
一度以上反復される多数のテストブロックを貯蔵するピ
ンメモリと、前記テストデータを復元するための前記テ
ストブロックの指定順序に対する情報を貯蔵するシーケ
ンサメモリと、前記シーケンサメモリに貯蔵された前記
指定順序にしたがって前記ピンメモリに貯蔵されたテス
トブロックを順次出力させるように前記ピンメモリを駆
動する駆動部とを含むことを特徴とするＩＣチップ検査
装置によって達成される。
【００２２】望ましくは、前記シーケンサメモリは、そ
れぞれの前記テストブロック内の始めのテストベクトル
のアドレスに当該する始めアドレスを前記指定順序にし
たがって貯蔵するアドレスメモリと、前記始めアドレス
により指定される前記テストブロック内のテストベクト
ルの個数に対する情報を前記指定順序にしたがって貯蔵
する長さメモリとを含む。
【００２３】また、前記駆動部は、前記アドレスメモリ
から前記始めアドレスが入力され前記ピンメモリに貯蔵
されたテストベクトルのアドレスを指定するアドレスカ
ウンターと、前記長さメモリから前記テストベクトルの
個数に対する情報が入力され前記アドレスカウンターに
より一つのテストブロック内の総てのテストベクトルが
順次指定されるように入力された値だけ前記アドレスカ
ウンターの値を順次変動させる長さカウンターと、前記
アドレスカウンターによる一つのテストブロック内の全
てのテストベクトルの指定が完了された後、前記アドレ
スメモリ及び前記長さメモリ内の次の情報がそれぞれ前
記アドレスカウンター及び前記長さカウンター内に入力
されるように前記アドレスメモリ及び前記長さメモリを
駆動するプログラムとを含む。
【００２４】前記他の目的を達成するための本発明によ
るＩＣチップ検査方法は、テストベクトルの中で少なく
とも一つのテストベクトルの組合せからそれぞれなり前
記テストデータ内で少なくとも一度以上反復される多数
のテストブロックを決める段階と、前記テストデータを
復元するための前記テストブロックの指定順序を設定す
る段階と、前記指定順序にしたがって前記テストブロッ
クを順次出力することにより前記テストデータを復元す
る段階と、前記復元されたテストデータを前記ＩＣチッ
プに入力する段階と、入力された前記テストデータによ
って前記ＩＣチップから出力される出力データを基準デ
ータと比較して前記ＩＣチップの良否を判断する段階と
を含む。
【００２５】本発明によると、テストデータが多数のテ
ストブロックにグルーピングされ該テストブロックが反
復的に用いられるので、テストデータ全てを貯蔵するこ
とが不必要となり、メモリが節約される。また、各テス
トブロックは始めアドレスと長さアドレスだけで表現さ
れ、全てのテストデータが始めアドレスと長さとの貯蔵
順序にしたがって容易に復元される。
【００２６】したがって、テストデータの復元のための
別途のＣＰＵが不要であり、プログラミングが簡単であ
る。また、ＩＣチップ検査装置のコストを低減すること
ができる。
【００２７】
【発明の実施の形態】以下、添付した図面を参照して本
発明を詳しく説明する。先ず、後述される本発明による
ＩＣチップ検査装置内のピンラムに貯蔵されるテストブ
ロックを決めるためのテストデータのグルーピング方式
を説明する。
【００２８】テストデータは前述の如く、行列で表現さ
れる。各行はＩＣチップの入力ピンに順次入力されるデ
ータを示し、各列はクロック毎に発生するデータを示
す。したがって、行の数はＩＣチップの入力ピンの数に
対応し、各列はテストベクトルという。
【００２９】テストデータは、多数のテストブロックに
分類される。各テストブロックは、一つ或いはそれ以上
のテストベクトルからなる。テストデータにはいくつか
のテストベクトルからなる組合せが少なくとも一度以上
反復されて現れ、該反復されて現れるテストベクトルの
組合せが一つのテストブロックに決定される。
【００３０】テストブロックの例を表１に示す。
【００３１】
【表１】
【００３２】例えば、表１に示したように、１４０番地
から１４７番地までのアドレスが順次付けられた８個の
テストベクトルの組合せがテストデータ内で少なくとも
一度以上現れる場合、該テストベクトルが一つのテスト
ブロック、例えば第１テストブロックに決定される。同
一の方式で、２００番地から２１１番地までのアドレス
が順次付けられた１２個のテストベクトルの組合せがテ
ストデータ内で少なくとも一度以上現れる場合、該テス
トベクトルが他のテストブロック、例えば第２テストブ
ロックに決定される。また、４５０番地が付けられたテ
ストベクトルだけからなる５個のテストベクトルの組合
せがテストデータ内で少なくとも一度以上現れる場合、
該テストベクトルがさらに他のテストブロック、例えば
第３テストブロックに決定される。
【００３３】このように決定されたテストベクトルは、
次に例示されたように始めアドレスとテストブロックの
長さとで簡単に表現することができる。 （１４０，８） ⇒ １４０，１４１，１４２，１４
３，１４４，１４５，１４６，１４７ （２００，１２）⇒ ２００，２０１，…………，２１
０，２１１ （４５０，５＿）⇒ ４５０，４５０，４５０，４５
０，４５０ （ここで、５＿は、数字５にアンダーラインを引いたも
のを示すものとする。）
【００３４】括弧内の左側のパラメーターは一つのテス
トブロックの始めアドレスを示し、右側のパラメーター
は該テストブロックの長さを示す。ここで、第３テスト
ブロックの長さを示す数字にはアンダーラインが引かれ
ている。該アンダーラインは同一のアドレスが反復され
ることを意味する。このように、始めアドレスと長さを
指定することによって一つのテストブロックが表現され
る。このとき、一度用いられたテストブロックの一部、
即ち、一つのテストブロック内の一つまたはいくつかの
テストベクトルが他のテストブロックでも用いることが
できる。例えば、次のようなさらに他のテストブロック
の追加的な指定が可能である。 （２０１，３） ⇒ ２０１，２０２，２０３
【００３５】ここで、２０１番地から２０３番地までは
前記の第２テストブロックを構成するテストベクトルの
一部である。このようなテストブロックは、例えば第４
テストブロックに決定することができる。このように一
つのテストブロックで用いられたテストベクトルも、そ
の中の少なくとも一つからなる組合せがテストデータ内
の他の部分でもう一度以上用いられると、さらに他のテ
ストブロックに決定され得る。
【００３６】また、テストデータ内で度々用いられる一
つのテストベクトルに対してはおおよそ一つのアドレス
を付けるが、一つのテストベクトルがいくつかのテスト
ブロック内で用いられる場合には同一のテストベクトル
にいくつかのアドレスを付けることができる。
【００３７】即ち、表１を参照すると、第１テストブロ
ック内の１４１番地と第２テストブロック内の２０２番
地は同一のテストベクトルを指定している。結果的に、
一つのテストベクトルに二つのアドレスが付けられる。
このような方式によると、一つのテストベクトルがメモ
リ内に度々貯蔵され得るのでテストベクトルを貯蔵する
ために要求されるメモリの容量が多少増加するが、テス
トブロックをさらに容易に決定することができるという
長所がある。
【００３８】例えば、仮に第１テストブロックと第２テ
ストブロックがテストデータ内で度々反復されると、一
つのテストベクトルに表１の如く二つのアドレス、即ち
１４１番地と２０２番地を付けることによって、多数の
テストベクトルからなるテストブロックを容易に設定す
ることができる。したがって、全体的な圧縮効率はさら
に向上させられ、プログラミングがさらに容易になる。
【００３９】このようにテストデータを多数のテストブ
ロックにグルーピングすることにおいて、一つのテスト
ベクトルの組合せがテストデータ内でなるべく度々反復
されるようにテストブロックを決定することが望まし
い。また、このために、各テストベクトルにアドレスを
付ける順序は必ずテストデータ内でのテストベクトルの
元来の順序にしたがう必要はなく、多数のテストブロッ
クを設定することができ、また各テストブロックができ
るだけ度々反復されるようにアドレスを付けることが望
ましい。
【００４０】また、一つのテストブロックの一部が他の
テストブロックを設定することに容易に用いられるよう
に各テストベクトルのアドレスの順序を決定することが
望ましい。例えば、テストブロック（Ｘ）の後方に位置
したテストベクトルと他の一つのテストブロック（Ｙ）
の前方に位置したテストベクトルからなる新しいさらに
他のテストブロック（Ｚ）がテストデータ内で度々反復
される場合、該テストブロック（Ｚ）の設定を容易にす
るためにはテストブロック（Ｙ）がテストブロック
（Ｘ）の真後ろに位置されるのが望ましい。このような
方式によると、テストブロック（Ｚ）をメモリに別に貯
蔵しなくても、始めアドレスと長さだけでもテストブロ
ック（Ｚ）を容易に設定することができる。
【００４１】これにより後述されるピンラムには全ての
テストデータが貯蔵される必要がなく、反復されるテス
トブロックが一度だけ貯蔵されるとか、別に貯蔵される
必要がない。従って、少ない容量のピンラムだけでも全
てのテストデータを構成する総ての情報を貯蔵すること
ができる。このようなテストブロックは本発明によるＩ
Ｃチップ検査装置により元来のテストデータに復元され
るように出力され、復元されたテストデータがＩＣチッ
プに入力されることによってＩＣチップの検査が行われ
る。
【００４２】図４は本発明によるＩＣチップ検査装置の
ブロック図である。本発明によるＩＣチップ検査装置は
多数のピンラム、多数のピンドライバー、及びシーケン
サから構成されている。
【００４３】ピンドライバーは検査されるＩＣチップの
入力ピンに連結される。ピンドライバーの個数はＩＣチ
ップの入力ピンの個数と同一であり、テストベクトルは
ピンドライバーを通じて順次出力される。
【００４４】ピンラムには前述の如き方式によりアドレ
スを付けた多数のテストベクトルが貯蔵されている。ピ
ンラムの数もＩＣチップの入力ピンの数と同一である。
従って、一つのピンラムに貯蔵されているデータはテス
トデータの行に対応し、ピンラムの数はテストデータの
行の数と同一である。
【００４５】シーケンサはシーケンサラム、アドレスカ
ウンター、長さカウンター、及びプログラムポインタを
含む。また、シーケンサは前記の如きシーケンサ内の各
デバイスを駆動するためのクロック(図示せず)を有して
いる。
【００４６】シーケンサラムはアドレスラムと長さラム
からなる。シーケンサラムはテストブロックに対する情
報を貯蔵する。即ち、シーケンサラム内のアドレスラム
は各テストブロックの始めアドレスが貯蔵されており、
長さラムには各テストブロックの長さに対する情報が貯
蔵されている。アドレスラムは始めアドレスをテストデ
ータに復元するための順序で貯蔵する。
【００４７】アドレスカウンターには、アドレスラムか
ら一つのテストブロックの始めアドレスが入力される。
また、アドレスカウンターはピンラムに貯蔵されたテス
トベクトルのアドレスを指定し、このように指定された
アドレスに該当するテストベクトルが、ピンラムからピ
ンドライバーに出力される。
【００４８】また、長さカウンターには長さラムから一
つのテストブロックの長さに対する情報が入力される。
長さカウンターは、テストブロックの長さに対する情報
が入力された後からクロック毎に該内部に貯蔵された値
を減少させる。これと同時に、アドレスカウンターは長
さカウンターの値が″０″のない間にはクロック毎にそ
の内部に貯蔵された値を増加させる。従って、アドレス
カウンターに貯蔵された値は、長さラムに入力された数
だけ順次増加され、これによりアドレスカウンターによ
り一つのテストブロック内の総てのテストベクトルが順
次指定される。
【００４９】プログラムポインタは、アドレスラムと長
さラムの現在位置を示す。プログラムポインタは、アド
レスカウンターによる一つのテストブロック内の総ての
テストベクトルの指定が完了された後、アドレスラム及
び長さラム内の次の情報がアドレスカウンター及び長さ
カウンター内にそれぞれ入力されるようにアドレスラム
及び長さラムを駆動する。即ち、長さカウンターの値
が″０″になると、プログラムポインタの値が増加し、
これによって新しいテストブロックの始めアドレス及び
長さに対する情報がアドレスラムと長さラムからそれぞ
れ出力されてアドレスカウンターと長さカウンターにそ
れぞれ入力される。
【００５０】例えば、アドレスラムと長さラムの値が表
２と同一の場合には、アドレスカウンター、長さカウン
ター、及びプログラムポインタの値はそれぞれ表３に示
したように変化される。
【００５１】
【表２】
【表３】
【００５２】アドレスカウンターの値はクロック毎に順
次ピンラムに入力され、ピンラムはその内部に貯蔵され
ているテストベクトルの中で順次入力されるアドレスに
該当するテストベクトルを順次出力する。ピンラムから
出力されたテストベクトルは、ピンドライバーによりＩ
Ｃチップに入力することに適した信号に変換され、該変
換された信号はＩＣチップの入力ピンに入力される。入
力された信号によりＩＣチップから出力された信号は所
定の基準信号と比較され、比較結果によってＩＣチップ
の良否が判断される。
【００５３】本発明によると、テストデータが多数のテ
ストブロックにグルーピングされ該テストブロックが反
復的に用いられるので、全てのテストデータを貯蔵する
必要がなくてメモリが節約される。また、各テストブロ
ックは該始めアドレスと長さアドレスだけに表現され、
全てのテストデータが該始めアドレスと長さの貯蔵順序
にしたがって容易に復元される。
【００５４】
【発明の効果】前述したように、本発明によると、テス
トデータの復元のための別途にＣＰＵが要らず、プログ
ラミングが簡単になる。また、ＩＣチップのテストのた
めの装置のコストが低減される。
【００５５】以上においては、本発明の特定の望ましい
実施形態に対して示し説明したが、本発明は前記の実施
形態に限定されず、特許請求の範囲で請求する本発明の
要旨を逸脱することなく、当該発明の属する記述分野に
おける通常の知識を有するものであれば多様な変形実施
が可能であろう。
【図面の簡単な説明】
【図１】 一般のＩＣチップにテストデータが入力され
る状態を示したＩＣチップの概略図である。
【図２】 ＩＣチップ検査用テストデータの例示図であ
る。
【図３】 従来のＩＣチップ検査装置のブロック図であ
る。
【図４】 本発明によるＩＣチップ検査装置のブロック
図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 多数のテストベクトルからなるテストデ
    ータを用いてＩＣチップを検査する検査装置において、 前記テストベクトルの中で少なくとも一つのテストベク
    トルの組合からそれぞれなり前記テストデータ内で少な
    くとも一度以上反復される多数のテストブロックを貯蔵
    するピンメモリと、 前記テストデータを復元するための前記テストブロック
    の指定順序に対する情報を貯蔵するシーケンサメモリ
    と、 前記シーケンサメモリに貯蔵された前記指定順序にした
    がって前記ピンメモリに貯蔵されたテストブロックを次
    第に出力させるように前記ピンメモリを駆動する駆動部
    とを含むことを特徴とするＩＣチップ検査装置。
  2. 【請求項２】 前記シーケンサメモリは、 それぞれの前記テストブロック内の始めのテストベクト
    ルのアドレスに該当する始めアドレスを前記指定順序に
    したがって貯蔵するアドレスメモリと、 前記始めアドレスにより指定される前記テストブロック
    内のテストベクトルの個数に対する情報を前記指定順序
    にしたがって貯蔵する長さメモリとを含むことを特徴と
    する請求項１記載のＩＣチップ検査装置。
  3. 【請求項３】 前記駆動部は、 前記アドレスメモリから前記始めアドレスが入力され前
    記ピンメモリに貯蔵されたテストベクトルのアドレスを
    指定するアドレスカウンターと、 前記長さメモリから前記テストベクトルの個数に対する
    情報が入力され前記アドレスカウンターにより一つのテ
    ストブロック内の総てのテストベクトルが次第に指定さ
    れるように入力された値だけ前記アドレスカウンターの
    値を次第に変動させる長さカウンターと、 前記アドレスカウンターによる一つのテストブロック内
    の全てテストベクトルの指定が完了された後、前記アド
    レスメモリ及び前記長さメモリ内の次の情報がそれぞれ
    前記アドレスカウンター及び前記長さカウンター内に入
    力されるように前記アドレスメモリ及び前記長さメモリ
    を駆動するプログラムポインタとを含むことを特徴とす
    る請求項２記載のＩＣチップ検査装置。
  4. 【請求項４】 前記ピンメモリは、前記テストベクトル
    のビットの数と同一の個数のラムを含むことを特徴とす
    る請求項１記載のＩＣチップ検査装置。
  5. 【請求項５】 前記ピンメモリから出力されたテストデ
    ータを前記ＩＣチップに入力可能な信号に変換させるた
    めのピンドライバーをさらに含むことを特徴とする請求
    項１記載のＩＣチップ検査装置。
  6. 【請求項６】 前記多数のテストベクトルからなるテス
    トデータを用いてＩＣチップを検査するＩＣチップ検査
    方法において、 前記テストベクトルの中で少なくとも一つのテストベク
    トルの組合せからそれぞれなり前記テストデータ内で少
    なくとも一度以上反復される多数のテストブロックを決
    める段階と、 前記テストデータを復元するための前記テストブロック
    の指定順序を設定する段階と、 前記指定順序にしたがって前記テストブロックを次第に
    出力することにより前記テストデータを復元する段階
    と、 前記復元されたテストデータを前記ＩＣチップに入力す
    る段階と、 入力された前記テストデータによって前記ＩＣチップか
    ら出力される出力データを基準データと比較して前記Ｉ
    Ｃチップの良否を判断する段階とを含むことを特徴とす
    るＩＣチップ検査方法。
JP10240867A 1997-08-26 1998-08-26 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法 Pending JPH11153655A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199741218 1997-08-26
KR1019970041218A KR19990018125A (ko) 1997-08-26 1997-08-26 Ic칩 검사용 테스터데이타 압축방법과 그 압축장치 및 ic칩용 테스터장치와 그 테스터방법

Publications (1)

Publication Number Publication Date
JPH11153655A true JPH11153655A (ja) 1999-06-08

Family

ID=19518706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10240867A Pending JPH11153655A (ja) 1997-08-26 1998-08-26 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法

Country Status (4)

Country Link
US (1) US6122761A (ja)
JP (1) JPH11153655A (ja)
KR (2) KR19990018125A (ja)
CN (1) CN1211737A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093175B2 (en) 1999-11-23 2006-08-15 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US7111209B2 (en) 1999-11-23 2006-09-19 Janusz Rajski Test pattern compression for an integrated circuit test environment
KR101221868B1 (ko) 2011-02-28 2013-01-15 연세대학교 산학협력단 테스트 데이터를 압축하는 방법, 테스트 데이터 압축방법이 구현된 프로그램이 저장된 컴퓨터 판독가능한 저장매체 및 압축된 테스트 데이터 복원장치
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6874109B1 (en) 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
JP3845016B2 (ja) 1999-11-23 2006-11-15 メンター・グラフィクス・コーポレーション テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション
US8533547B2 (en) 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
JP2005043204A (ja) * 2003-07-22 2005-02-17 Advantest Corp パターン発生器、及び試験装置
CN100359333C (zh) * 2004-05-26 2008-01-02 华为技术有限公司 一种应用于芯片的仿真测试方法
US7260760B2 (en) * 2005-04-27 2007-08-21 International Business Machines Corporation Method and apparatus to disable compaction of test responses in deterministic test-set embedding-based BIST
KR100810140B1 (ko) * 2005-11-16 2008-03-06 엠텍비젼 주식회사 선택적 테스트 벡터 압축 방법 및 장치
CN101165502B (zh) * 2006-10-18 2011-06-22 上海华虹Nec电子有限公司 测试仪同测方法
US8312330B2 (en) * 2007-06-21 2012-11-13 Litepoint Corporation System and method for testing wireless devices
CN101989464B (zh) * 2009-08-06 2012-10-31 中芯国际集成电路制造(上海)有限公司 存储器测试方法和外部测试仪
CN102236068B (zh) * 2010-04-30 2015-11-25 无锡中星微电子有限公司 一种芯片测试的方法和装置
CN102262208B (zh) * 2010-05-31 2015-11-25 无锡中星微电子有限公司 一种芯片测试的方法和***
CN102103643A (zh) * 2011-01-24 2011-06-22 苏州瀚瑞微电子有限公司 芯片测试中存储测试向量的方法
CN102288896A (zh) * 2011-05-17 2011-12-21 上海华岭集成电路技术股份有限公司 高速通信总线芯片端口特性测试方法
CN106405373B (zh) * 2016-08-29 2019-06-21 北京自动测试技术研究所 一种主动式测试向量匹配方法
CN110031188B (zh) * 2019-03-29 2021-08-27 上海华岭集成电路技术股份有限公司 集成电路光学芯片光圈测试方法
CN113077837B (zh) * 2021-03-24 2024-04-12 上海华虹宏力半导体制造有限公司 一种自动测试设备的多类型测试向量整合方法及***
CN112986804B (zh) * 2021-04-28 2021-09-07 成都万创科技股份有限公司 一种基于Android设备量产过程中测试PCBA的软件实现方法
CN118011192B (zh) * 2024-04-10 2024-06-04 真贺科技(江苏)有限公司 一种多模组化的芯片测试方法及***

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652814A (en) * 1983-06-13 1987-03-24 Hewlett-Packard Company Circuit testing utilizing data compression and derivative mode vectors
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
JPS6438672A (en) * 1987-08-05 1989-02-08 Hitachi Ltd Pattern generator
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
US5151903A (en) * 1989-09-28 1992-09-29 Texas Instruments Incorporated High efficiency pattern sequence controller for automatic test equipment
JP2880019B2 (ja) * 1992-05-28 1999-04-05 横河電機株式会社 パターン発生装置
JPH07225261A (ja) * 1994-02-09 1995-08-22 Advantest Corp 半導体試験装置用パターン発生器
US5606568A (en) * 1995-11-30 1997-02-25 Megatest Corporation Method and apparatus for performing serial and parallel scan testing on an integrated circuit
US5894484A (en) * 1997-04-28 1999-04-13 Credence Systems Corporation Integrated circuit tester with distributed instruction processing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093175B2 (en) 1999-11-23 2006-08-15 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US7111209B2 (en) 1999-11-23 2006-09-19 Janusz Rajski Test pattern compression for an integrated circuit test environment
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US10234506B2 (en) 1999-11-23 2019-03-19 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
KR101221868B1 (ko) 2011-02-28 2013-01-15 연세대학교 산학협력단 테스트 데이터를 압축하는 방법, 테스트 데이터 압축방법이 구현된 프로그램이 저장된 컴퓨터 판독가능한 저장매체 및 압축된 테스트 데이터 복원장치

Also Published As

Publication number Publication date
KR19990018125A (ko) 1999-03-15
US6122761A (en) 2000-09-19
KR19990023805A (ko) 1999-03-25
CN1211737A (zh) 1999-03-24

Similar Documents

Publication Publication Date Title
JPH11153655A (ja) 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法
US5694402A (en) System and method for structurally testing integrated circuit devices
US5321701A (en) Method and apparatus for a minimal memory in-circuit digital tester
EP1369700A2 (en) Distributed interface for parallel testing of multiple devices using a single tester channel
JPH10307173A (ja) 電子回路あるいはボード用テスタ及び電子デバイスの試験方法
KR100516428B1 (ko) 데이터 압축에 대한 메모리 테스터
JPH08313591A (ja) フェイルメモリ装置
US6901542B2 (en) Internal cache for on chip test data storage
JP2002535684A (ja) 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム
JPS6288972A (ja) 階層テスト・シ−ケンサ
US5905986A (en) Highly compressible representation of test pattern data
JPH1048297A (ja) 回路テスター
JP2002311111A (ja) テストベクトルの圧縮方法
JP2002311090A (ja) 半導体集積回路およびテスト用ボード
US20010003209A1 (en) Efficient generation of optimum test data
US7516381B2 (en) Integrated circuit test system
JP2000091388A (ja) Ｉｃ試験装置の救済判定方式
JP3126127B2 (ja) 試験データ圧縮方式
JP2006322931A (ja) 集積回路検査装置
US6603303B1 (en) Method and apparatus for testing integrated circuit
KR100263877B1 (ko) 테스트데이터의시퀀싱방법
JP2002139552A (ja) 集積回路のテスト構成
JPH10283218A (ja) 半導体検査装置におけるデータ変換装置及びデータ変換方法並びにデータ変換プログラムを記録した媒体
JP2903443B2 (ja) Ｉｃ試験装置
JP2940207B2 (ja) 圧縮パターン生成方式