CN118011192B - 一种多模组化的芯片测试方法及*** - Google Patents

Abstract

本发明涉及一种多模组化的芯片测试方法及***，属于芯片测试技术领域，该方法包括：对多个待测芯片分别进行初步测试和二次测试，并进行顺序位标记；获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；将标记的顺序位大于0的待测芯片在电平转换过程的测试数据通过已识别数据通道传输至通信板，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。本申请提供方法及***，保证了待测芯片与各个模块之间的供电安全；记录和跟踪了具体的测试项目的测试结果，在后续工序中若需对芯片进行分析或改善时，无需进行重新测试；提高了芯片测试的效率。

Description

一种多模组化的芯片测试方法及***

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种多模组化的芯片测试方法及***。

背景技术

芯片是计算机等电子设备的重要组成部分，由于芯片结构精细、制造工艺复杂、流程繁琐，不可避免地会在生产过程中留下潜在的缺陷，使制造完成的芯片不能达到标准要求，随时可能因为各种原因而出现故障，因此，为了确保芯片质量，通常会对芯片进行测试以便将良品和不良品分开。

现有技术中主要通过测试机对芯片进行自动化测试，依据测试结果将芯片简单划分为良品、次良品，然而，现有技术中通过测试机对芯片进行自动化测试中，没有对异常芯片进行位置标记，且没有记录和跟踪具体的测试项目的测试结果，从而，在后续工序中需对芯片进行分析或改善时，需要重新测试，造成工序的增加；此外现有技术中芯片测试需要不同参数的供电电源，由于电压工作性质，容易发生电压浪涌。

发明内容

本发明意在提供一种多模组化的芯片测试方法及***，以解决现有技术中存在的不足，本发明要解决的技术问题通过以下技术方案来实现。

本发明提供的多模组化的芯片测试方法，包括：

通过初步设定的电平对***至接口适配板的多个待测芯片进行初步测试，接口适配板基于初步测试结果对相应的待测芯片进行二次测试，采用引脚驱动模块基于初步测试结果和二次测试结果对***至接口适配板的多个待测芯片进行顺序位标记；

通过引脚驱动模块设置已识别数据通道和未识别数据通道；

通过未识别数据通道将标记的顺序位为0的待测芯片的相应测试结果传输至通信板，并进行输出；

采用生成器对初步设定的电平进行转换，将经过转换的电平施加到标记的顺序位大于0的待测芯片上的测试向量中，获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；

将标记的顺序位大于0的待测芯片在电平转换过程的测试数据通过已识别数据通道传输至通信板，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

在上述的方案中，初步测试结果包括已被识别和未被识别，二次测试结果包括异常芯片和正常芯片。

在上述的方案中，对初步测试结果为已被识别的待测芯片进行二次测试，在二次测试过程中，接口适配板计算初步测试结果为已被识别的待测芯片的引脚的安全裕度，将引脚的安全裕度小于安全裕度阈值的已被识别的待测芯片判定为异常芯片，将引脚的安全裕度大于等于安全裕度阈值的已被识别的待测芯片判定为正常芯片。

在上述的方案中，通过安全裕度计算公式获取已被识别的待测芯片的引脚的安全裕度，其中，安全裕度计算公式为：

其中，为安全裕度，/>表示待测芯片的引脚的许用应力，/>表示待测芯片引脚的等效应力。

在上述的方案中，引脚驱动模块对初步测试结果为未被识别的待测芯片和二次测试结果为异常芯片标记的顺序位为0，对二次测试结果为正常芯片标记的顺序位大于0。在上述的方案中，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出包括：

通信板从已识别数据通道中将标记的顺序位大于0的待测芯片在电平转换过程的测试数据与预期设定的测试数据进行对比，根据对比结果判断顺序位大于0的待测芯片的功能测试是否完成，基于判断结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

在上述的方案中，在标记的顺序位大于0的待测芯片在电平转换过程中输出的测试数据大于等于预期设定的测试数据时，则判定相应的待测芯片的功能测试完成，并采用通信板将相应的待测芯片的测试数据进行输出。

在上述的方案中，在标记的顺序位大于0的待测芯片在电平转换过程中输出的测试数据小于预期设定的测试数据时，则判定相应的待测芯片的功能测试未完成，并采用引脚驱动模块对相应的待测芯片标记为测试未完成芯片。

本发明提供的多模组化的芯片测试***，采用如上所述的多模组化的芯片测试方法进行芯片测试，所述***包括：

接口适配板、互联背板、电源模块、引脚驱动模块、生成器、主控板和通信板；

电源模块、引脚驱动模块、生成器、主控板和通信板均通过互联背板与接口适配板连接；

电源模块包括浪涌保护单元，电源模块通过互联背板向接口适配板、引脚驱动模块、生成器、主控板和通信板提供电源；

通过初步设定的电平对***至接口适配板的多个待测芯片进行初步测试，接口适配板基于初步测试结果对相应的待测芯片进行二次测试；

主控板对***至接口适配板的多个待测芯片进行管控；

引脚驱动模块通过互联背板获取待测芯片的初步测试结果和二次测试结果，基于初步测试结果和二次测试结果对***至接口适配板的多个待测芯片进行顺序位标记，以及设置已识别数据通道和未识别数据通道；

通信板通过未识别数据通道获取标记的顺序位为0的待测芯片的相应测试结果，并进行输出；

生成器对初步设定的电平进行转换，将经过转换的电平施加到标记的顺序位大于0的待测芯片上的测试向量中，获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；

通信板通过已识别数据通道获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据，并对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

在上述的方案中，所述浪涌保护单元包括电阻R1、二极管D1、电容C1、浪涌保护器U、场效应管Q1、二极管D2、电容C2、电阻R2和电阻R3，所述电阻R1的第一端连接至电源正极输入端IN，所述二极管D1的阴极与所述电阻R1的第二端电连接，所述二极管D1的阳极接至地，所述场效应管Q的漏极与所述电阻R1的第一端电连接，所述场效应管Q的源极连接至电源正极输出端OUT，所述二极管D2的阴极与所述场效应管Q的栅极电连接，所述二极管D2的阳极接至地，所述浪涌保护器U的引脚1和引脚2连接至所述电阻R1的第二端，并通过所述电容C1接至地，所述浪涌保护器U的引脚3接至地，所述浪涌保护器U的引脚4通过所述电容C2接至地，所述电阻R2和所述电阻R3串联在电源正极输出端OUT与地之间，所述浪涌保护器U的引脚5通过所述电阻R3接至地，所述浪涌保护器U的引脚6连接至电源正极输出端OUT，所述浪涌保护器U的引脚7连接至所述场效应管Q的栅极。

本发明实施例包括以下优点：

本发明实施例提供的多模组化的芯片测试方法及***，通过包括浪涌保护单元的电源模块向接口适配板、引脚驱动模块、生成器、主控板和通信板提供电源，保证了待测芯片与各个模块之间的供电安全；设置分别独立的已识别数据通道和未识别数据通道，对经过标记顺序位以及相应待测芯片在电平转换过程的测试数据进行输出，记录和跟踪了具体的测试项目的测试结果，在后续工序中若需对芯片进行分析或改善时，无需进行重新测试；分别进行初步测试、二次测试以及在电平转换过程中对经过二次测试后的待测芯片进行测试，并对各项测试结果进行标记，从而，可对待测芯片的测试结果进行分类，帮助用户快速分析待测芯片的具体问题，提高了芯片测试的效率。

附图说明

图1是本发明的一个实施例中一种多模组化的芯片测试方法的步骤流程图；

图2是本发明的一个实施例中一种多模组化的芯片测试***的组成示意图；

图3是本发明的一个实施例中浪涌保护单元的电路图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

如图1所示，本发明提供一种多模组化的芯片测试方法，该方法包括以下步骤：

步骤S1：通过初步设定的电平对***至接口适配板的多个待测芯片进行初步测试，接口适配板基于初步测试结果对相应的待测芯片进行二次测试，采用引脚驱动模块基于初步测试结果和二次测试结果对***至接口适配板的多个待测芯片进行顺序位标记；

具体地，初步设定的电平为高电平；

具体地，接口适配板具有多个测试接口，可同时对多个待测芯片进行测试，引脚驱动模块通过互联背板与接口适配板连接；

具体地，初步测试结果包括已被识别和未被识别，在接口适配板识别到***至接口适配板的对应的待测芯片时，判定该待测芯片已被识别；在接口适配板未识别到***至接口适配板的对应的待测芯片时，判定该待测芯片未被识别。

具体地，二次测试结果包括异常芯片和正常芯片，对已被识别的待测芯片进行二次测试，在二次测试过程中，接口适配板计算已被识别的待测芯片的引脚的安全裕度，将引脚的安全裕度小于安全裕度阈值的已被识别的待测芯片判定为异常芯片，将引脚的安全裕度大于等于安全裕度阈值的已被识别的待测芯片判定为正常芯片，用户可根据芯片的类型对安全裕度阈值进行设置，其中，安全裕度计算公式如下：

其中，为安全裕度，/>表示待测芯片的引脚的许用应力，/>表示待测芯片引脚的等效应力，具体地，待测芯片的引脚的许用应力指的是待测芯片的引脚在承受外力时，其破坏应力不得超过的极限值，不同的芯片的许用应力不同，待测芯片的引脚的等效应力指的是与待测芯片的引脚受到的应力具有相同的破坏效果的应力；

具体地，通过计算已被识别的待测芯片的引脚的安全裕度，可对已被识别的待测芯片的引脚强度进行校核评估，筛选出符合要求的已被识别的待测芯片；

具体地，引脚驱动模块对初步测试结果为未被识别的待测芯片标记的顺序位SN为0，对二次测试结果为异常芯片的待测芯片标记的顺序位SN为0；

具体地，引脚驱动模块对二次测试结果为正常芯片标记的顺序位SN大于0,其中，引脚驱动模块依次获取正常芯片信号，每接收一个正常芯片信号，对相应的正常芯片进行标记一次，后边的正常芯片的顺序位比其前一个正常芯片的顺序位多1，例如，在存在5个正常芯片时，5个正常芯片的顺序位依次为1、2、3、4和5，最后一个正常芯片的顺序位与正常芯片的数量相等。

步骤S2：通过引脚驱动模块设置已识别数据通道和未识别数据通道；

步骤S3：通过未识别数据通道将标记的顺序位为0的待测芯片的相应测试结果传输至通信板，并通过通信板对标记的顺序位为0的待测芯片的相应测试结果进行输出；

具体地，通过未识别数据通道将未被识别的待测芯片对应的测试结果和异常芯片的测试结果传输至通信板。

步骤S4：采用生成器对初步设定的电平进行转换，将经过转换的电平施加到标记的顺序位大于0的待测芯片上的测试向量中，获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；

具体地，采用生成器对初步设定的电平进行转换后得到低电平，将经过转换的低电平施加到标记的顺序位大于0的待测芯片上的测试向量中实现相应的待测芯片的输入信号的反转，从而获取标记的顺序位大于0的待测芯片在高-低电平转换过程的测试数据；

具体地，顺序位大于0的待测芯片在高-低电平转换过程的测试数据为：顺序位大于0的待测芯片输出的电平的翻转次数，包括从高到低和从低到高的翻转，顺序位大于0的待测芯片输出的电平的翻转次数越少，即目标函数越小，则表示相应的待测芯片的适应度越小，顺序位大于0的待测芯片输出的电平的翻转次数越多，即目标函数越大，则表示相应的待测芯片的适应度越好；

步骤S5：将标记的顺序位大于0的待测芯片在电平转换过程的测试数据通过已识别数据通道传输至通信板，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

具体地，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出包括：

通信板从已识别数据通道中将标记的顺序位大于0的待测芯片在电平转换过程的测试数据与预期设定的测试数据进行对比，根据对比结果判断顺序位大于0的待测芯片的功能测试是否完成，基于判断结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出；

具体地，通信板从已识别数据通道中将标记的顺序位大于0的待测芯片在高-低电平转换过程中输出的电平的翻转次数与预期设定的电平的翻转次数进行对比；

具体地，在标记的顺序位大于0的待测芯片在高-低电平转换过程中输出的电平的翻转次数大于等于预期设定的电平的翻转次数时，则判定相应的待测芯片的功能测试完成，并采用通信板将相应的待测芯片的测试数据进行输出；在标记的顺序位大于0的待测芯片在高-低电平转换过程中输出的电平的翻转次数小于预期设定的电平的翻转次数时，则判定相应的待测芯片的功能测试未完成，并采用引脚驱动模块对相应的待测芯片标记为测试未完成芯片。

如图2所示，本发明提供一种多模组化的芯片测试***，采用如上所述的多模组化的芯片测试方法进行芯片测试，该***包括：

接口适配板、互联背板、电源模块、引脚驱动模块、生成器、主控板和通信板；

电源模块、引脚驱动模块、生成器、主控板和通信板均通过互联背板与接口适配板连接；

电源模块包括浪涌保护单元，电源模块通过互联背板向接口适配板、引脚驱动模块、生成器、主控板和通信板提供电源；

通过初步设定的电平对***至接口适配板的多个待测芯片进行初步测试，接口适配板基于初步测试结果对相应的待测芯片进行二次测试；

主控板对***至接口适配板的多个待测芯片进行管控，具体地，通过对主控板的供电、检测数据的输入/输出控制，使得每个待测芯片处于独立的测试状态；

引脚驱动模块通过互联背板获取待测芯片的初步测试结果和二次测试结果，基于初步测试结果和二次测试结果对***至接口适配板的多个待测芯片进行顺序位标记，以及设置已识别数据通道和未识别数据通道；

通信板通过未识别数据通道获取标记的顺序位为0的待测芯片的相应测试结果，并对标记的顺序位为0的待测芯片的相应测试结果进行输出；

生成器对初步设定的电平进行转换，将经过转换的电平施加到标记的顺序位大于0的待测芯片上的测试向量中，获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；

通信板通过已识别数据通道获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据，并对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

如图3所示，浪涌保护单元包括电阻R1、二极管D1、电容C1、浪涌保护器U、场效应管Q、二极管D2、电容C2、电阻R2和电阻R3，电阻R1的第一端连接至电源正极输入端IN，二极管D1的阴极与电阻R1的第二端电连接，二极管D1的阳极接至地，场效应管Q的漏极与电阻R1的第一端电连接，场效应管Q的源极连接至电源正极输出端OUT，二极管D2的阴极与场效应管Q的栅极电连接，二极管D2的阳极接至地，浪涌保护器U的引脚1和引脚2连接至电阻R1的第二端，并通过电容C1接至地，浪涌保护器U的引脚3接至地，浪涌保护器U的引脚4通过电容C2接至地，电阻R2和电阻R3串联在电源正极输出端OUT与地之间，浪涌保护器U的引脚5通过电阻R3接至地，浪涌保护器U的引脚6连接至电源正极输出端OUT，浪涌保护器U的引脚7连接至场效应管Q的栅极。

具体地，所述场效应管Q1型号为N型，所述二极管D1为单向稳压二极管。

具体地，所述浪涌保护单元首先输入电源，然后通过电阻R1进行电流限制，防止电源发生瞬变，电容C1对供电电压进行滤波，同时利用二极管D1对供电电压进行箝位，保证浪涌保护器U供电电源在允许电压范围内，且不会因电源尖峰被损坏，二极管D2对浪涌保护器U的供电电压进行检测，根据检测的设定值进行接地保护，在场效应管Q导通时，场效应管Q的栅源极间电压上升到所需值，保证快速接通所需电压值的输出，同时在场效应管Q关断时，场效应管Q的栅源极间的电容电压的快速泄放提供一个低阻抗的通路，从而保证电源模块快速关断，浪涌保护器U输出的电压值经电阻R2和电阻R3进行调节输出。

具体地，通过浪涌保护单元，避免了电源模块发生电压浪涌，提高了电源模块的可靠性和稳定性，延长了电源模块的使用寿命，减少电源模块的维修和更换成本。

应该指出，上述详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。

此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位，如旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。

在上面详细的说明中，参考了附图，附图形成本文的一部分。在附图中，类似的符号典型地确定类似的部件，除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下，其他实施方案可以被使用，并且可以作其他改变。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多模组化的芯片测试方法，其特征在于，所述方法包括：

通过初步设定的电平对***至接口适配板的多个待测芯片进行初步测试，接口适配板基于初步测试结果对相应的待测芯片进行二次测试，采用引脚驱动模块基于初步测试结果和二次测试结果对***至接口适配板的多个待测芯片进行顺序位标记；

通过引脚驱动模块设置已识别数据通道和未识别数据通道；

通过未识别数据通道将标记的顺序位为0的待测芯片的相应测试结果传输至通信板，并进行输出；

采用生成器对初步设定的电平进行转换，将经过转换的电平施加到标记的顺序位大于0的待测芯片上的测试向量中，获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；

将标记的顺序位大于0的待测芯片在电平转换过程的测试数据通过已识别数据通道传输至通信板，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

2.根据权利要求1所述的多模组化的芯片测试方法，其特征在于，初步测试结果包括已被识别和未被识别，二次测试结果包括异常芯片和正常芯片。

3.根据权利要求2所述的多模组化的芯片测试方法，其特征在于，对初步测试结果为已被识别的待测芯片进行二次测试，在二次测试过程中，接口适配板计算初步测试结果为已被识别的待测芯片的引脚的安全裕度，将引脚的安全裕度小于安全裕度阈值的已被识别的待测芯片判定为异常芯片，将引脚的安全裕度大于等于安全裕度阈值的已被识别的待测芯片判定为正常芯片。

4.根据权利要求3所述的多模组化的芯片测试方法，其特征在于，通过安全裕度计算公式获取已被识别的待测芯片的引脚的安全裕度，其中，安全裕度计算公式为：其中，/>为安全裕度，/>表示待测芯片的引脚的许用应力，/>表示待测芯片引脚的等效应力。

5.根据权利要求2所述的多模组化的芯片测试方法，其特征在于，引脚驱动模块对初步测试结果为未被识别的待测芯片和二次测试结果为异常芯片标记的顺序位为0，对二次测试结果为正常芯片标记的顺序位大于0。

6.根据权利要求1所述的多模组化的芯片测试方法，其特征在于，通信板对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出包括：

通信板从已识别数据通道中将标记的顺序位大于0的待测芯片在电平转换过程的测试数据与预期设定的测试数据进行对比，根据对比结果判断顺序位大于0的待测芯片的功能测试是否完成，基于判断结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

7.根据权利要求6所述的多模组化的芯片测试方法，其特征在于，在标记的顺序位大于0的待测芯片在电平转换过程中输出的测试数据大于等于预期设定的测试数据时，则判定相应的待测芯片的功能测试完成，并采用通信板将相应的待测芯片的测试数据进行输出。

8.根据权利要求6所述的多模组化的芯片测试方法，其特征在于，在标记的顺序位大于0的待测芯片在电平转换过程中输出的测试数据小于预期设定的测试数据时，则判定相应的待测芯片的功能测试未完成，并采用引脚驱动模块对相应的待测芯片标记为测试未完成芯片。

9.一种多模组化的芯片测试***，采用如权利要求1-8任一项所述的多模组化的芯片测试方法进行芯片测试，其特征在于，所述***包括：

接口适配板、互联背板、电源模块、引脚驱动模块、生成器、主控板和通信板；

电源模块、引脚驱动模块、生成器、主控板和通信板均通过互联背板与接口适配板连接；

电源模块包括浪涌保护单元，电源模块通过互联背板向接口适配板、引脚驱动模块、生成器、主控板和通信板提供电源；

通过初步设定的电平对***至接口适配板的多个待测芯片进行初步测试，接口适配板基于初步测试结果对相应的待测芯片进行二次测试；

主控板对***至接口适配板的多个待测芯片进行管控；

引脚驱动模块通过互联背板获取待测芯片的初步测试结果和二次测试结果，基于初步测试结果和二次测试结果对***至接口适配板的多个待测芯片进行顺序位标记，以及设置已识别数据通道和未识别数据通道；

通信板通过未识别数据通道获取标记的顺序位为0的待测芯片的相应测试结果，并进行输出；

生成器对初步设定的电平进行转换，将经过转换的电平施加到标记的顺序位大于0的待测芯片上的测试向量中，获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据；

通信板通过已识别数据通道获取标记的顺序位大于0的待测芯片在电平转换过程的测试数据，并对获取的测试数据进行处理，基于处理结果对顺序位大于0的待测芯片进行标记或对顺序位大于0的待测芯片在电平转换过程的测试数据进行输出。

10.根据权利要求9所述的多模组化的芯片测试***，其特征在于，所述浪涌保护单元包括电阻R1、二极管D1、电容C1、浪涌保护器U、场效应管Q1、二极管D2、电容C2、电阻R2和电阻R3，所述电阻R1的第一端连接至电源正极输入端IN，所述二极管D1的阴极与所述电阻R1的第二端电连接，所述二极管D1的阳极接至地，所述场效应管Q的漏极与所述电阻R1的第一端电连接，所述场效应管Q的源极连接至电源正极输出端OUT，所述二极管D2的阴极与所述场效应管Q的栅极电连接，所述二极管D2的阳极接至地，所述浪涌保护器U的引脚1和引脚2连接至所述电阻R1的第二端，并通过所述电容C1接至地，所述浪涌保护器U的引脚3接至地，所述浪涌保护器U的引脚4通过所述电容C2接至地，所述电阻R2和所述电阻R3串联在电源正极输出端OUT与地之间，所述浪涌保护器U的引脚5通过所述电阻R3接至地，所述浪涌保护器U的引脚6连接至电源正极输出端OUT，所述浪涌保护器U的引脚7连接至所述场效应管Q的栅极。