KR100810140B1 - 선택적 테스트 벡터 압축 방법 및 장치 - Google Patents

선택적 테스트 벡터 압축 방법 및 장치 Download PDF

Info

Publication number
KR100810140B1
KR100810140B1 KR1020050109424A KR20050109424A KR100810140B1 KR 100810140 B1 KR100810140 B1 KR 100810140B1 KR 1020050109424 A KR1020050109424 A KR 1020050109424A KR 20050109424 A KR20050109424 A KR 20050109424A KR 100810140 B1 KR100810140 B1 KR 100810140B1
Authority
KR
South Korea
Prior art keywords
vector
signal
mask processing
input
processing command
Prior art date
Application number
KR1020050109424A
Other languages
English (en)
Other versions
KR20070051973A (ko
Inventor
윤성철
이윤호
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050109424A priority Critical patent/KR100810140B1/ko
Publication of KR20070051973A publication Critical patent/KR20070051973A/ko
Application granted granted Critical
Publication of KR100810140B1 publication Critical patent/KR100810140B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 선택적 테스트 벡터 압축 방법 및 장치에 관한 것이다. 본 발명의 일측면에 따르면, 테스트 벡터 압축 방법에 있어서, (a) 벡터를 추출하고 이를 변환하는 단계; (b) 리피트(repeat) 및 루프(loop) 중 적어도 어느 하나의 방식을 이용하여 벡터를 압축하는 단계; (c) 압축된 벡터에서 이전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계; 및 (d) 사용자로부터 신호에 대한 마스크 처리 명령이 입력되는지를 판단하는 단계를 포함하되, 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하여 단계 (b)가 다시 수행되는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법이 제공된다. 따라서, 기능 테스트에 불필요한 신호를 찾아내어 마스크 처리함으로써 압축률을 높일 수 있다.
마스크, 벡터, 테스트, 칩, 압축

Description

선택적 테스트 벡터 압축 방법 및 장치{System for controlling Light Source}
도 1은 종래 기술에 따른 테스트 벡터 압축 과정을 나타낸 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 자동 테스트 장치(ATE)에서의 테스트 벡터 압축 방법의 수행 과정을 나타낸 흐름도.
도 3은 본 발명의 바람직한 일 실시예에 따른 테스트 벡터의 패턴 형식을 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시에에 따른 테스트 벡터의 압축 예를 나타낸 도면.
도 5는 본 발명의 바람직한 다른 실시예에 따른 자동 테스트 장치(ATE)에서의 테스트 벡터 압축 방법의 수행 과정을 나타낸 흐름도.
도 6은 본 발명의 바람직한 일 실시예에 따른 선택적 테스트 벡터 압축 방법을 수행하는 자동 테스트 장치의 구성을 나타낸 기능 블록도.
<도면의 주요 부분에 대한 부호 설명>
600 : 자동 테스트 장치
610 : 압축 수행부
620 : 제어부
630 : 출력부
640 : 입력부
650 : 마스크 처리부
본 발명은 테스트 압축 방법에 관한 것으로서, 좀 더 상세하게는 선택적 테스트 벡터 압축 방법 및 장치에 관한 것이다.
반도체 칩(IC)의 전기적 특성을 자동 테스트 장치(ATE : automatic test equipment)를 이용하여 측정하고자 할 때 기능 테스트(function test)가 매우 중요시되고 있다. 반도체 칩 테스트 시에는 테스트 벡터(test vector ; IC가 디지털 함수인 경우에 IC를 테스트하기 위해 IC 입출력 단자에 인가하는 전기적 신호에 대한 데이터들의 집합)가 만들어지게 된다. 이때 반도체의 기능들을 모두 검증하기 위해서는 테스트 벡터의 결함 검증 능력(fault coverage)을 높여야만 하며, 상기 결함 검증 능력은 테스트 벡터의 결함 정도를 나타내는 데에 있어서 척도가 된다.
결함 검증 능력을 높이기 위해서는 테스트 벡터의 개수를 늘리거나 길이(length)를 길게 함으로써 조절할 수가 있으나, 그로 인해 전체 벡터의 사이즈 (size)가 증가하게 되고, 자동 테스트 장치(ATE)가 수용할 수 있는 벡터 깊이(vector depth)를 초과하는 경우가 발생하게 된다. 상기와 같은 문제를 해결하기 위해서는 기존의 ATE를 이용하는 방법과 새로운 ATE를 구비하는 방법이 구현되며, 이때 새로운 ATE를 갖추는 것은 테스트 시에 비용을 증가시킬 뿐 아니라 제품의 경쟁력을 약화시키는 원인이 되므로 기존의 ATE를 사용하는 방법이 제시되고 있다. 기존의 ATE를 이용하게 되면 테스트 벡터의 메모리 용량 부족으로 인해 바로 적용할 수가 없지만 테스트 벡터를 메모리가 허용할 수 있는 양만큼 분할함으로써 그 기능을 수행할 수 있다.
그러나 상술한 바와 같이, 테스트 벡터를 분할하여 테스트하게 되면 매번 테스트 때마다 ATE의 메모리에 리로딩(reloading)을 해야 하므로 시간적인 손실을 초래하게 된다. 그로 인해 상당히 많은 테스트 시간이 요구되어 새로운 ATE 장비 구입때보다 테스트 비용이 더욱 증가하게 되는 문제점이 발생하게 된다.
이에 대한 문제점을 해결하기 위한 리피트(repeat) 구문 및 루프(loop) 구문을 이용하여 테스트 벡터를 압축하는 방법이 1997년 7월 6일 자로 "자동 테스트 장치의 테스트 벡터 압축 방법"으로 출원되었다(출원번호 : 10-1997-0033348).
도 1은 종래 기술에 따른 테스트 벡터 압축 과정을 나타낸 도면이다.
상기 기 출원된 종래 기술에 따른 도 1을 참조하면, 작은 개수(예를 들어, 하나의 라인)의 패턴을 반복할 경우에는 리피트(repeat) 구문을, 많은 개수의 패턴을 반복할 경우에는 루프(loop) 구문을 사용하는 테스트 벡터 압축 방법의 과정이 도시되어 있다. 상기 기술에 따르면, 리피트 및 루프를 사용하여 벡터를 압축하는 데 있어서 이전 패턴(통상적으로 벡터의 하나의 라인을 패턴이라 부름)과 상이한 신호가 존재하는 패턴은 리피트 또는 루프되지 않는다. 즉, 동일한 패턴(또는 패턴 그룹)이 연속할 경우에만 리피트 또는 루프에 의해 압축된다. 그러나, 통상적으로 패턴의 출력 신호 중에서는 하이(H : High)나 로우(L : Low) 중 어떠한 값이 나오던지 해당 기능 테스트와 상관없는 신호(이하, "마스크 신호"라 지칭하기로 함)가 존재하는 경우가 종종 있다. 따라서, 마스크 신호로 인해 해당 패턴이 리피트 또는 루프에 의한 압축이 수행되지 않는 경우(즉, 마스크 신호가 이전 패턴과 다른 경우, 예를 들어 현재는 로우이고 이전 패턴에서는 하이인 경우)가 발생할 수 있다. 이는 압축률을 현저하게 떨어뜨리는 요인이 된다. 압축이 완료된 후에 마스크 신호를 확인하여 다시 압축을 수행하는 것은 효과적이지 못하다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 기능 테스트에 불필요한 신호를 찾아내어 마스크 처리함으로써 압축률을 높일 수 있는 테스트 벡터 압축 방법 및 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 이전 패턴과 달라 압축이 되지 않는 요인이 되는 신호들에 대한 리스트를 사용자에게 리포트하여, 사용자의 선택에 따라 압축을 수행할 수 있는 선택적 테스트 벡터 압축 방법 및 장치를 제공하는데 있다.
본 발명의 또 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
상술한 목적을 달성하기 위한 본 발명의 일측면에 따르면, 테스트 벡터 압축 방법에 있어서, (a) 벡터를 추출하고 이를 변환하는 단계; (b) 리피트(repeat) 및 루프(loop) 중 적어도 어느 하나의 방식을 이용하여 상기 벡터를 압축하는 단계; (c) 상기 압축된 벡터에서 이전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계; 및 (d) 사용자로부터 상기 신호에 대한 마스크 처리 명령이 입력되는지를 판단하는 단계를 포함하되, 상기 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하여 상기 단계 (b)가 다시 수행되는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법이 제공된다.
여기서, 상기 단계 (b)는 리피트를 먼저 수행하고, 루프를 이후에 수행할 수 있다.
본 발명의 다른 일측면에 따르면, 테스트 벡터 압축 방법에 있어서, (a) 벡터를 추출하고 이를 변환하는 단계; (b) 리피트(repeat) 방식을 이용하여 상기 벡터를 압축하는 단계; (c) 상기 리피트 방식에 의해 압축된 벡터에서 전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계; (d) 사용자로부터 상기 신호에 상응하는 마스크 처리 명령이 입력되는지를 판단하는 단계; (e) 상기 판단 결과 상기 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하고 상기 단계 (b)로 다시 진행하고, 상기 마스크 처리 명령이 입력되지 않은 경우 루프 방식을 이용하여 상기 벡터를 압축하는 단계; (f) 상기 루프 방식에 의해 압축된 벡 터에서 전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계; 및 (g) 상기 사용자로부터 상기 신호에 상응하는 마스크 처리 명령이 입력되는지를 판단하는 단계를 포함하되,상기 판단 결과 상기 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하고 다시 상기 루프 방식을 이용하여 상기 벡터를 압축하고 상기 단계 (f)로 다시 진행하는 단계를 포함하는 선택적 테스트 벡터 압축 방법이 제공된다.
상술한 본 발명의 각 측면에 따른 선택적 테스트 벡터 압축 방법에 있어서, 상기 이전 패턴과 다른 신호는 출력신호인 것을 특징으로 한다.
또한, 상기 마스크 처리는 상기 신호를 H 또는 L에서 X로 변환할 수 있다.
또한, 상기 리피트 방식은 동일한 패턴을 라인 대 라인으로 압축하는 것을 특징으로 하며, 상기 루프 방식은 그룹화된 동일한 패턴의 반복을 압축하는 것을 특징으로 한다.
본 발명의 또 다른 일측면에 따르면, 테스트 벡터를 압축하는 자동 테스트 장치에 있어서, 리피트, 루프 중 적어도 하나의 방식을 이용하여 벡터를 압축하는 압축 수행부; 상기 압축 수행부에 의해 압축된 벡터 중 적어도 하나의 이전 패턴과 상이한 신호에 대한 정보를 검색하는 제어부; 상기 제어부에 의해 검색된 정보를 출력하는 출력부; 사용자로부터 마스크 처리 명령을 입력 받는 입력부; 및 상기 마스크 처리 명령에 상응하도록 상기 벡터의 상기 신호를 마스크 처리하는 마스크 처리부를 포함하되, 상기 압축 수행부는 상기 신호가 마스크 처리된 벡터를 다시 압 축하는 것을 특징으로 하는 자동 테스트 장치가 제공된다.
여기서, 상기 출력부는 디스플레이 장치, 레코딩 장치 중 어느 하나일 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 선택적 테스트 벡터 압축 방법 및 장치를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 자동 테스트 장치(ATE)에서의 테스트 벡터 압축 방법의 수행 과정을 나타낸 흐름도이다.
도 2를 참조하면, 단계 210에서 ATE 장치는 테스트를 위해 시뮬레이션(simulation)된 벡터를 추출하고, 이를 ATE로의 벡터로 변환한다.
단계 220에서 ATE는 변환된 벡터를 압축한다. 압축 방식으로 리피트(repeat) 및/또는 루프(loop)가 사용될 수 있다. 리피트는 동일한 패턴을 라인 대 라인으로 압축하는 방식이며, 루프는 그룹화된 동일한 패턴의 반복을 압축하는 방식이다. 본 발명의 일 실시예에 따르면 리피트를 먼저 수행한 후 루프를 수행할 수 있으며, 다른 실시예에 따르면 리피트 및 루프 중 하나만을 수행할 수도 있다. 물론, 리피트 및 루프 이외에도 벡터를 압축할 수 있는 다른 방법이 동일하게 적용될 수 있음은 이하의 설명을 통해 자명하게 될 것이다. 본 실시예에서는 압축 방법으 로 리피트를 이용한 경우를 가정하여 설명하기로 한다.
단계 230에서 ATE는 압축된 벡터의 패턴(벡터의 한 라인을 패턴으로 지칭함) 중 이전 패턴과 상이하여 압축이 되지 않은 패턴을 검출한다. 즉, 이전 패턴의 신호들과 상이한 신호를 포함하여 리피트 압축되지 않은 패턴을 검출한다. 특히, 검출된 패턴 중 이전 패턴과 상이한 신호를 검출한다. 예를 들어, 이전 패턴에서는 하이(H)였던 신호가 현재 패턴에서는 로우(L)인 경우, 해당 신호를 검출할 수 있다. ATE는 검출된 적어도 하나의 신호에 대한 정보(이하, "마스크 신호 리스트"라 칭하기로 함)를 사용자가 확일 할 수 있도록 외부로 출력한다. ATE 장치는 디스플레이장치, 프린터와 같은 레코딩 장치 중 적어도 하나를 구비하여 마스크 신호 리스트를 출력할 수 있다. 여기서, 사용자가 압축이 되지 않은 이유를 쉽게 파악할 수 있도록, 검출된 신호 또는 패턴뿐만 아니라 이전 패턴을 함께 출력하는 것이 바람직하다.
단계 240에서 ATE는 사용자로부터 출력된 마스크 신호 리스트에 상응하는 적어도 하나의 신호에 대한 마스크(mask) 처리 명령이 입력되는 지를 판단하고, 단계 250에서 마스크 처리 명령이 입력되면 해당 신호를 마스크 처리하고, 단계 220으로 진행하여 다시 압축을 수행한다. 이후, ATE는 압축 여부를 결정할 때 마스크 처리된 신호는 이전 패턴과 비교하지 않는다. 따라서, 마스크 처리된 신호에 의해 압축이 수행되지 않는 일은 없게 되므로, 보다 높은 압축률을 얻을 수 있다.
마스크 처리 명령이 입력되지 않는 경우, 단계 260에서 완전한 ATE 포맷의 패턴으로 테스트 벡터를 변환하여, 테스트 압축 과정을 종료한다.
이하, 패턴의 구조 및 벡터의 압축 예를 설명하기로 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 테스트 벡터의 패턴 형식을 나타낸 도면이고, 도 4는 본 발명의 바람직한 일 실시에에 따른 테스트 벡터의 압축 예를 나타낸 도면이다.
도 3을 참조하면, 테스트 벡터의 패턴은 입력신호와 출력신호를 포함한다. 입력신호는 테스트하고자 하는 칩의 입력 단자에 입력되는 데이터이며, 출력신호는 입력신호에 상응하여 칩이 정상적으로 기능할 경우 출력 단자로부터 출력되는 데이터이다. 즉, 입력신호를 칩에 입력하여 출력되는 신호들과 벡터의 출력신호를 비교함으로써 칩의 기능을 테스트할 수 있다.
압축되기 전의 벡터인 원시 벡터를 리피트 방식으로 압축하여 생성된 벡터의 예들이 도 4에 도시되어 있다. 참조번호 430은 종래 기술에 따라 압축된 벡터를 나타낸 것이며, 참조번호 450은 본 발명에 따라 마스크 처리되어 압축된 벡터를 나타낸 것이다.
원시 벡터 1, 2의 출력신호 두 번째 신호는 "L"인데, 원시 벡터 3의 출력신호 두 번째 신호는 "H"이다. 따라서 종래 기술에 따르면 원시 벡터 1, 2는 리피트로 압축될 수 있으나, 원시 벡터 3은 리피트로 압축될 수 없다.
이와 비교하여 본 발명에 따르면, 만일 출력 신호 두 번째 신호가 마스크 가능한 신호라면, 사용자에 의해 입력된 마스크 처리 명령에 상응하여 마스크 처리됨에 따라, 참조번호 450과 같이 출력신호 두 번째 신호가 "X"로 처리되어 이전패 턴의 신호와 비교되지 않으므로 이전 패턴들과 함께 압축될 수 있다.
따라서, 종래 기술에 따른 압축 방법과 비교하여 보다 효율적인 압축률을 얻을 수 있는 효과가 있다.
여기서, 본 실시예에서는 패턴 중 출력신호가 상이한 경우만을 예로 들었으나, 입력신호가 상이한 경우도 동일하게 적용될 수 있음은 당연하나, 입력신호는 마스크 되는 경우가 거의 존재하지 않으므로 출력신호가 상이할 경우에만 적용되는 것이 보다 바람직하다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 자동 테스트 장치(ATE)에서의 테스트 벡터 압축 방법의 수행 과정을 나타낸 흐름도이다.
도 5에 도시된 바와 같이, 압축 방식으로 리피트 및 루프를 모두 사용할 수 있다. 단계 520 내지 단계 535는 리피트 방식을 이용하여 압축 및 마스크 처리하는 과정을 나타낸 것이고, 단계 540 내지 단계 555는 루프 방식을 이용하여 압축 및 마스크 처리하는 과정을 나타낸 것이다.
즉, 루프 방식도 마찬가지로, 이전 패턴과 다른 신호를 갖는 패턴이 있어 압축이 수행되지 않은 경우, 이에 대한 정보(마스크 신호 리스트)를 외부로 출력하고, 사용자로부터 마스크 처리 명령이 입력되면 마스크 처리하여 다시 루프 압축을 수행함으로써, 보다 높은 압축률을 얻을 수 있다.
도 6은 본 발명의 바람직한 일 실시예에 따른 선택적 테스트 벡터 압축 방 법을 수행하는 자동 테스트 장치의 구성을 나타낸 기능 블록도이다.
도 6을 참조하면, 본 발명에 따른 자동 테스트 장치(600)는 압축 수행부(610), 제어부(620), 출력부(630), 입력부(640) 및 마스크 처리부(650)를 포함한다.
압축 수행부(610)는 리피트, 루프, 네스티드 루프(nested_loop) 등의 압축 방법을 이용하여 벡터를 압축하는 기능을 수행한다.
제어부(620)는 자동 테스트 장치(600)의 각 구성부를 제어하는 기능을 수행하며, 특히 압축된 벡터 중 이전 패턴과 상이한 신호들에 대한 마스크 신호 리스트를 검색하여 출력부(630)를 통해 출력하고, 사용자로부터 입력부(640)를 통해 마스크 처리 명령이 입력되는 지를 판단한다. 마스크 처리 명령이 입력되면 마스크 처리부(650)는 입력된 마스크 처리 명령에 상응하는 신호를 마스크 처리하며, 압축 수행부(610)는 마스크 처리된 벡터를 다시 압축한다. 여기서, 출력부(630)는 LCD와 같은 디스플레이 장치, 프린터와 같은 레코딩 장치 등이 적용될 수 있다.
따라서, 사용자는 압축 과정에서 불필요한 신호들을 마스크하여 더욱 최적화된 테스트 벡터를 생성할 수 있다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드디스크, 광자기디스크 등)에 저장될 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
이상에서 상술한 바와 같이 본 발명에 따르면, 기능 테스트에 불필요한 신호를 찾아내어 마스크 처리함으로써 압축률을 높일 수 있는 테스트 벡터 압축 방법 및 장치를 제공할 수 있는 효과가 있다.
또한, 이전 패턴과 달라 압축이 되지 않는 요인이 되는 신호들에 대한 리스트를 사용자에게 리포트하여, 사용자의 선택에 따라 압축을 수행할 수 있는 효과도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통산의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 테스트 벡터 압축 방법에 있어서,
    (a) 시뮬레이션(simulation)된 벡터를 추출하고 이를 테스트를 위한 벡터로 변환하는 단계;
    (b) 리피트(repeat) 및 루프(loop) 중 적어도 어느 하나의 방식을 이용하여 상기 변환한 벡터를 압축하는 단계;
    (c) 상기 압축된 벡터에서 이전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계; 및
    (d) 사용자로부터 상기 신호에 대한 마스크 처리 명령이 입력되는지를 판단하는 단계를 포함하되,
    상기 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하여 상기 단계 (b)가 다시 수행되는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 단계 (b)는 리피트를 먼저 수행하고, 루프를 이후에 수행하는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법.
  3. 테스트 벡터 압축 방법에 있어서,
    (a) 시뮬레이션(simulation)된 벡터를 추출하고 이를 테스트를 위한 벡터로 변환하는 단계;
    (b) 리피트(repeat) 방식을 이용하여 상기 변환한 벡터를 압축하는 단계;
    (c) 상기 리피트 방식에 의해 압축된 벡터에서 이전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계;
    (d) 사용자로부터 상기 신호에 상응하는 마스크 처리 명령이 입력되는지를 판단하는 단계;
    (e) 상기 판단 결과 상기 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하고 상기 단계 (b)로 다시 진행하고, 상기 마스크 처리 명령이 입력되지 않은 경우 루프 방식을 이용하여 상기 벡터를 압축하는 단계;
    (f) 상기 루프 방식에 의해 압축된 벡터에서 전 패턴과 다른 적어도 하나의 신호에 대한 정보를 출력하는 단계; 및
    (g) 상기 사용자로부터 상기 신호에 상응하는 마스크 처리 명령이 입력되는지를 판단하는 단계를 포함하되,
    상기 판단 결과 상기 마스크 처리 명령이 입력된 경우 그에 상응하는 신호를 마스크 처리하고 다시 상기 루프 방식을 이용하여 상기 벡터를 압축하고 상기 단계 (f)로 다시 진행하는 단계를 포함하는 선택적 테스트 벡터 압축 방법.
  4. 제 1항 또는 제 3항에 있어서,
    상기 이전 패턴과 다른 신호는 출력신호인 것을 특징으로 하는 선택적 테스트 벡터 압축 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1항 또는 제 3항에 있어서,
    상기 마스크 처리는 상기 신호를 H 또는 L에서 X로 변환하는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1항 또는 제 3항에 있어서,
    상기 리피트 방식은 동일한 패턴을 라인 대 라인으로 압축하는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1항 또는 제 3항에 있어서,
    상기 루프 방식은 그룹화된 동일한 패턴의 반복을 압축하는 것을 특징으로 하는 선택적 테스트 벡터 압축 방법.
  8. 테스트 벡터를 압축하는 자동 테스트 장치에 있어서,
    리피트, 루프 중 적어도 하나의 방식을 이용하여 벡터를 압축하는 압축 수행부;
    상기 압축 수행부에 의해 압축된 벡터 중 적어도 하나의 이전 패턴과 상이한 신호에 대한 정보를 검색하는 제어부;
    상기 제어부에 의해 검색된 정보를 출력하는 출력부;
    사용자로부터 마스크 처리 명령을 입력 받는 입력부; 및
    상기 마스크 처리 명령에 상응하도록 상기 벡터의 상기 신호를 마스크 처리하는 마스크 처리부를 포함하되, 상기 압축 수행부는 상기 신호가 마스크 처리된 벡터를 다시 압축하는 것을 특징으로 하는 자동 테스트 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8항에 있어서,
    상기 출력부는 디스플레이 장치, 레코딩 장치 중 어느 하나인 것을 특징으로 하는 자동 테스트 장치.
KR1020050109424A 2005-11-16 2005-11-16 선택적 테스트 벡터 압축 방법 및 장치 KR100810140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050109424A KR100810140B1 (ko) 2005-11-16 2005-11-16 선택적 테스트 벡터 압축 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109424A KR100810140B1 (ko) 2005-11-16 2005-11-16 선택적 테스트 벡터 압축 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20070051973A KR20070051973A (ko) 2007-05-21
KR100810140B1 true KR100810140B1 (ko) 2008-03-06

Family

ID=38274839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109424A KR100810140B1 (ko) 2005-11-16 2005-11-16 선택적 테스트 벡터 압축 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100810140B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11669773B2 (en) 2019-10-21 2023-06-06 Samsung Electronics Co., Ltd. Electronic devices generating verification vector for verifying semiconductor circuit and methods of operating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802538A (zh) * 2021-01-06 2021-05-14 上海华岭集成电路技术股份有限公司 一种增加测试机向量深度的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990010545A (ko) * 1997-07-16 1999-02-18 윤종용 자동 테스트 장치의 테스트 벡터 압축 방법
KR19990023805A (ko) * 1997-08-26 1999-03-25 윤종용 압축된 디지털 테스트데이터를 이용한 ic칩 검사장치 및 이 검사장치를 이용한 ic칩 검사방법
KR0174340B1 (ko) * 1995-05-01 1999-04-01 윌리엄 티. 엘리스 매립 논리 회로 검사 시스템 및 그 검사 방법과 집적 회로 칩
JPH11281716A (ja) * 1998-02-20 1999-10-15 Hewlett Packard Co <Hp> 圧縮された一組の試験シ―ケンスを生成する方法
KR20000040750A (ko) * 1998-12-19 2000-07-05 오노 히로시게 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제
US6256760B1 (en) * 1998-11-13 2001-07-03 Nortel Networks Limited Automatic test equipment scan test enhancement
KR20020025773A (ko) * 2000-09-28 2002-04-04 마리 오 휴버 메모리 테스트 방법
US6421794B1 (en) * 2000-03-09 2002-07-16 John T. Chen Method and apparatus for diagnosing memory using self-testing circuits

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174340B1 (ko) * 1995-05-01 1999-04-01 윌리엄 티. 엘리스 매립 논리 회로 검사 시스템 및 그 검사 방법과 집적 회로 칩
KR19990010545A (ko) * 1997-07-16 1999-02-18 윤종용 자동 테스트 장치의 테스트 벡터 압축 방법
KR19990023805A (ko) * 1997-08-26 1999-03-25 윤종용 압축된 디지털 테스트데이터를 이용한 ic칩 검사장치 및 이 검사장치를 이용한 ic칩 검사방법
JPH11281716A (ja) * 1998-02-20 1999-10-15 Hewlett Packard Co <Hp> 圧縮された一組の試験シ―ケンスを生成する方法
US6256760B1 (en) * 1998-11-13 2001-07-03 Nortel Networks Limited Automatic test equipment scan test enhancement
KR20000040750A (ko) * 1998-12-19 2000-07-05 오노 히로시게 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제
US6421794B1 (en) * 2000-03-09 2002-07-16 John T. Chen Method and apparatus for diagnosing memory using self-testing circuits
KR20020025773A (ko) * 2000-09-28 2002-04-04 마리 오 휴버 메모리 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11669773B2 (en) 2019-10-21 2023-06-06 Samsung Electronics Co., Ltd. Electronic devices generating verification vector for verifying semiconductor circuit and methods of operating the same

Also Published As

Publication number Publication date
KR20070051973A (ko) 2007-05-21

Similar Documents

Publication Publication Date Title
US5694402A (en) System and method for structurally testing integrated circuit devices
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
JP3540539B2 (ja) 半導体試験装置
JPS60236240A (ja) 半導体試験装置
JPH11153655A (ja) 圧縮されたディジタルテストデータを用いたicチップ検査装置及び該検査装置を用いたicチップ検査方法
US7228262B2 (en) Semiconductor integrated circuit verification system
JP3018996B2 (ja) 故障個所特定化方法
JP2001099901A (ja) テストパタン圧縮方法とテストパタン圧縮装置及びシステム並びに記録媒体
JP2005172549A5 (ko)
KR100810140B1 (ko) 선택적 테스트 벡터 압축 방법 및 장치
US6249891B1 (en) High speed test pattern evaluation apparatus
US7930610B2 (en) System and method for power reduction through power aware latch weighting of complex sub-circuits
US11005458B2 (en) Semiconductor integrated circuit adapted to scan testing, and method of designing the same
US20040205437A1 (en) System for testing device under test and test method thereof
US7493542B2 (en) Arrangement for testing integrated circuits
JP3365325B2 (ja) 順序回路のテスト集合圧縮方法
US8001438B1 (en) Measuring bridge-fault coverage for test patterns within integrated circuits
JP3267258B2 (ja) テストグループ作成装置及びその作成方法
JP2000221242A (ja) 半導体試験装置
KR20020088390A (ko) 반도체 집적 회로용 디버깅 시스템
KR100487486B1 (ko) 자동테스트장치의테스트벡터압축방법
JPH01156680A (ja) 論理回路の故障診断方法
TWI403746B (zh) 測試圖案最佳化的方法
CN117540673A (zh) 芯片验证方法、计算设备、***及存储介质
JPH04324379A (ja) 集積回路試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 11