JPH11126861A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11126861A JPH11126861A JP9289331A JP28933197A JPH11126861A JP H11126861 A JPH11126861 A JP H11126861A JP 9289331 A JP9289331 A JP 9289331A JP 28933197 A JP28933197 A JP 28933197A JP H11126861 A JPH11126861 A JP H11126861A
- Authority
- JP
- Japan
- Prior art keywords
- metal wire
- semiconductor device
- lead frame
- bus bar
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 138
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000725 suspension Substances 0.000 claims description 11
- 230000002950 deficient Effects 0.000 abstract description 9
- 238000005538 encapsulation Methods 0.000 abstract description 8
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 239000003353 gold alloy Substances 0.000 abstract description 6
- 238000007726 management method Methods 0.000 description 21
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000002390 adhesive tape Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 金属ワイヤー流れ量の管理を金属ワイヤー流
れ量の測定を行わずに実施することを可能にする。 【解決手段】 バスバー4aの一部に金属ワイヤー流れ
管理用の突起9aを設け、この突起と封入時に流れた金
属ワイヤー13aとの一関係により、金属ワイヤー流れ
量の管理を行う。突起は吊りピンもしくはリードフレー
ムの一部に設けてもよい。また突起の代わりに、切欠き
を設けてもよい。
れ量の測定を行わずに実施することを可能にする。 【解決手段】 バスバー4aの一部に金属ワイヤー流れ
管理用の突起9aを設け、この突起と封入時に流れた金
属ワイヤー13aとの一関係により、金属ワイヤー流れ
量の管理を行う。突起は吊りピンもしくはリードフレー
ムの一部に設けてもよい。また突起の代わりに、切欠き
を設けてもよい。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に関する
ものであり、特に、半導体装置用リードフレームに関す
る。
ものであり、特に、半導体装置用リードフレームに関す
る。
【0002】
【従来の技術】まず、封入時の金属ワイヤー流れ量を管
理しなければならない理由について図9,図10,図1
1,図12,図13,及び図14を参照して説明する。
理しなければならない理由について図9,図10,図1
1,図12,図13,及び図14を参照して説明する。
【0003】従来、半導体装置の製造過程には樹脂封入
時の金属ワイヤー流れという問題がある。樹脂封入時に
金属ワイヤー流れが起こると、隣接する金属ワイヤー2
g間のショート、金属ワイヤー2gとインナーリード3
g間にショートが発生する虞がある。
時の金属ワイヤー流れという問題がある。樹脂封入時に
金属ワイヤー流れが起こると、隣接する金属ワイヤー2
g間のショート、金属ワイヤー2gとインナーリード3
g間にショートが発生する虞がある。
【0004】樹脂封入前(設計上)の金属ワイヤー2g
と金属ワイヤー2g間の間隔、金属ワイヤー2gとイン
ナーリード3g間の間隔が広く設計されていれば、樹脂
封止時に金属ワイヤー流れが発生しても、金属ワイヤー
2g間のショート及び、金属ワイヤー2gとインナーリ
ード3g間のショートは発生しない。
と金属ワイヤー2g間の間隔、金属ワイヤー2gとイン
ナーリード3g間の間隔が広く設計されていれば、樹脂
封止時に金属ワイヤー流れが発生しても、金属ワイヤー
2g間のショート及び、金属ワイヤー2gとインナーリ
ード3g間のショートは発生しない。
【0005】しかし、金属ワイヤー2gが流れることに
より、金属ワイヤー2gと半導体素子7g上に形成され
た電極1gとの接合部及び、金属ワイヤー2gとインナ
ーリード3gとの接合部にストレスが加わり、この箇所
の接合強度が低下する。このため、温度サイクル等によ
る外部ストレスによりワイヤー切れが発生しやすくな
る。この対策として、金属ワイヤーの流れ量aに関して
も管理を行う必要がある。
より、金属ワイヤー2gと半導体素子7g上に形成され
た電極1gとの接合部及び、金属ワイヤー2gとインナ
ーリード3gとの接合部にストレスが加わり、この箇所
の接合強度が低下する。このため、温度サイクル等によ
る外部ストレスによりワイヤー切れが発生しやすくな
る。この対策として、金属ワイヤーの流れ量aに関して
も管理を行う必要がある。
【0006】また、バスバー4gを設置し、金属ワイヤ
ー2gがバスバー4g上を通過する、オーバーリードボ
ンディングを使用している半導体装置の場合、X線のよ
うな2次元的な非破壊の検査方法では、金属ワイヤー2
gとバスバー4gの間隔を3次元的に観察することが出
来ない。このため、金属ワイヤー流れ量(図9中a)と
金属ワイヤー倒れ量(図9中b)との相関関係(図10
参照)に基づき管理を行なっているので、金属ワイヤー
流れ量の管理が特に重要である。
ー2gがバスバー4g上を通過する、オーバーリードボ
ンディングを使用している半導体装置の場合、X線のよ
うな2次元的な非破壊の検査方法では、金属ワイヤー2
gとバスバー4gの間隔を3次元的に観察することが出
来ない。このため、金属ワイヤー流れ量(図9中a)と
金属ワイヤー倒れ量(図9中b)との相関関係(図10
参照)に基づき管理を行なっているので、金属ワイヤー
流れ量の管理が特に重要である。
【0007】尚、上述した相関関係に基づく管理を実施
しない場合は、図13に示すようにバスバー4gにハー
フエッチ加工を施し、金属ワイヤー2gとバスバー4g
との間隔を広く確保する手法や、図14に示すようにバ
スバー4g上に絶縁コーティング加工を施し、金属ワイ
ヤー2gとバスバー4gとのショートを防止する手法が
用いられていた。
しない場合は、図13に示すようにバスバー4gにハー
フエッチ加工を施し、金属ワイヤー2gとバスバー4g
との間隔を広く確保する手法や、図14に示すようにバ
スバー4g上に絶縁コーティング加工を施し、金属ワイ
ヤー2gとバスバー4gとのショートを防止する手法が
用いられていた。
【0008】次に、従来技術の構成について図11及び
図12に加えて図15をも参照して説明を行う。
図12に加えて図15をも参照して説明を行う。
【0009】図11はオーバーリードボンディングを使
用している半導体装置の平面透視図であり、図12は図
11のA−A′断面図である。図15はバスバーを使用
しない通常構造の半導体装置の平面透視図である。
用している半導体装置の平面透視図であり、図12は図
11のA−A′断面図である。図15はバスバーを使用
しない通常構造の半導体装置の平面透視図である。
【0010】まず、オーバーリードボンディングを使用
している半導体装置の構成について、図11及び図12
を参照して説明する。
している半導体装置の構成について、図11及び図12
を参照して説明する。
【0011】図11において、半導体素子7g上に配置
されている電極1gは、半導体素子7gのセンターに一
列に配置されている。また、インナーリード3gの先端
部は接着テープ5gにより半導体素子7g上に固定さ
れ、電極1gとインナーリード3gは金属ワイヤー2g
にて接続される。バスバー4gは、電極1gとインナー
リード3gの先端部の間に設置されている。電極1gと
インナーリード3gの先端部とは金属ワイヤー2gにて
接続されるが、図12に示すように、金属ワイヤー2g
はバスバー4g上を通過する。
されている電極1gは、半導体素子7gのセンターに一
列に配置されている。また、インナーリード3gの先端
部は接着テープ5gにより半導体素子7g上に固定さ
れ、電極1gとインナーリード3gは金属ワイヤー2g
にて接続される。バスバー4gは、電極1gとインナー
リード3gの先端部の間に設置されている。電極1gと
インナーリード3gの先端部とは金属ワイヤー2gにて
接続されるが、図12に示すように、金属ワイヤー2g
はバスバー4g上を通過する。
【0012】このような構成の半導体装置において、封
入時に金属ワイヤー流れ量が最も大きくなる金属ワイヤ
ーは、樹脂流入方向に対して垂直に張られ、樹脂流入口
(図中省略)に近い金属ワイヤーであることが知られて
いる。つまり、このような構成の半導体装置では、図1
1中に点線にて示した封入時に流れた金属ワイヤー13
gの金属ワイヤー流れ量aが最大となり、この金属ワイ
ヤーの流れ量を管理する必要がある。
入時に金属ワイヤー流れ量が最も大きくなる金属ワイヤ
ーは、樹脂流入方向に対して垂直に張られ、樹脂流入口
(図中省略)に近い金属ワイヤーであることが知られて
いる。つまり、このような構成の半導体装置では、図1
1中に点線にて示した封入時に流れた金属ワイヤー13
gの金属ワイヤー流れ量aが最大となり、この金属ワイ
ヤーの流れ量を管理する必要がある。
【0013】次に通常構造の半導体装置の構成について
図15を参照して説明する。
図15を参照して説明する。
【0014】図15において、半導体素子7h上に配置
されている電極1hは、半導体素子7hの周辺に配置さ
れ、半導体素子7hは、吊りピン10hによりリードフ
レーム外枠(図中省略)に接続された半導体素子搭載部
11h上に銀ペースト等のマウント材(図中省略)によ
り固定され、半導体素子7h上に設けられた電極1h
は、金属ワイヤー2hにより、インナーリード3hと接
続されている。
されている電極1hは、半導体素子7hの周辺に配置さ
れ、半導体素子7hは、吊りピン10hによりリードフ
レーム外枠(図中省略)に接続された半導体素子搭載部
11h上に銀ペースト等のマウント材(図中省略)によ
り固定され、半導体素子7h上に設けられた電極1h
は、金属ワイヤー2hにより、インナーリード3hと接
続されている。
【0015】このような構成の半導体装置において、封
入時に金属ワイヤー流れ量が最も大きくなる金属ワイヤ
ーは、樹脂流入方向に対して垂直に張られ、樹脂流入口
(図中省略)に使い金属ワイヤーであるとが知られてい
る。つまり、このような構成の半導体装置では、図15
中に点線にて示した封入時に流れた金属ワイヤー13h
の金属ワイヤー流れ量aが最大となり、この金属ワイヤ
ーの流れ量を桿流量する必要がある。
入時に金属ワイヤー流れ量が最も大きくなる金属ワイヤ
ーは、樹脂流入方向に対して垂直に張られ、樹脂流入口
(図中省略)に使い金属ワイヤーであるとが知られてい
る。つまり、このような構成の半導体装置では、図15
中に点線にて示した封入時に流れた金属ワイヤー13h
の金属ワイヤー流れ量aが最大となり、この金属ワイヤ
ーの流れ量を桿流量する必要がある。
【0016】次に、従来の金属ワイヤー流れ量の測定方
法について説明する。
法について説明する。
【0017】まず、画像処理装置が接続されたX線検査
装置のモニター上に映し出された画像の、金属ワイヤー
2gと半導体素子7g上に形成された電極1gとの接合
部と、金属ワイヤー2gとインナーリード3gとの接合
部とを線分で結んだ基準線を作成する。次に、金属ワイ
ヤーの金属ワイヤー流れの最大点を通過するように、前
記基準線と平行な線分を作成し、この線分と前記基準線
の間隔を、モニター上に映し出されている基準物との比
較により、相対的に金属ワイヤー流れ量aを求めてい
た。
装置のモニター上に映し出された画像の、金属ワイヤー
2gと半導体素子7g上に形成された電極1gとの接合
部と、金属ワイヤー2gとインナーリード3gとの接合
部とを線分で結んだ基準線を作成する。次に、金属ワイ
ヤーの金属ワイヤー流れの最大点を通過するように、前
記基準線と平行な線分を作成し、この線分と前記基準線
の間隔を、モニター上に映し出されている基準物との比
較により、相対的に金属ワイヤー流れ量aを求めてい
た。
【0018】
【発明が解決しようとする課題】第1の問題点は、ワイ
ヤー流れ量の測定に時間がかかることである。その理由
は、ワイヤー流れ量の測定方法が、画像処理装置の接続
されたX線検査装置のモニター上に映し出された画像
の、金属ワイヤーと半導体素子上に形成された電極との
接合部と、金属ワイヤーとインナーリードとの接合部と
を線分で結んだ基準線を作成し、金属ワイヤーの金属ワ
イヤー流れの最大点を通過するように、前記基準線と平
行な線分を作成し、この線分と前記基準線の間隔を、モ
ニター上に映し出されている基準物との比較により、相
対的に金属ワイヤー流れ量を求めていたために、複雑な
作業となっていたためである。
ヤー流れ量の測定に時間がかかることである。その理由
は、ワイヤー流れ量の測定方法が、画像処理装置の接続
されたX線検査装置のモニター上に映し出された画像
の、金属ワイヤーと半導体素子上に形成された電極との
接合部と、金属ワイヤーとインナーリードとの接合部と
を線分で結んだ基準線を作成し、金属ワイヤーの金属ワ
イヤー流れの最大点を通過するように、前記基準線と平
行な線分を作成し、この線分と前記基準線の間隔を、モ
ニター上に映し出されている基準物との比較により、相
対的に金属ワイヤー流れ量を求めていたために、複雑な
作業となっていたためである。
【0019】第2の問題点は、金属ワイヤー流れの管理
を自動化出来ないことである。その理由は、上述したよ
うに、金属ワイヤー流れ量の測定方法が複雑であること
と、自動認識装置で金属ワイヤーと半導体素子上に形成
された電極との接合部や、金属ワイヤーとインナーリー
ドとの接合部、金属ワイヤーの金属ワイヤー流れの最大
点などの測定に必要なポイントを自動認識(自動判別)
することが出来ないためである。
を自動化出来ないことである。その理由は、上述したよ
うに、金属ワイヤー流れ量の測定方法が複雑であること
と、自動認識装置で金属ワイヤーと半導体素子上に形成
された電極との接合部や、金属ワイヤーとインナーリー
ドとの接合部、金属ワイヤーの金属ワイヤー流れの最大
点などの測定に必要なポイントを自動認識(自動判別)
することが出来ないためである。
【0020】それ故に本発明の課題は、金属ワイヤー流
れ量の管理の自動化を可能にした半導体装置用リードフ
レームを提供することにある。
れ量の管理の自動化を可能にした半導体装置用リードフ
レームを提供することにある。
【0021】本発明の他の課題は、金属ワイヤーの流れ
量を測定しなくても流れ量が規格内であるか、規格外で
あるかの判定を可能にする半導体装置用リードフレーム
を提供することにある。
量を測定しなくても流れ量が規格内であるか、規格外で
あるかの判定を可能にする半導体装置用リードフレーム
を提供することにある。
【0022】本発明のさらに他の課題は、金属ワイヤー
流れの管理を自動化することにより、生産性の向上を可
能にした金属ワイヤー流れ量の管理方法を提供すること
にある。
流れの管理を自動化することにより、生産性の向上を可
能にした金属ワイヤー流れ量の管理方法を提供すること
にある。
【0023】
【課題を解決するための手段】本発明によれば、バスバ
ーを備えた半導体装置用リードフレームにおいて、バス
バーに、金属ワイヤー流れ量を管理するための突起が設
けられたことを特徴とする半導体装置用リードフレーム
が得られる。
ーを備えた半導体装置用リードフレームにおいて、バス
バーに、金属ワイヤー流れ量を管理するための突起が設
けられたことを特徴とする半導体装置用リードフレーム
が得られる。
【0024】本発明によれば、吊りピンを備えた半導体
装置用リードフレームにおいて、吊りピンに、金属ワイ
ヤー流れ量を管理するための突起が設けられたことを特
徴とする半導体装置用リードフレームが得られる。
装置用リードフレームにおいて、吊りピンに、金属ワイ
ヤー流れ量を管理するための突起が設けられたことを特
徴とする半導体装置用リードフレームが得られる。
【0025】本発明によれば、半導体装置用リードフレ
ームにおいて、リードフレームの一部に、金属ワイヤー
流れ量を管理するための突起が設けられたことを特徴と
する半導体装置用リードフレームが得られる。
ームにおいて、リードフレームの一部に、金属ワイヤー
流れ量を管理するための突起が設けられたことを特徴と
する半導体装置用リードフレームが得られる。
【0026】本発明によれば、バスバーを備えた半導体
装置用リードフレームにおいて、バスバーに、金属ワイ
ヤー流れ量を管理するための切り欠きが設けられたこと
を特徴とする半導体装置用リードフレームが得られる。
装置用リードフレームにおいて、バスバーに、金属ワイ
ヤー流れ量を管理するための切り欠きが設けられたこと
を特徴とする半導体装置用リードフレームが得られる。
【0027】本発明によれば、吊りピンを備えた半導体
装置用リードフレームにおいて、吊りピンに、金属ワイ
ヤー流れ量を管理するための切り欠きが設けられたこと
を特徴とする半導体装置用リードフレームが得られる。
装置用リードフレームにおいて、吊りピンに、金属ワイ
ヤー流れ量を管理するための切り欠きが設けられたこと
を特徴とする半導体装置用リードフレームが得られる。
【0028】本発明によれば、半導体装置用リードフレ
ームにおいて、リードフレームの一部に、金属ワイヤー
流れ量を管理するための切り欠きが設けられたことを特
徴とする半導体装置用リードフレームが得られる。
ームにおいて、リードフレームの一部に、金属ワイヤー
流れ量を管理するための切り欠きが設けられたことを特
徴とする半導体装置用リードフレームが得られる。
【0029】本発明によれば、上述のいずれかの半導体
装置用リードフレームを備えたことを特徴とする半導体
装置が得られる。
装置用リードフレームを備えたことを特徴とする半導体
装置が得られる。
【0030】本発明によれば、半導体装置用リードフレ
ームの一部に設けられた突起により、金属ワイヤー流れ
量を管理することを特徴とした、金属ワイヤー流れ量の
管理方法が得られる。
ームの一部に設けられた突起により、金属ワイヤー流れ
量を管理することを特徴とした、金属ワイヤー流れ量の
管理方法が得られる。
【0031】本発明によれば、自動認識装置等により、
半導体装置用リードフレームの一部に設けられた突起を
利用し、金属ワイヤー流れ量を自動管理することを特徴
とした、金属ワイヤー流れ量の管理方法が得られる。
半導体装置用リードフレームの一部に設けられた突起を
利用し、金属ワイヤー流れ量を自動管理することを特徴
とした、金属ワイヤー流れ量の管理方法が得られる。
【0032】本発明によれば、半導体装置用リードフレ
ームの一部に設けられた切り欠きにより、金属ワイヤー
流れ量を管理することを特徴とした、金属ワイヤー流れ
量の管理方法が得られる。
ームの一部に設けられた切り欠きにより、金属ワイヤー
流れ量を管理することを特徴とした、金属ワイヤー流れ
量の管理方法が得られる。
【0033】本発明によれば、自動認識装置等により、
半導体装置用リードフレームの一部に設けられた切り欠
きを利用し、金属ワイヤー流れ量を自動管理することを
特徴とした、金属ワイヤー流れ量の管理方法が得られ
る。
半導体装置用リードフレームの一部に設けられた切り欠
きを利用し、金属ワイヤー流れ量を自動管理することを
特徴とした、金属ワイヤー流れ量の管理方法が得られ
る。
【0034】
【発明の実施の形態】本発明の実施の形態について図1
〜図8を参照して説明を行う。
〜図8を参照して説明を行う。
【0035】図1は、バスバー4aを設置し、金属ワイ
ヤー2aがバスバー4a上を通過する、オーバーリード
ボンディングを使用している半導体装置の一例の平面透
視図である。電極1aは、半導体素子7a上のセンター
に一列に配置されている。インナーリード3aの先端部
は厚さ0.05mm〜0.1mm程のポリイミド等から
なる接着テープ5aにより半導体素子7a上に固定され
ている。電極1aとインナーリード3aの先端部は、金
または金の合金からなる直径20〜30μm程度の金属
ワイヤー2aにて互いに接続されている。バスバー4a
は、電極1aとインナーリード3aの先端部の間に設置
されている。金属ワイヤー2aはバスバー4a上を通過
している。バスバー4aにはワイヤー流れ量管理用の突
起9aが設けられている。突起9aの位置は後述する管
理方法にしたがい定められる。
ヤー2aがバスバー4a上を通過する、オーバーリード
ボンディングを使用している半導体装置の一例の平面透
視図である。電極1aは、半導体素子7a上のセンター
に一列に配置されている。インナーリード3aの先端部
は厚さ0.05mm〜0.1mm程のポリイミド等から
なる接着テープ5aにより半導体素子7a上に固定され
ている。電極1aとインナーリード3aの先端部は、金
または金の合金からなる直径20〜30μm程度の金属
ワイヤー2aにて互いに接続されている。バスバー4a
は、電極1aとインナーリード3aの先端部の間に設置
されている。金属ワイヤー2aはバスバー4a上を通過
している。バスバー4aにはワイヤー流れ量管理用の突
起9aが設けられている。突起9aの位置は後述する管
理方法にしたがい定められる。
【0036】このような構成の半導体装置において、樹
脂封入時に金属ワイヤー2aに金属ワイヤー流れが起こ
る。その金属ワイヤー流れの量、即ち、金属ワイヤー流
れ量が最も大きくなる金属ワイヤーは、樹脂流入方向に
対して垂直に張られかつ樹脂流入口(図中省略)に近い
金属ワイヤーである。つまり、図中に点線にて示した金
属ワイヤー13aの金属ワイヤー流れ量が最大となる。
この金属ワイヤー流れ量を金属ワイヤーの長さの5%程
度以下に管理することが望ましい。例えば、金属ワイヤ
ーの長さが2mmの場合は、金属ワイヤー流れ量は0.
1mm以下に管理する。
脂封入時に金属ワイヤー2aに金属ワイヤー流れが起こ
る。その金属ワイヤー流れの量、即ち、金属ワイヤー流
れ量が最も大きくなる金属ワイヤーは、樹脂流入方向に
対して垂直に張られかつ樹脂流入口(図中省略)に近い
金属ワイヤーである。つまり、図中に点線にて示した金
属ワイヤー13aの金属ワイヤー流れ量が最大となる。
この金属ワイヤー流れ量を金属ワイヤーの長さの5%程
度以下に管理することが望ましい。例えば、金属ワイヤ
ーの長さが2mmの場合は、金属ワイヤー流れ量は0.
1mm以下に管理する。
【0037】図2(a),(b)は突起9aを利用した
金属ワイヤー流れ量の管理方法の例を示す。図2(a)
は封入時に流れた金属ワイヤー13aが突起9aに到達
したものを不良品とする管理方法を示す。この管理方法
を採る場合は、突起9aを金属ワイヤー13aから0.
1mm離れた位置に形成しておけばよい。
金属ワイヤー流れ量の管理方法の例を示す。図2(a)
は封入時に流れた金属ワイヤー13aが突起9aに到達
したものを不良品とする管理方法を示す。この管理方法
を採る場合は、突起9aを金属ワイヤー13aから0.
1mm離れた位置に形成しておけばよい。
【0038】図2(b)は封入時に流れた金属ワイヤー
13aが突起13aを越えたものを不良品とする管理方
法を示す。この管理方法を採る場合は、突起9aを金属
ワイヤー13aから0.1mm離れた位置まで設けてお
けばよい。
13aが突起13aを越えたものを不良品とする管理方
法を示す。この管理方法を採る場合は、突起9aを金属
ワイヤー13aから0.1mm離れた位置まで設けてお
けばよい。
【0039】図3は、バスバーを使用しない通常構造の
半導体装置の一例の平面透視図である。電極1bは半導
体素子7b上の周辺に配置されている。半導体素子7b
は、幅0.2〜0.5mm程の吊りピン10bによりリ
ードフレーム外枠(図中省略)に接続された半導体素子
搭載部11b上に銀ペースト等のマウント材(図中省
略)により固定されている。電極1bは、金または金の
合金からなる直径20〜30μmの金属ワイヤー2bに
より、インナーリード3bと接続されている。吊りピン
10bにはワイヤー流れ量管理用の突起9bが設けられ
ている。吊りピン10bの突起9bは金属ワイヤー流れ
量を所望の範囲に管理可能な位置にある。
半導体装置の一例の平面透視図である。電極1bは半導
体素子7b上の周辺に配置されている。半導体素子7b
は、幅0.2〜0.5mm程の吊りピン10bによりリ
ードフレーム外枠(図中省略)に接続された半導体素子
搭載部11b上に銀ペースト等のマウント材(図中省
略)により固定されている。電極1bは、金または金の
合金からなる直径20〜30μmの金属ワイヤー2bに
より、インナーリード3bと接続されている。吊りピン
10bにはワイヤー流れ量管理用の突起9bが設けられ
ている。吊りピン10bの突起9bは金属ワイヤー流れ
量を所望の範囲に管理可能な位置にある。
【0040】図2(a),(b)を用いて説明した管理
方法は、吊りピン10bの突起9bを利用しても同様に
実施できる。
方法は、吊りピン10bの突起9bを利用しても同様に
実施できる。
【0041】図4は、バスバーを使用しないLOC構造
PKGの一例の平面透視図である。電極1cは半導体素
子7c上のセンターに一列に配置されている。インナー
リード3cの先端部は厚さ0.05mm〜0.1mm程
のポリイミド等からなる接着テープ5cにより半導体素
子7c上に固定されている。電極1cとインナーリード
3cの先端部は、金または金の合金からなる直径20〜
30μm程度の金属ワイヤー2cにて互いに接続されて
いる。インナーリード3cの先端部には、ワイヤー流れ
量管理用の突起9cが設けられている。インナーリード
3cの突起9cは金属ワイヤー流れ量を所望の範囲に管
理可能な位置にある。
PKGの一例の平面透視図である。電極1cは半導体素
子7c上のセンターに一列に配置されている。インナー
リード3cの先端部は厚さ0.05mm〜0.1mm程
のポリイミド等からなる接着テープ5cにより半導体素
子7c上に固定されている。電極1cとインナーリード
3cの先端部は、金または金の合金からなる直径20〜
30μm程度の金属ワイヤー2cにて互いに接続されて
いる。インナーリード3cの先端部には、ワイヤー流れ
量管理用の突起9cが設けられている。インナーリード
3cの突起9cは金属ワイヤー流れ量を所望の範囲に管
理可能な位置にある。
【0042】図2(a),(b)を用いて説明した管理
方法は、インナーリード3cの突起9bを利用しても同
様に実施できる。
方法は、インナーリード3cの突起9bを利用しても同
様に実施できる。
【0043】図5は、オーバーリードボンディングを使
用している半導体装置の他例の平面透視図である。電極
1dは、半導体素子7d上のセンターに一列に配置され
ている。インナーリード3dの先端部は厚さ0.05m
m〜0.1mm程のポリイミド等からなる接着テープ5
dにより半導体素子7d上に固定されている。電極1d
とインナーリード3dの先端部は、金または金の合金か
らなる直径20〜30μm程度の金属ワイヤー2dにて
互いに接続されている。バスバー4dは、電極1dとイ
ンナーリード3dの先端部の間に設置されている。金属
ワイヤー2dはバスバー4d上を通過している。バスバ
ー4dにはワイヤー流れ量管理用の切り欠き12dが設
けられている。切り欠き12dの位置は後述する管理方
法にしたがい定められる。
用している半導体装置の他例の平面透視図である。電極
1dは、半導体素子7d上のセンターに一列に配置され
ている。インナーリード3dの先端部は厚さ0.05m
m〜0.1mm程のポリイミド等からなる接着テープ5
dにより半導体素子7d上に固定されている。電極1d
とインナーリード3dの先端部は、金または金の合金か
らなる直径20〜30μm程度の金属ワイヤー2dにて
互いに接続されている。バスバー4dは、電極1dとイ
ンナーリード3dの先端部の間に設置されている。金属
ワイヤー2dはバスバー4d上を通過している。バスバ
ー4dにはワイヤー流れ量管理用の切り欠き12dが設
けられている。切り欠き12dの位置は後述する管理方
法にしたがい定められる。
【0044】図6(a),(b)は切り欠き12dを利
用した金属ワイヤー流れ量の管理方法の例を示す。図2
(a)は封入時に流れた金属ワイヤー13dが切り欠き
12dを越えたものを不良品とする管理方法を示す。こ
の管理方法を採る場合は、切り欠き12dを金属ワイヤ
ー13aから0.1mm離れた位置まで形成しておけば
よい。
用した金属ワイヤー流れ量の管理方法の例を示す。図2
(a)は封入時に流れた金属ワイヤー13dが切り欠き
12dを越えたものを不良品とする管理方法を示す。こ
の管理方法を採る場合は、切り欠き12dを金属ワイヤ
ー13aから0.1mm離れた位置まで形成しておけば
よい。
【0045】図6(b)は封入時に流れた金属ワイヤー
13dが切り欠き12dに到達したものを不良品とする
管理方法を示す。この管理方法を採る場合は、切り欠き
12dを金属ワイヤー13aから0.1mm離れた位置
に設けておけばよい。
13dが切り欠き12dに到達したものを不良品とする
管理方法を示す。この管理方法を採る場合は、切り欠き
12dを金属ワイヤー13aから0.1mm離れた位置
に設けておけばよい。
【0046】図7は、バスバーを使用しない通常構造の
半導体装置の他例の平面透視図である。電極1eは半導
体素子7e上の周辺に配置されている。半導体素子7e
は、幅0.2〜0.5mm程の吊りピン10eによりリ
ードフレーム外枠(図中省略)に接続された半導体素子
搭載部11e上に銀ペースト等のマウント材(図中省
略)により固定されている。電極1eは、金または金の
合金からなる直径20〜30μmの金属ワイヤー2eに
より、インナーリード3eと接続されている。吊りピン
10eには、ワイヤー流れ量管理用の切り欠き12eが
設けられている。吊りピン10eの切り欠き12eは、
金属ワイヤー流れ量を所望の範囲に管理可能な位置にあ
る。
半導体装置の他例の平面透視図である。電極1eは半導
体素子7e上の周辺に配置されている。半導体素子7e
は、幅0.2〜0.5mm程の吊りピン10eによりリ
ードフレーム外枠(図中省略)に接続された半導体素子
搭載部11e上に銀ペースト等のマウント材(図中省
略)により固定されている。電極1eは、金または金の
合金からなる直径20〜30μmの金属ワイヤー2eに
より、インナーリード3eと接続されている。吊りピン
10eには、ワイヤー流れ量管理用の切り欠き12eが
設けられている。吊りピン10eの切り欠き12eは、
金属ワイヤー流れ量を所望の範囲に管理可能な位置にあ
る。
【0047】図6(a),(b)を用いて説明した管理
方法は、吊りピン10bの切り欠き12eを利用しても
同様に実施できる。
方法は、吊りピン10bの切り欠き12eを利用しても
同様に実施できる。
【0048】図8は、バスバーを使用しないLOC構造
PKGの他例の平面透視図である。電極1fは半導体素
子7f上のセンターに一列に配置されている。インナー
リード3fの先端部は厚さ0.05mm〜0.1mm程
のポリイミド等からなる接着テープ5fにより半導体素
子7f上に固定されている。電極1fとインナーリード
3fの先端部は、金または金の合金からなる直径20〜
30μm程度の金属ワイヤー2fにて互いに接続されて
いる。インナーリード3fの先端部には、ワイヤー流れ
量管理用の切り欠き12fが設けられている。インナー
リード3fの切り欠き12fは、金属ワイヤー流れ量を
所望の範囲に管理可能な位置にある。
PKGの他例の平面透視図である。電極1fは半導体素
子7f上のセンターに一列に配置されている。インナー
リード3fの先端部は厚さ0.05mm〜0.1mm程
のポリイミド等からなる接着テープ5fにより半導体素
子7f上に固定されている。電極1fとインナーリード
3fの先端部は、金または金の合金からなる直径20〜
30μm程度の金属ワイヤー2fにて互いに接続されて
いる。インナーリード3fの先端部には、ワイヤー流れ
量管理用の切り欠き12fが設けられている。インナー
リード3fの切り欠き12fは、金属ワイヤー流れ量を
所望の範囲に管理可能な位置にある。
【0049】図6(a),(b)を用いて説明した管理
方法は、インナーリード3fの切り欠き12fを利用し
ても同様に実施できる。
方法は、インナーリード3fの切り欠き12fを利用し
ても同様に実施できる。
【0050】上述したように、突起や切り欠きに金属ワ
イヤーが到達するか、越えるかで良品、不良品の判定を
行うため、良品、不良品の判定が極めて単純な作業とな
り、自動認識装置等による自動管理を行うことも可能と
なる。
イヤーが到達するか、越えるかで良品、不良品の判定を
行うため、良品、不良品の判定が極めて単純な作業とな
り、自動認識装置等による自動管理を行うことも可能と
なる。
【0051】一例として、図6(b)に示す管理方法を
用いた自動管理について説明する。
用いた自動管理について説明する。
【0052】通常、X線装置による画像においては、金
属ワイヤーやインナーリードの様に金属で出来ている箇
所はX線を透過しないため黒く映り、モールド樹脂や半
導体素子(シリコン)や接着テープ等の箇所はX線を透
過するため白く映る。つまり、金属ワイヤー流れ管理用
の切り欠き部分は白く映り、金属ワイヤーは黒く写る。
属ワイヤーやインナーリードの様に金属で出来ている箇
所はX線を透過しないため黒く映り、モールド樹脂や半
導体素子(シリコン)や接着テープ等の箇所はX線を透
過するため白く映る。つまり、金属ワイヤー流れ管理用
の切り欠き部分は白く映り、金属ワイヤーは黒く写る。
【0053】従って、金属ワイヤー流れにより金属ワイ
ヤー2dが切り欠き12dに到達している(不良品)か
否かを自動管理するためには切り欠き12dの位置(識
別エリア)を自動認識後、切り欠き12d内(識別エリ
ア内)を白黒で2値化し、切り欠き12d内(認識エリ
ア内)に黒(金属ワイヤー)が検出されれば不良品、黒
(金属ワイヤー)が検出されなければ良品と自動判別す
る。
ヤー2dが切り欠き12dに到達している(不良品)か
否かを自動管理するためには切り欠き12dの位置(識
別エリア)を自動認識後、切り欠き12d内(識別エリ
ア内)を白黒で2値化し、切り欠き12d内(認識エリ
ア内)に黒(金属ワイヤー)が検出されれば不良品、黒
(金属ワイヤー)が検出されなければ良品と自動判別す
る。
【0054】
【発明の効果】本発明の効果は、リードフレーム上に金
属ワイヤー流れ管理用の突起や切り欠きを設けることに
より、金属ワイヤー流れ量を測定しなくても、金属ワイ
ヤー流れ量が規格内であるか、規格外であるか容易に判
定できることである。これにより、チェック時間の短縮
および、自動認識装置等による自動管理が可能となる。
属ワイヤー流れ管理用の突起や切り欠きを設けることに
より、金属ワイヤー流れ量を測定しなくても、金属ワイ
ヤー流れ量が規格内であるか、規格外であるか容易に判
定できることである。これにより、チェック時間の短縮
および、自動認識装置等による自動管理が可能となる。
【図1】本発明の第1の実施の形態を説明するための半
導体装置の平面透視図。
導体装置の平面透視図。
【図2】図1の半導体装置における金属ワイヤー流れ量
の管理方法の例を示す説明図。
の管理方法の例を示す説明図。
【図3】(a)は本発明の第2の実施の形態を説明する
ための半導体装置の平面透視図、(b)は(a)の要部
拡大図。
ための半導体装置の平面透視図、(b)は(a)の要部
拡大図。
【図4】本発明の第3の実施の形態を説明するための半
導体装置の平面透視図。
導体装置の平面透視図。
【図5】本発明の第4の実施の形態を説明するための半
導体装置の平面透視図。
導体装置の平面透視図。
【図6】図1の半導体装置における金属ワイヤー流れ量
の管理方法の例を示す説明図。
の管理方法の例を示す説明図。
【図7】(a)は本発明の第5の実施の形態を説明する
ための半導体装置の平面透視図、(b)は(a)の要部
拡大図。
ための半導体装置の平面透視図、(b)は(a)の要部
拡大図。
【図8】本発明の第3の実施の形態を説明するための半
導体装置の平面透視図。
導体装置の平面透視図。
【図9】図11中のB−B′断面図。
【図10】図9中のaとbの相関関係図。
【図11】従来の半導体装置の一例の平面透視図。
【図12】図11中のA−A′断面図。
【図13】バスバーにハーフエッチ加工を施したときの
図11中のA−A′断面図。
図11中のA−A′断面図。
【図14】バスバーに絶縁コーティング加工を施したと
きの図11中のA−A′断面図。
きの図11中のA−A′断面図。
【図15】(a)は従来の半導体装置の他例の平面透視
図、(b)は(a)の要部拡大図。
図、(b)は(a)の要部拡大図。
1a,1b,1c,1d,1e,1f,1g,1h
電極 2a,2b,2c,2d,2e,2f,2g,2h
金属ワイヤー 3a,3b,3c,3d,3e,3f,3g,3h
インナーリード 4a,4b,4c,4d,4e,4f,4g,4h
バスバー 5a,5b,5c,5d,5e,5f,5g,5h
接着テープ 6a,6b,6c,6d,6e,6f,6g,6h
アウターリード 7a,7b,7c,7d,7e,7f,7g,7h
半導体素子 8a,8b,8c,8d,8e,8f,8g,8h
パッケージ 9a,9b,9c,9d,9e,9f,9g,9h
突起 10a,10b,10c,10d,10e,10f,1
0g,10h 吊りピン 11a,11b,11c,11d,11e,11f,1
1g,11h 半導体素子搭載部 12a,12b,12c,12d,12e,12f,1
2g,12h 切り欠き 13a,13b,13c,13d,13e,13f,1
3g,13h 封入時に流れた金属ワイヤー
電極 2a,2b,2c,2d,2e,2f,2g,2h
金属ワイヤー 3a,3b,3c,3d,3e,3f,3g,3h
インナーリード 4a,4b,4c,4d,4e,4f,4g,4h
バスバー 5a,5b,5c,5d,5e,5f,5g,5h
接着テープ 6a,6b,6c,6d,6e,6f,6g,6h
アウターリード 7a,7b,7c,7d,7e,7f,7g,7h
半導体素子 8a,8b,8c,8d,8e,8f,8g,8h
パッケージ 9a,9b,9c,9d,9e,9f,9g,9h
突起 10a,10b,10c,10d,10e,10f,1
0g,10h 吊りピン 11a,11b,11c,11d,11e,11f,1
1g,11h 半導体素子搭載部 12a,12b,12c,12d,12e,12f,1
2g,12h 切り欠き 13a,13b,13c,13d,13e,13f,1
3g,13h 封入時に流れた金属ワイヤー
Claims (11)
- 【請求項1】 バスバーを備えた半導体装置用リードフ
レームにおいて、バスバーに、金属ワイヤー流れ量を管
理するための突起が設けられたことを特徴とする半導体
装置用リードフレーム。 - 【請求項2】 吊りピンを備えた半導体装置用リードフ
レームにおいて、吊りピンに、金属ワイヤー流れ量を管
理するための突起が設けられたことを特徴とする半導体
装置用リードフレーム。 - 【請求項3】 半導体装置用リードフレームにおいて、
リードフレームの一部に、金属ワイヤー流れ量を管理す
るための突起が設けられたことを特徴とする半導体装置
用リードフレーム。 - 【請求項4】 バスバーを備えた半導体装置用リードフ
レームにおいて、バスバーに、金属ワイヤー流れ量を管
理するための切り欠きが設けられたことを特徴とする半
導体装置用リードフレーム。 - 【請求項5】 吊りピンを備えた半導体装置用リードフ
レームにおいて、吊りピンに、金属ワイヤー流れ量を管
理するための切り欠きが設けられたことを特徴とする半
導体装置用リードフレーム。 - 【請求項6】 半導体装置用リードフレームにおいて、
リードフレームの一部に、金属ワイヤー流れ量を管理す
るための切り欠きが設けられたことを特徴とする半導体
装置用リードフレーム。 - 【請求項7】 請求項1〜6のいずれかに記載の半導体
装置用リードフレームを備えたことを特徴とする半導体
装置。 - 【請求項8】 半導体装置用リードフレームの一部に設
けられた突起により、金属ワイヤー流れ量を管理するこ
とを特徴とした、金属ワイヤー流れ量の管理方法。 - 【請求項9】 自動認識装置等により、半導体装置用リ
ードフレームの一部に設けられた突起を利用し、金属ワ
イヤー流れ量を自動管理することを特徴とした、金属ワ
イヤー流れ量の管理方法。 - 【請求項10】 半導体装置用リードフレームの一部に
設けられた切り欠きにより、金属ワイヤー流れ量を管理
することを特徴とした、金属ワイヤー流れ量の管理方
法。 - 【請求項11】 自動認識装置等により、半導体装置用
リードフレームの一部に設けられた切り欠きを利用し、
金属ワイヤー流れ量を自動管理することを特徴とした、
金属ワイヤー流れ量の管理方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9289331A JP3019821B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置 |
KR1019980044088A KR19990037261A (ko) | 1997-10-22 | 1998-10-21 | 금속와이어의 측방편향을 관리할 수 있는 리드프레임, 이리드프레임을 갖는 반도체장치, 및 그측방편향 관리방법 |
US09/176,979 US20010020734A1 (en) | 1997-10-22 | 1998-10-22 | Management of a lateral deflection amount of a metal wire in a semiconductor device |
CN98121532A CN1215230A (zh) | 1997-10-22 | 1998-10-22 | 半导体装置中的金属线的横向偏移量的控制 |
EP98120024A EP0911874A3 (en) | 1997-10-22 | 1998-10-22 | Management of a lateral deflection amount of a metal wire in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9289331A JP3019821B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11126861A true JPH11126861A (ja) | 1999-05-11 |
JP3019821B2 JP3019821B2 (ja) | 2000-03-13 |
Family
ID=17741820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9289331A Expired - Lifetime JP3019821B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20010020734A1 (ja) |
EP (1) | EP0911874A3 (ja) |
JP (1) | JP3019821B2 (ja) |
KR (1) | KR19990037261A (ja) |
CN (1) | CN1215230A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2399988A2 (en) | 2006-08-11 | 2011-12-28 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Cell culture system for replication of HCV through the farnesoid X receptor (FXR) activation or inhibition and diagnostic method for HCV infection |
WO2012107589A1 (en) | 2011-02-11 | 2012-08-16 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Methods and pharmaceutical compositions for the treatment and prevention of hcv infections |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872001B2 (ja) * | 2002-11-18 | 2007-01-24 | シャープ株式会社 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
WO2005000568A2 (en) * | 2003-06-25 | 2005-01-06 | Advanced Interconnect Technologies Limited | Lead frame device with vented die flag |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01170034A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | リードフレーム及び半導体装置 |
US5155578A (en) * | 1991-04-26 | 1992-10-13 | Texas Instruments Incorporated | Bond wire configuration and injection mold for minimum wire sweep in plastic IC packages |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
US5296743A (en) * | 1993-05-07 | 1994-03-22 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
JPH0797594B2 (ja) * | 1993-06-25 | 1995-10-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体集積回路装置 |
JP3218816B2 (ja) * | 1993-07-23 | 2001-10-15 | ソニー株式会社 | 半導体装置 |
US5585667A (en) * | 1994-12-23 | 1996-12-17 | National Semiconductor Corporation | Lead frame for handling crossing bonding wires |
JPH08279523A (ja) * | 1995-04-05 | 1996-10-22 | Toshiba Corp | 半導体装置の製造方法及びその装置 |
-
1997
- 1997-10-22 JP JP9289331A patent/JP3019821B2/ja not_active Expired - Lifetime
-
1998
- 1998-10-21 KR KR1019980044088A patent/KR19990037261A/ko not_active Application Discontinuation
- 1998-10-22 US US09/176,979 patent/US20010020734A1/en not_active Abandoned
- 1998-10-22 CN CN98121532A patent/CN1215230A/zh active Pending
- 1998-10-22 EP EP98120024A patent/EP0911874A3/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2399988A2 (en) | 2006-08-11 | 2011-12-28 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Cell culture system for replication of HCV through the farnesoid X receptor (FXR) activation or inhibition and diagnostic method for HCV infection |
EP2399575A2 (en) | 2006-08-11 | 2011-12-28 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Methods, uses and compositions for treatment of an infection by a virus of the family of flaviviridae through the farnesoid X receptor (FXR) inhibition |
WO2012107589A1 (en) | 2011-02-11 | 2012-08-16 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Methods and pharmaceutical compositions for the treatment and prevention of hcv infections |
Also Published As
Publication number | Publication date |
---|---|
EP0911874A2 (en) | 1999-04-28 |
EP0911874A3 (en) | 1999-08-18 |
JP3019821B2 (ja) | 2000-03-13 |
CN1215230A (zh) | 1999-04-28 |
US20010020734A1 (en) | 2001-09-13 |
KR19990037261A (ko) | 1999-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6243186A (ja) | オプトアイソレ−タおよびその類似物の組み立て方法並びにその製造用リ−ドフレ−ム | |
JP3019821B2 (ja) | 半導体装置 | |
JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2695736B2 (ja) | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 | |
US6054753A (en) | Plastic-encapsulated semiconductor device equipped with LOC package structure | |
JPH01143246A (ja) | 半導体装置 | |
JPS6351652A (ja) | ワイアボンド管理装置 | |
KR100201914B1 (ko) | 반도체 칩 패키지용 와이어 본딩 장치 | |
JPS6141246Y2 (ja) | ||
JPH03230556A (ja) | 半導体装置用リードフレーム | |
JPS62144343A (ja) | Ic用パツケ−ジ | |
JPH04199559A (ja) | 半導体装置 | |
JPH0379065A (ja) | 半導体装置用リードフレーム | |
JPH03180056A (ja) | リードフレーム | |
JPH10242198A (ja) | ワイヤボンディング装置 | |
JPH0583178B2 (ja) | ||
JPH05102224A (ja) | 半導体装置 | |
JPH01244654A (ja) | リードフレーム | |
JPH04151842A (ja) | 半導体装置 | |
JPH0442554A (ja) | 半導体チップ及びその信頼性評価方法 | |
JPH0366149A (ja) | 半導体装置 | |
KR200142844Y1 (ko) | 리드프레임 | |
JPH0363811B2 (ja) | ||
JP2629633B2 (ja) | 半導体装置の製造方法 | |
JPH0529159U (ja) | 電子部品用リードフレームの構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |